專利名稱：制造半導(dǎo)體封裝的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子組件，尤其涉及半導(dǎo)體芯片封裝。
背景技術(shù)：
半導(dǎo)體芯片封裝工業(yè)是一個高度競爭的行業(yè)，該行業(yè)的封裝公司正在進行不斷的競爭，以減少與封裝它們自己的芯片以及其它公司的芯片(許多時候)相關(guān)的成本。為了減少封裝成本并產(chǎn)生具有類似或更好結(jié)果的封裝結(jié)構(gòu)和工藝，而不斷地研究新技術(shù)。此外，另一個前進的壓力來自于電子工業(yè)，它是為了減少半導(dǎo)體封裝的內(nèi)部阻抗從而使半導(dǎo)體制造商可加快其芯片的速度而不會產(chǎn)生明顯的信號劣化，繼而縮短電子成品的用戶在要求電子產(chǎn)品執(zhí)行給定的任務(wù)時可能需要的處理和/或響應(yīng)時間。此外，電子工業(yè)還需要以小而又小的形狀系數(shù)來封裝芯片，從而被封裝的芯片在支持電路化的襯底(諸如印刷布線板“PWB”)上占據(jù)較小的空間。減小被封裝芯片的厚度尺寸也是重要的，從而可把相同功能的電路安裝到較小的區(qū)域，從而使獲得的電子成品更輕便(尺寸、重量等)，以及/或可增強產(chǎn)品的處理能力而不增大其尺寸。隨著被封裝芯片制造得越來越小，且在PWB上越來越緊湊，這些芯片會產(chǎn)生更多的熱量并將從相鄰的芯片接收更多的熱量。因此，提供便于除去來自被封裝芯片的熱量的導(dǎo)熱通路也是非常重要的。
出于這些考慮，為了有利于諸如網(wǎng)格焊球陣列(“BGA”)封裝等較小封裝的慣例，不常使用網(wǎng)格引腳(pin)陣列(“PGA”)產(chǎn)品(其中相對大的導(dǎo)電引腳把特定半導(dǎo)體封裝中的電路附接到PWB上的電路)和其它大的封裝慣例。在BGA封裝中，一般用焊球來替換上述引腳，從而減小封裝離PWB的高度，減小封裝芯片所需的面積并進一步允許更精致的封裝方案。一般，把BGA器件上的焊球置于基本上覆蓋被封裝的芯片表面的規(guī)則網(wǎng)格狀圖案(通常叫做“區(qū)域陣列”)中，或置于平行于鄰近被封裝芯片正面的每條邊并延伸的細長條中。
BGA以及甚至更小的芯片比例(scale)封裝(“CSP”)技術(shù)指大范圍的半導(dǎo)體封裝，一般把諸如絲鍵合(wiredonding)、梁式引線、帶式自動鍵合(“TAB”)或類似互連工藝用作中間連接步驟，以把芯片觸點與暴露的封裝端子互連起來。這樣就在機械附接到支撐襯底上的鍵合焊接區(qū)(pad)前得到了可測試器件。然后，一般使用標(biāo)準錫-鉛焊接使BGA/CSP被封裝芯片在PWB上互連。
某些封裝設(shè)計已很好地滿足了上述的工業(yè)需要。此設(shè)計的一個例子如5,148,265和5,148,266號美國專利中所示，在這里通過引用而包含其內(nèi)容。在一個實施例中，這些專利揭示了使用芯片載體并結(jié)合適當(dāng)?shù)膶觼硖峁┕?jié)約成本且型面低的CSP。
除了本領(lǐng)域內(nèi)的這些嘗試以外，還想對互連技術(shù)作進一步的改進。

發(fā)明內(nèi)容
本發(fā)明的方法解決了上述諸問題。
在本發(fā)明的一個實施例中，制造半導(dǎo)體芯片封裝的方法包括首先制備消耗(sacrificial)層的步驟。接著，在消耗層的第一表面頂部選擇性地形成導(dǎo)電焊接區(qū)或接線端(post)陣列，從而中央?yún)^(qū)域由這些焊接區(qū)來限定并位于這些焊接區(qū)之間。接著，把半導(dǎo)體芯片的背面附加到中央?yún)^(qū)域內(nèi)的消耗層，從而芯片的觸點承載(或有源)表面與消耗層分開。一般，用導(dǎo)熱的小片連接粘合劑把芯片附加到消耗層。接著，用絲鍵合裝置把芯片觸點電氣連接到各個焊接區(qū)，以在其間連接導(dǎo)電金屬絲。然后，在消耗層的第一表面上淀積可固化的液體介電密封劑，從而把焊接區(qū)、金屬絲和半導(dǎo)體芯片全部密封起來。然后，把密封劑固化為自承形式。一般，在淀積密封劑前把模子置于消耗層的第一表面頂部，從而可在把密封劑注入模子并固化后使封裝的外部(密封劑)形成所需的形狀。然后，至少除去一部分消耗層，以暴露出焊接區(qū)的底面并為芯片提供導(dǎo)熱通路。在一些實施例中，除去所有的消耗層而留下固化的密封劑和小片連接粘合劑作為封裝的底部。可同時封裝許多芯片，從而使該工藝能產(chǎn)生單獨封裝的芯片，或可用于在選擇性地分割被封裝芯片的切割操作后產(chǎn)生多芯片模塊。
在本發(fā)明的另一個實施例中，可在消耗層和焊接區(qū)之間放置介電的聚合物薄片，從而導(dǎo)電跡線(trace)使焊接區(qū)繼而使多芯片實施例中的芯片互連。
在本發(fā)明的再一個實施例中，可在第一表面上選擇性地蝕刻消耗層，從而使導(dǎo)電焊接區(qū)從其中突出。接著，把芯片的背面附加到由焊接區(qū)所限定的中央?yún)^(qū)域內(nèi)的焊接區(qū)之間。把芯片觸點絲鍵合到各個焊接區(qū)，并淀積密封劑，從而此密封劑密封芯片、金屬絲(wire)和焊接區(qū)。然后，從暴露的一側(cè)蝕去消耗層，從而可直接接近每個焊接區(qū)和芯片背面。
附圖概述

圖1A到1G-1示出依據(jù)本發(fā)明制造半導(dǎo)體芯片封裝的方法的側(cè)視圖。
圖1D-2示出依據(jù)本發(fā)明的圖1D-1的俯視圖，其中在密封步驟前，把幾個芯片背面鍵合到消耗層并與其電氣連接。
圖1D-3是芯片和消耗層組件的頂部。
圖1G-2示出依據(jù)本發(fā)明的在除去消耗層后圖1G-1所示多芯片實施例的仰視圖。
圖2A到2E示出依據(jù)本發(fā)明制造半導(dǎo)體芯片封裝的另一個方法的側(cè)視圖。
圖2F示出依據(jù)本發(fā)明的圖2E所示多芯片封裝實施例的俯視圖。
圖3示出依據(jù)本發(fā)明的芯片封裝的側(cè)視圖，該封裝具有從封裝一側(cè)向另一側(cè)垂直延伸的凸起，這些凸起至少與一些焊接區(qū)電氣連接。
圖4A示出依據(jù)本發(fā)明的芯片封裝的側(cè)視圖，該封裝在密封封裝內(nèi)芯片上方具有分離的電子元件。
圖4B示出依據(jù)本發(fā)明的芯片封裝的側(cè)視圖，該封裝具有背面鍵合到第一芯片的第二半導(dǎo)體芯片，從而這兩個芯片的芯片觸點可與焊接區(qū)互連。
圖5A到5H示出依據(jù)本發(fā)明制造半導(dǎo)體芯片封裝的另一個方法的側(cè)視圖。
圖5I到5J示出依據(jù)本發(fā)明的圖5A到5H所示焊接區(qū)/接線端結(jié)構(gòu)的其它實施例的側(cè)視圖。
圖6A-1到6F-1示出依據(jù)本發(fā)明的制造半導(dǎo)體封裝的另一個方法的側(cè)視圖，該封裝具有從封裝的一側(cè)向另一側(cè)延伸的通孔。
圖6A-2示出依據(jù)本發(fā)明的圖6A-1的俯視圖。
圖6B-2示出依據(jù)本發(fā)明的圖6B-1的俯視圖。
圖6F-2示出依據(jù)本發(fā)明的圖6F-1的仰視圖。
圖7A到7E示出依據(jù)本發(fā)明的制造半導(dǎo)體芯片直到密封步驟的另一個方法的側(cè)視圖。
圖7F-1和7G-1示出依據(jù)本發(fā)明的完成圖7E所示芯片封裝的第一方法。
圖7F-2和7G-2示出依據(jù)本發(fā)明的完成圖7E所示芯片封裝的第二方法。
本發(fā)明的較佳實施方式圖1A-G示出依據(jù)本發(fā)明的用于制造廉價的半導(dǎo)體芯片封裝的工藝。圖1A示出消耗層100的側(cè)視圖，它具有第一表面101和第二表面102。消耗層100可包括導(dǎo)電金屬材料、聚合物材料或?qū)щ娊饘俨牧吓c聚合物材料的混合物?？赡艿南膶硬牧系睦影ㄤX、銅、鋼、鐵、青銅、黃銅、聚酰亞胺、聚醚酰亞胺(polyetherimide)、含氟聚合物(fluropolymer)及其合金和混合物。雖然，在一些實施例中，消耗片可以更厚或更?。坏趫D1A中，消耗層包括具有大約100-200微米厚度基本上均勻的鋁片。
在圖1B中，一般通過電鍍操作選擇性地形成多個焊接區(qū)110，從而把焊接區(qū)110放置并附加到消耗層100的第一表面101。焊接區(qū)110在消耗層100的第一表面101上如此排列，從而在特定封裝組的焊接區(qū)之間限定一中央?yún)^(qū)域114。焊接區(qū)可以繞中央?yún)^(qū)域114排列成一行，或者以基本上為網(wǎng)格陣列的布局排列成幾行，它的例子如圖1D-3所示。本實施例中的焊接區(qū)100包括第一銅層111和第二金層112。一般，還有鎳制成的中央阻擋層(未示出)，以保證銅和金層不相互擴散。如以下詳細所述，金層112有利于通過對芯片觸點的電氣連接所進行的鍵合。焊接區(qū)110的高度不是決定性的，只要可對其形成良好的電氣連接。在一些實施例中，焊接區(qū)可類似于接線端。允許的焊接區(qū)材料的其它例子包括銅、鎳、金、銠、鉑、銀及其合金和混合物。一般，在引腳數(shù)少的封裝中，焊接區(qū)110離消耗層100的高度可以都相同。然而，對于引腳數(shù)較多的封裝或因為其它原因，焊接區(qū)110離消耗層100的高度可能不相同。較高的焊接區(qū)110可用于外圈的焊接區(qū)來保證觸點與內(nèi)部焊接區(qū)之間的電氣連線不與觸點和外部焊接區(qū)之間的連線電氣短路。這適用于芯片觸點精細地隔開的情況，或者觸點在芯片100的表面121上排列成一區(qū)域陣列的情況，它的一個例子如圖1D-3所示。
如圖1C所示，接著把半導(dǎo)體芯片120(或幾個芯片)的背面122耦合到消耗層100，從而芯片120的觸點承載表面121與消耗層100分開。通常把此布局叫做半導(dǎo)體芯片的“背面鍵合”?？墒褂萌魏芜m當(dāng)?shù)鸟詈蟿?35來進行此背面鍵合。最好使用導(dǎo)熱的小片連接粘合劑，從而在如下所述附加散熱片(heat sink)時，有更導(dǎo)熱的通路在熱循環(huán)期間把熱量從芯片中導(dǎo)出。此較佳粘合劑材料的例子包括填有銀的環(huán)氧、錫-鉛焊接劑、硼-氮化物、填有鋁的硅酮、礬土和填有銅的環(huán)氧。
接著，如圖1D-1所示，通過相互的絲鍵合，把芯片120表面121上的每個芯片觸點(未示出)電氣連接到各個焊接區(qū)110。絲鍵合的連線130可采用所示的球式鍵合/針腳式(或楔焊)鍵合組合的形式，或者可把金屬絲以針腳式鍵合到芯片觸點和焊接區(qū)110。還可用其它慣例把芯片觸點與焊接區(qū)互連，諸如TAB引線、電鑄梁式引線等。圖1D-2示出圖1D-1的俯視圖。
接著，如圖1E所示，通過常規(guī)的半導(dǎo)體模制技術(shù)用可流動和固化的介電材料140來密封(或過模制)該組件，該組件包括消耗層100的第一表面101、焊接區(qū)110、芯片120以及電氣連線。介電材料一般包括在本工業(yè)中所使用的填充或未填充的標(biāo)準熱固性或熱塑性樹脂，諸如環(huán)氧樹脂、硅酮樹脂或其它塑料密封材料。然后，把介電材料完全固化。
接著，如圖1F所示，除去消耗層100。這里，使用蝕刻操作來除去消耗層，從而暴露出焊接區(qū)110的底面113。除去消耗層100的步驟還暴露出導(dǎo)熱小片連接粘合劑135。如果需要，可更加選擇性地除去消耗層，以在完成的封裝底部提供附加的特征，諸如從該封裝底部突出的較高的焊接區(qū)110，和/或位于所完成的封裝底部下面并從該底部突出且附加到芯片背面122的散熱片。
在圖1G-1中，“切割”各個封裝的芯片或把它們相互分離。此時，可把焊接區(qū)110的暴露底面113附加到PWB上的各個鍵合焊接區(qū)。形成此附加的一個方法是把焊球160連接到焊接區(qū)110的底面113。焊球160一般包括錫與鉛的混合物，而且還可涂敷有堅固的金屬球從而使焊球160不破裂。圖1G-2示出本發(fā)明的多芯片模塊實施例的仰視圖，其中對封裝進行切割，從而在獲得的封裝中包含一個以上的芯片120。圖1G-2還可以是圖1F所示未切割封裝的俯視圖。雖然以同時封裝一個以上芯片的實施例來表示和描述以上的工藝，但在必要時該工藝還可用于封裝一個獨立的芯片。
在圖2A-E所示的另一個制造方法中，如圖2A所示，消耗層包括介電聚合物薄片100’，該薄片具有位于消耗層100′一個表面上的導(dǎo)電層101′，導(dǎo)電層一般是銅制成的薄層。接著，通過蝕刻掉導(dǎo)電層101’上不想要的部分而對導(dǎo)電焊接區(qū)110′的陣列進行光刻，從而焊接區(qū)110′限定位于其間的中央?yún)^(qū)域114′。在中央?yún)^(qū)域114′內(nèi)，還可通過圖2B所示的焊接區(qū)形成光刻工藝來限定中央導(dǎo)電區(qū)115′。然后，如參考圖1詳細所述，使用導(dǎo)熱的小片連接粘合劑135′把半導(dǎo)體芯片120′的背面122′鍵合到導(dǎo)電區(qū)115′。然后，通過其間絲鍵合金屬絲130′，把芯片120′的暴露表面121′上的芯片觸點(未示出)電氣連接到各個焊接區(qū)110′。如上所述，接著如圖2D所示，使用適合此應(yīng)用的液體密封劑來密封這些元件，并對密封劑進行固化。然后，通過化學(xué)蝕刻或激光燒蝕操作來除去部分聚合物薄片100′，從而暴露出焊接區(qū)110′和中央導(dǎo)電區(qū)115′。然后，可把封裝切割成各個封裝或多芯片封裝并以常規(guī)的焊接劑把它們連接到PWB。一般，中央?yún)^(qū)115′如此連接到PWB，從而可在封裝操作期間把熱量從芯片導(dǎo)入PWB。如圖2F的俯視平面圖所示，多芯片封裝可包括執(zhí)行不同功能的不同尺寸的芯片。附加介電聚合物薄片100′允許此多芯片模塊具有讓多芯片模塊內(nèi)的至少一些焊接區(qū)110′互連的導(dǎo)電通路118′，從而允許在芯片之間傳遞信號。應(yīng)注意，如果不需要或不想要諸如本多芯片實施例中所述的布線層，則可簡單地通過使薄片化學(xué)溶解而留下焊接區(qū)和暴露的中央導(dǎo)電區(qū)來除去整個聚合物薄片100′。
圖3示出被封裝芯片的另一個實施例，它類似于圖1G-1所示的被封裝芯片。然而，在圖3中，導(dǎo)電凸起116″電氣連接到各個焊接區(qū)110″并延伸到完成的封裝150″的上表面155″，從而暴露出凸起116″的頂面117″。此布局允許把焊接區(qū)110′的底面113′焊接到支撐襯底(諸如PWB)上，同時也允許經(jīng)由凸起116″暴露的頂面117″使另一個電子元件和/或半導(dǎo)體芯片電氣連接到被封裝芯片150″；這樣，產(chǎn)生了芯片堆疊技術(shù)。凸起可從每個焊接區(qū)開始延伸；然而，一般它們并非從所有的焊接區(qū)開始延伸。
在另一個實施例中，圖4A示出附加到芯片120上的微電子元件170″的側(cè)視圖。此微電子元件上的觸點可以電氣連接在芯片120上的各個觸點之間和/或可以連接到各個焊接區(qū)110。如圖4B所示，當(dāng)微電子元件是第二半導(dǎo)體芯片170″″時，將把第二芯片170″″的背面背面鍵合到第一芯片120″″的表面，可把第二芯片上的觸點電氣連接到第一芯片120″″上的觸點和/或各個焊接區(qū)110″″。焊接區(qū)110″″本身也可以是電氣互連的。
如圖5A-H所示，在本發(fā)明的又一個實施例中，上述焊接區(qū)可具有更“類似于鉚釘”的形狀。圖5A示出如上所述的消耗層，它具有第一表面201和第二表面202。在圖5B中，從消耗層200的第一表面201上除去多個凹坑。最好把可蝕刻的層用于消耗層，從而可簡單地以所需的形式在消耗層200中蝕刻出凹坑203。在消耗層200的第一表面201的頂部淀積諸如標(biāo)準光致抗蝕劑等可光學(xué)構(gòu)圖的第二介電層204，使用標(biāo)準光刻技術(shù)顯現(xiàn)并除去孔205，從而控制凹坑的產(chǎn)生和定位。
接著，如圖5C所示，把導(dǎo)電焊接區(qū)210鍍敷到凹坑203和孔205中，從而產(chǎn)生類似于鉚釘?shù)暮附訁^(qū)210。這些焊接區(qū)210具有靠近消耗層200并整體附加到后焊接區(qū)211的底部凸緣213，從而后焊接區(qū)從凸緣213突出。第二凸緣212整體地附加到后焊接區(qū)211的另一端。凸緣212/213都具有延伸到后焊接區(qū)211的直徑以外的凸緣區(qū)。圖5I-5J示出依據(jù)本發(fā)明的另一個剖面的焊接區(qū)結(jié)構(gòu)。在圖5I所示的實施例中，焊接區(qū)包括底部凸緣213′和后焊接區(qū)211′。與其它圖中所示的圓滑/橢圓形凸緣相比，圖5J中的凸緣的邊緣更方。也可使用其它形狀的凸緣。
在圖5D中，除去可光學(xué)構(gòu)圖的層204而留下焊接區(qū)210，從而特定組內(nèi)的焊接區(qū)在其間限定中央?yún)^(qū)。接著，如以上實施例所述，用導(dǎo)熱的小片連接粘合劑235把芯片220背面鍵合到消耗層200的第一表面。圖5E示出與芯片200的表面221上的芯片觸點(未示出)以及焊接區(qū)210互連的電氣連線230。使用絲鍵合裝置把金屬絲的兩端針腳式鍵合到焊接區(qū)210和芯片觸點來形成電氣連線230。針腳式鍵合在觸點和焊接區(qū)之間產(chǎn)生了低型面(profile)的電氣連接，繼而使完成的封裝更薄。然后，如參考圖1所述以及在圖5F中進一步所示，密封焊接區(qū)210、芯片220和金屬絲230。接著，如圖2G所示，蝕刻掉消耗層而暴露出底部凸緣213。然后如圖5H所示，把被封裝的芯片切割成獨立的被封裝芯片或被封裝的多芯片模塊。
在還有一個實施例中，圖6A-6F示出另一個可堆疊的芯片布局。圖6A-1示出把介電基底材料層305置于消耗層300的頂面302上的側(cè)視圖。基底材料305最好包括諸如聚酰亞胺等片狀介電層。一般，基底材料305層疊在消耗層300上。導(dǎo)電焊接區(qū)310置于基底材料305上?？稍诎鸦撞牧细郊拥较膶?00以前或以后，把焊接區(qū)310鍍敷到基底材料305上。圖6A-2示出圖6A-1的俯視平面圖。圖6A-2中的焊接區(qū)310具有鍵合位置315和通孔位置316。焊接區(qū)310還限定了中央的凹坑314。如圖6B-1所示，然后把半導(dǎo)體芯片320背面鍵合到中央凹坑內(nèi)消耗層300的第一表面302。接著，把芯片觸點(未示出)電氣連接到焊接區(qū)310上的各個鍵合位置315。一般，把觸點絲鍵合到各個鍵合位置315。圖6B-2示出圖6B-1的俯視平面圖。
如圖6C所示，接著可固化的液體密封劑340密封芯片、焊接區(qū)和金屬絲并如上所述固化。然后，把第二導(dǎo)電消耗層345置于密封劑340的暴露表面上。一般把第二消耗層345層疊到密封劑340上。如圖6D所示，接著鉆出穿通固化的介電材料的孔350，從而孔的側(cè)壁從頂面通過封裝延伸到底面，繼而在通孔位置316處產(chǎn)生穿通至少一些導(dǎo)電焊接區(qū)310的通孔。如圖6E所示，接著在孔350的側(cè)壁上鍍敷導(dǎo)電金屬360，從而產(chǎn)生從孔的一側(cè)到穿通封裝完全延伸的導(dǎo)電通路。一般，導(dǎo)電金屬360端接在凸緣部分365的孔350的任一側(cè)上。通過標(biāo)準光刻裝置來控制凸緣部分的形狀和尺寸，該標(biāo)準光刻裝置把介電光致抗蝕劑363加到第二消耗層并進行顯影，從而可從中除去凸緣區(qū)。光致抗蝕劑還可把導(dǎo)熱金屬層368選擇性地鍍敷到第一消耗層300的第二表面301上。
如圖6F-1和6F-2所示，對第一消耗層300和第二消耗層345進行蝕刻，從而只留下凸緣部分365以及金屬層368以下的部分?；蛘?，可對第二消耗層345進行選擇性蝕刻，并把該層用作接地/電源層或布線層。凸緣部分365和金屬層368由對用于蝕刻消耗層的蝕刻溶液有抵抗力的材料制成。接著，用諸如焊接劑或填充有金屬的環(huán)氧等導(dǎo)電材料370來填充被鍍敷的導(dǎo)電通孔，從而導(dǎo)電材料370從通孔371底部和通孔372頂部突出。與垂直芯片堆疊布局一樣，該布局使得通孔底部可電氣連接到PWB，同時使通孔372頂部可連到另一個芯片封裝。金屬層可連到PWB中的散熱片，從而可在操作期間從芯片中導(dǎo)出熱量。如果第一消耗層300和金屬層368的組合足夠厚，則它們還可起到擴展封裝與PWB之間的任意焊接劑連接的作用，用以獲得更能承受封裝/PWB在芯片320的熱循環(huán)期間的膨脹和收縮的焊條。
在圖7A-7G中示出本發(fā)明的再一個實施例。在圖7A中，首先制備包括銅的消耗薄片400。接著，如同7B所示，把金選擇性地電鍍到消耗薄片400的第一表面401上，從而限定焊接區(qū)410和位于焊接區(qū)410之間的中央導(dǎo)電區(qū)415。如同7C所示，然后以光致抗蝕劑418覆蓋消耗薄片400的第二表面402，并對消耗薄片400的第一表面401進行蝕刻。所使用的蝕刻劑應(yīng)比蝕刻金焊接區(qū)/中央?yún)^(qū)更容易蝕刻掉消耗薄片。氯化銅是可在消耗薄片包括銅時使用的這樣一種蝕刻劑。受控的蝕刻工藝使得焊接區(qū)410和中央?yún)^(qū)415從消耗薄片400的表面突出。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)理解，消耗薄片400和焊接區(qū)/中央?yún)^(qū)410/415可使用其它材料來獲得相同的結(jié)果。如圖7D所示，接著把半導(dǎo)體芯片420背面鍵合到中央?yún)^(qū)415，并使用絲鍵合裝置在其間附加金屬絲430而把芯片420暴露表面上的芯片觸點(未示出)電氣連接到各個焊接區(qū)410。接著，如圖7E所示，該工藝的下一個步驟包括用適當(dāng)?shù)目晒袒后w密封劑440來密封芯片封裝的元件，接著固化密封劑440。
此時，可應(yīng)用兩個不同的方法。如圖7F-1和7G-1所示，一個方法是把金區(qū)450選擇性地電鍍到消耗薄片400的暴露表面上并對消耗薄片400進行蝕刻，從而只留下焊接區(qū)410和中央?yún)^(qū)415。在此情況下，中央?yún)^(qū)從封裝的底部突出，從而它更容易附加到PWB來提供在該器件操作期間從芯片導(dǎo)出熱量的導(dǎo)熱通路。突出的中央?yún)^(qū)415還可提供一種方法，以把用于將暴露的焊接區(qū)410附加到PWB上的焊球擴展成焊條，從而它們更容易承受封裝/PWB在該器件操作期間的不同膨脹和收縮。如圖7F-2和7G-2所示，用第二個方法，對消耗薄片400進行蝕刻，從而使焊接區(qū)410和中央?yún)^(qū)415相對于封裝的底部是平坦的。然后，可通過焊接區(qū)410把該器件電氣連接到PWB并通過中央?yún)^(qū)415把該器件熱連接到PWB。在另一個實施例中，可在消耗薄片蝕刻步驟期間對焊接區(qū)410進行蝕刻，以在每個焊接區(qū)內(nèi)產(chǎn)生一凹坑。這些凹坑可有利于把焊球置于焊接區(qū)410上。
已完整地描述了本發(fā)明的幾個實施例，對本領(lǐng)域內(nèi)的中等技術(shù)人員來說很明顯的是，存在不背離上述本發(fā)明的各種變形和等效物。因此，應(yīng)理解本發(fā)明不限于以上的描述，而只限于附加的權(quán)利要求書。
權(quán)利要求
1．一種制造半導(dǎo)體芯片封裝的方法，其特征在于以下步驟制備消耗層；在消耗層的第一表面上選擇性地形成導(dǎo)電焊接區(qū)陣列，從而由這些焊接區(qū)來限定中央?yún)^(qū)；把半導(dǎo)體芯片的背面附加到中央?yún)^(qū)以內(nèi)的消耗層，從而芯片的觸點承載表面與消耗層分開；把每個觸點電氣連接到各個焊接區(qū)；在消耗層的第一表面上淀積可固化的介電材料，從而把焊接區(qū)、電氣連線和芯片都密封起來，并固化此介電材料；以及選擇性地除去消耗層的至少一部分。
2．如權(quán)利要求1所述的方法，其特征在于使用同一消耗層同時制造多個半導(dǎo)體芯片封裝，該方法還包括在選擇性地除去步驟后分割至少一些封裝的步驟。
3．如權(quán)利要求2所述的方法，其特征在于分割步驟提供了多個獨立的芯片封裝。
4．如權(quán)利要求2所述的方法，其特征在于分割步驟提供包括至少兩個芯片的多個芯片模塊。
5．如權(quán)利要求1所述的方法，其特征在于在焊接區(qū)形成步驟前除去部分消耗層的步驟，從而在消耗層內(nèi)產(chǎn)生多個凹坑，焊接區(qū)形成步驟還包括在各個凹坑內(nèi)形成導(dǎo)電焊接區(qū)，從而導(dǎo)電焊接區(qū)材料基本上把填滿每個凹坑。
6．如權(quán)利要求5所述的方法，其特征在于除去部分消耗層的步驟包括對消耗層進行選擇性地蝕刻。
7．如權(quán)利要求5所述的方法，其特征在于焊接區(qū)形成步驟還包括在凹坑內(nèi)形成第一導(dǎo)電凸起的步驟，從而每個焊接區(qū)整體地連接到各個凸起并從中突出，每個凸起具有延伸到焊接區(qū)的寬度或直徑以外的凸緣部分。
8．如權(quán)利要求7所述的方法，其特征在于焊接區(qū)形成方法包括在每個焊接區(qū)的頂部整體地形成第二導(dǎo)電凸起。
9．如權(quán)利要求8所述的方法，其特征在于第一和第二凸起以及焊接區(qū)的整體組合是鉚釘形狀的。
10．如權(quán)利要求1所述的方法，其特征在于焊接區(qū)以圍繞中央?yún)^(qū)的網(wǎng)格陣列排列。
11．如權(quán)利要求10所述的方法，其特征在于焊接區(qū)形成步驟還包括形成離消耗層不同高度的焊接區(qū)的步驟。
12．如權(quán)利要求10所述的方法，其特征在于至少一些焊接區(qū)具有未被介電材料完整密封的導(dǎo)電突起。
13．如權(quán)利要求12所述的方法，其特征在于導(dǎo)電突起基本上與芯片的觸點承載表面正交地延伸。
14．如權(quán)利要求1所述的方法，其特征在于焊接區(qū)形成步驟還包括在消耗層和導(dǎo)電焊接區(qū)之間放置基底材料從而焊接區(qū)在基底材料上形成并由該材料來支撐的步驟。
15．如權(quán)利要求14所述的方法，其特征在于以下步驟，即穿過固化的介電材料鉆孔，從而孔的側(cè)壁從頂面穿通封裝延伸到底面而產(chǎn)生穿通至少一些導(dǎo)電焊接區(qū)的通孔，以及對孔的側(cè)壁進行金屬化。
16．如權(quán)利要求15所述的方法，其特征在于以導(dǎo)電材料填充金屬化孔的步驟。
17．如權(quán)利要求15所述的方法，其特征在于孔的側(cè)壁基本上與芯片的觸點承載表面正交。
18．如權(quán)利要求10所述的方法，其特征在于附加步驟還包括把微電子元件附加到芯片的觸點承載表面的步驟，電氣連接步驟還包括把該元件上的觸點連接到各個焊接區(qū)。
19．如權(quán)利要求18所述的方法，其特征在于該元件包括第二半導(dǎo)體芯片，附加步驟還包括把第二芯片的背面附加到第一芯片的觸點承載表面。
20．如權(quán)利要求18所述的方法，其特征在于電氣連接步驟還包括把該元件上的至少一個觸點連接到芯片上的各個觸點。
21．如權(quán)利要求4所述的方法，其特征在于使特定模塊內(nèi)與第一芯片相連的至少一些焊接區(qū)與同第二芯片相連的焊接區(qū)電氣連接的步驟。
22．如權(quán)利要求21所述的方法，其特征在于在焊接區(qū)形成步驟前把片狀介電層置于消耗層的第一表面頂上的步驟，把第一芯片的焊接區(qū)電氣連接到第二芯片的焊接區(qū)的步驟包括在介電層上提供使各個焊接區(qū)互連的導(dǎo)電跡線。
23．如權(quán)利要求1所述的方法，其特征在于從由銅、鋁、鐵、鋼、青銅、黃銅、聚酰亞胺、聚醚酰亞胺、含氟聚合物及其合金和混合物構(gòu)成的組中選擇消耗層。
24．如權(quán)利要求1所述的方法，其特征在于電氣連接步驟包括把觸點絲鍵合到各個焊接區(qū)。
25．如權(quán)利要求1所述的方法，其特征在于除去步驟包括對消耗層進行蝕刻。
26．如權(quán)利要求1所述的方法，其特征在于除去步驟包括在芯片的背面和散熱片之間提供導(dǎo)熱通路。
27．一種制造半導(dǎo)體芯片封裝的方法，其特征在于以下步驟制備消耗層；在消耗層的第一表面上選擇性地形成突出的導(dǎo)電焊接區(qū)陣列和突出的中央基底，從而中央基底位于由這些焊接區(qū)所限定的區(qū)域內(nèi)；把半導(dǎo)體芯片的背面附加到中央基底，從而芯片的觸點承載表面與消耗層分開；把每個觸點電氣連接到各個焊接區(qū)；在消耗層的第一表面上淀積可固化的介電材料，從而把焊接區(qū)、基底、電氣連線和芯片都密封起來，并固化此介電材料；以及選擇性地除去部分消耗層，從而在封裝的底面上暴露焊接區(qū)和中央基底。
28．如權(quán)利要求27所述的方法，其特征在于使用同一消耗層同時制造多個半導(dǎo)體芯片封裝，該方法還包括在選擇性地除去步驟后分割至少一些封裝的步驟。
29．如權(quán)利要求28所述的方法，其特征在于分割步驟提供了多個獨立的芯片封裝。
30．如權(quán)利要求28所述的方法，其特征在于分割步驟提供包括至少兩個芯片的多個芯片模塊。
31．如權(quán)利要求27所述的方法，其特征在于焊接區(qū)形成步驟包括對消耗層的第一表面進行選擇性地蝕刻。
32．如權(quán)利要求27所述的方法，其特征在于除去步驟包括對消耗層的第二暴露表面進行選擇性地蝕刻。
33．如權(quán)利要求32所述的方法，其特征在于中央基底從封裝的底面突出。
34．如權(quán)利要求33所述的方法，其特征在于除去步驟包括在芯片背面和散熱片之間提供導(dǎo)熱通路。
35．如權(quán)利要求27所述的方法，其特征在于電氣連接步驟包括把觸點絲鍵合到各個焊接區(qū)。
36．一種制造半導(dǎo)體芯片封裝的方法，其特征在于以下步驟制備片狀介電層；在介電層的第一表面上選擇性地形成導(dǎo)電焊接區(qū)陣列和中央基底，從而中央基底位于由這些焊接區(qū)所限定的區(qū)域內(nèi)；把半導(dǎo)體芯片的背面附加到中央基底，從而芯片的觸點承載表面與介電層分開；把每個觸點電氣連接到各個焊接區(qū)；在介電層的第一表面上淀積可固化的介電材料，從而把焊接區(qū)、電氣連線和芯片都密封起來，并固化此介電材料；以及選擇性地除去部分介電層，從而在封裝的底面上暴露部分焊接區(qū)和中央基底。
37．如權(quán)利要求36所述的方法，其特征在于除去步驟包括對介電層進行選擇性地蝕刻。
38．如權(quán)利要求36所述的方法，其特征在于除去步驟包括把集中的輻射能量選擇性地加到介電層。
39．如權(quán)利要求36所述的方法，其特征在于除去步驟包括在芯片背面和散熱片之間提供導(dǎo)熱通路。
40．如權(quán)利要求36所述的方法，其特征在于電氣連接步驟包括把觸點絲鍵合到各個焊接區(qū)。
41．如權(quán)利要求36所述的方法，其特征在于使用同一消耗層同時制造多個半導(dǎo)體芯片封裝，該方法的特征還在于在選擇性地除去步驟后分割至少一些封裝的步驟。
42．如權(quán)利要求41所述的方法，其特征在于分割步驟提供了多個獨立的芯片封裝。
43．如權(quán)利要求41所述的方法，其特征在于分割步驟提供包括至少兩個芯片的多個芯片模塊。
44．如權(quán)利要求43所述的方法，其特征在于電氣連接步驟使特定模塊內(nèi)與第一芯片相連的至少一些焊接區(qū)與同第二芯片相連的焊接區(qū)電氣連接的步驟。
45．如權(quán)利要求44所述的方法，其特征在于電氣連接焊接區(qū)的步驟包括在介電層上提供使各個焊接區(qū)互連的導(dǎo)電跡線。
全文摘要
一種制造半導(dǎo)體芯片封裝的方法。把消耗層(100)用作基底,以選擇性地形成導(dǎo)電焊接區(qū)(110)陣列,從而由這些焊接區(qū)來限定中央?yún)^(qū)(114)。把半導(dǎo)體芯片的背面(122)附加到位于焊接區(qū)之間的中央?yún)^(qū)內(nèi)的消耗層上,從而芯片的觸點承載表面(121)與消耗層分開。然后,通常通過其間的絲鍵合金屬絲(130)把芯片觸點電氣連接到各個焊接區(qū)。然后,淀積液體密封劑(140)。使密封劑固化,并完整除去或選擇性地除去消耗層,以暴露需電氣附加到PWB的焊接區(qū)的表面以及用于產(chǎn)生從芯片到PWB的導(dǎo)熱通路的芯片背面。
文檔編號H01L21/58GK1222252SQ9719560
公開日1999年7月7日 申請日期1997年4月17日 優(yōu)先權(quán)日1997年4月17日
發(fā)明者約瑟夫·菲耶爾斯塔 申請人:德塞拉股份有限公司