專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及具有高可靠性的溝槽隔離結構的半導體器件及其制造方法。
LOCOS(局部硅氧化)結構作為用于電絕緣和隔離半導體襯底上的相鄰器件的結構是公知的。這種結構是用選擇氧化襯底表面形成厚的熱氧化膜而形成的，并且在各種半導體器件中使用。但是，由于這種LOCOS結構工藝精度低，所以它不適用于高集成半導體器件的絕緣/隔離結構，例如深亞微米器件，其中需要用于熱氧化膜的高工藝尺寸精度。因此，通過在襯底表面形成淺溝槽，然后選擇氧化溝槽部分以形成熱氧化膜的選擇氧化法形成的所謂“溝槽隔離結構”，代替了LOCOS結構被加以應用作為半導體器件的絕緣/隔離結構，這種半導體器件需要高集成度，例如在JP-A-63-143835中所述的那樣。
與LOCOS結構相比，這種溝槽隔離結構的優(yōu)點是能形成具有較小平面尺度的器件隔離氧化膜。為此，這種方法適用于制造需要等于或小于0.5μm的工藝尺寸精度的深亞微米器件。
當用氧化作為半導體襯底的硅襯底表面形成硅熱氧化膜時，例如，在這樣形成的熱氧化膜和硅襯底之間的界面附近會產(chǎn)生大機械應力。這是因為在轉變?yōu)闊嵫趸?SiO2)時一部分硅襯底(Si)被氧化并且體積會膨脹大約兩倍。當這種機械應力增加時，可能發(fā)生例如位移和疊層錯誤等晶體缺陷并且半導體器件的可靠性下降。而且已經(jīng)清楚，氧化反應本身(氧化物質的擴散行為，氧化界面上的反應性，等)受生長氧化膜的應力和形狀變化的影響。由于應力集中產(chǎn)生在兩維或三維形狀的端點(角點)，必須特別注意應力集中區(qū)域的晶體缺陷和形狀變化。


圖1A-1D是用常規(guī)選擇氧化法制造溝槽隔離結構的工藝。根據(jù)圖1A所述的常規(guī)方法，首先通過襯墊氧化膜(硅熱氧化膜)2在硅襯底1表面淀積氧化防止膜3，然后，在要形成器件隔離氧化膜區(qū)域的氧化防止膜3、襯墊氧化膜2和硅襯底1被部分地去掉，從而形成溝槽(圖1B)，氧化溝槽表面形成硅熱氧化膜5。
然后，依次形成柵氧化膜6、柵極7、層間絕緣膜8、掩埋絕緣膜9、第一層布線10和第二層層間絕緣膜11。
在這種溝槽隔離結構中，端點(角點)基本位于襯底的溝槽上端部或溝槽下端部附近。因此，由于熱氧化而使應力集中區(qū)域形成在端點(角點)附近。因為形成了這種應力集中區(qū)域，所以襯底的形狀，特別在溝槽上端部分附近，在某些情況下被氧化成銳角的尖端形狀4，如圖1C所示。形成器件隔離氧化膜之后，在用氧化保護膜3覆蓋的器件隔離區(qū)域中形成電子電路，例如晶體管、電容器等，如圖1D所示。但是如果這種銳角部分4保持在襯底表面，則在電路工作過程中電場會集中在這部分，并使構成電路的晶體管和電容等的擊穿電壓特性下降，如在A.Bryant等在“TechnicalDigest of IEDM'94”，PP.671-674中所指出的那樣。
在具有溝槽隔離結構的半導體器件中，本發(fā)明旨在提供半導體器件和制造這種半導體器件的方法，不會引起構成電路的晶體管和電容的擊穿電壓特性下降，而且具有高可靠性。
上述目的可以通過防止在半導體襯底表面上的器件隔離溝槽的上端部附近襯底形狀變成銳角來實現(xiàn)。
用于實現(xiàn)上述目的制造半導體器件的方法包括以下步驟。
(1)在半導體襯底的電路形成表面上形成氧化防止膜的步驟硅襯底等可以用作半導體襯底。
氧化防止膜的膜厚必須如此選擇在后面的步驟(4)、(7)等的氧化步驟中所有氧化防止膜都不被氧化。
多晶硅薄膜、氮化硅膜等可以用作氧化防止膜。由于容易氧化的材料例如多晶硅薄膜對用氧化從硅襯底新生長的硅氧化膜的體積膨脹具有低的約束力，所以減少了集中在溝槽上端部的應力。由于難氧化的材料例如氮化硅膜在氧化工藝中氧化量小，因此減少了膜厚。
還可以在形成氧化防止膜之前在硅襯底上有效地形成襯墊氧化膜。如果存在襯墊氧化膜，與襯墊氧化膜接觸的氧化防止膜的下端和半導體襯底的上端附近的部分依次從溝槽端部氧化，并且在襯墊氧化膜和半導體襯底之間的接觸部分形成所謂的“鳥嘴”。結果，使半導體襯底上端附近的角部的曲率半徑增大。
(2)在半導體襯底電路形成表面所要求的位置上形成具有預定深度的溝槽的步驟該溝槽可以用例如使用光刻膠和腐蝕的普通平板印刷方法形成。
(3)去掉由半導體襯底電路形成表面上的溝槽形成的角部的步驟不一定必須進行此步驟，但是如果用此步驟去掉角部，則在大多數(shù)情況下就不需要后面的氧化步驟(7)了。
(4)氧化形成在半導體襯底中的溝槽部分的步驟溝槽部分是通過氧化幾個到幾十nm而被氧化的。由于該氧化，在溝槽部分生長鳥嘴，并且在溝槽上端部在角部形成曲率半徑。
(5)把掩埋絕緣膜掩埋進氧化溝槽中的步驟最好是，用作掩埋絕緣膜的材料主要是絕緣材料，并具有低介電常數(shù)。如果使用具有高介電常數(shù)的材料，當在后面的步驟在此絕緣膜上淀積布線材料時形成的耦合電容變大。從此方案中看出，硅氧化膜等優(yōu)選為掩埋材料，多晶硅等不是最好的。
(6)去掉形成在氧化防止膜上的掩埋絕緣膜的步驟用化學機械拋光(CMP)或干法腐蝕回腐蝕掩埋絕緣膜。在這種情況下，氧化防止膜用作腐蝕停止膜，并且還有防止腐蝕氧化防止膜下面的半導體襯底的功能。
(7)在去掉形成在氧化防止膜上的掩埋絕緣膜之后氧化半導體襯底的步驟此步驟把半導體襯底的溝槽上端部的曲率半徑生長到用于防止漏電流增加的足夠的曲率半徑。此氧化步驟還具有使掩埋絕緣膜緊密的效果。
如果在半導體襯底的溝槽上端部的曲率半徑已經(jīng)足以防止由于氧化步驟(4)產(chǎn)生的漏電流的增加，就不需要此步驟了。
此步驟可以在步驟(6)或下一步驟(8)之前進行。當在下一步驟(8)之后進行此步驟時，半導體襯底表面同時也被氧化，但是形成在半導體襯底表面上的氧化膜在完成附加氧化之后被去掉，用這種方式，就完成了器件隔離氧化膜的形成步驟。
(8)去掉形成在半導體襯底電路形成表面上的氧化防止膜的步驟
器件隔離氧化膜的形成步驟是用此步驟完成的。因此，通過在形成器件隔離氧化膜的半導體襯底上形成電路例如晶體管，形成半導體器件。
用于實現(xiàn)上述目的的本發(fā)明半導體器件是具有形成在半導體襯底電路形成表面上的器件隔離氧化膜的半導體器件，并且是溝槽隔離結構，其中在構成溝槽隔離結構的溝槽的深度方向在半導體襯底的電路形成表面和半導體襯底的側表面之間的角度θ在90°＜θ＜180°范圍內(nèi)。因為這種結構可以防止場集中在溝槽上端部，所以可以防止由于形成在半導體襯底上的電路例如晶體管和電容的耐壓特性下降引起的漏電流增加。
通過用低介電常數(shù)的絕緣材料例如硅氧化物掩埋溝槽的內(nèi)部可以減少形成在半導體襯底上的布線的耦合電容，并且可以進一步提高半導體器件的可靠性。
圖1A、1B、1C和1D是示意圖，分別表示根據(jù)現(xiàn)有技術的選擇氧化方法制造溝槽隔離結構的工藝；圖2A-2N是示意圖，每個表示根據(jù)本發(fā)明的第一實施例MOS晶體管的制造工藝；圖3是表示根據(jù)本發(fā)明的第一實施例MOS晶體管的制造工藝的流程圖；圖4A-4N是示意圖，每個表示根據(jù)本發(fā)明的第二實施例MOS晶體管的制造工藝；圖5是表示根據(jù)本發(fā)明的第二實施例MOS晶體管的制造工藝的流程圖；圖6A-6N是示意圖，每個表示根據(jù)本發(fā)明的第三實施例MOS晶體管的制造工藝；圖7是表示根據(jù)本發(fā)明的第三實施例MOS晶體管的制造工藝的流程圖；圖8A-8N是示意圖，每個表示根據(jù)本發(fā)明的第四實施例MOS晶體管的制造工藝；圖9是表示根據(jù)本發(fā)明的第四實施例MOS晶體管的制造工藝的流程圖。
以下將參照附圖解釋本發(fā)明的優(yōu)選實施例。
下面參照圖2A-2N和圖3說明根據(jù)本發(fā)明的第一實施例MOS晶體管的制造工藝。圖2A-2N是表示根據(jù)本發(fā)明的第一實施例MOS晶體管的制造工藝的示意圖，圖3是該MOS晶體管的制造工藝的流程圖。
第一實施例的MOS晶體管的制造工藝如下。
(1)熱氧化硅襯底1表面，以便形成厚度為10到幾十nm的襯墊氧化膜2[圖2B和圖3(101)到(102)]。
(2)在襯墊氧化膜2上淀積厚度為約10到200nm的多晶硅薄膜18［圖2B，圖(103)]。在形成器件隔離熱氧化膜5時，此多晶硅薄膜18用作氧化防止膜。順便提及，多晶硅薄膜18可以不用形成襯墊氧化膜2而直接淀積在硅襯底1上。
順便提及，下面的說明是以假設形成襯墊氧化膜2為基礎的。因此，在省去形成襯墊氧化膜2時，就不需要關于襯墊氧化膜2的工藝步驟了。
(3)在多晶硅薄膜18上形成光刻膠19[圖2B，圖3(104)]。
(4)在要形成器件隔離膜的區(qū)域中的光刻膠19用普通平板印刷方法去掉之后，用各向異性腐蝕去掉多晶硅薄膜18、襯墊氧化膜2和硅襯底1的一部分，以便形成淺溝槽，其側壁在硅襯底1的表面上具有預定角度(基本上大約60到大約90度)[圖2C-2D，圖3(105)到(107)]。
(5)在完全去掉光刻膠19之后，進行熱氧化，以便通過把形成在半導體襯底1表面的溝槽部分氧化幾個到幾十nm而形成氧化膜5[圖2E和圖2F，圖3(108)到(109)]。順便提及，必須保證作為氧化防止膜淀積的多晶硅薄膜18的足夠膜厚，從而它能起到氧化防止膜的作用，用于防止多晶硅薄膜18的表面一側在熱氧化時被全部氧化并且防止多晶硅薄膜18下面的硅襯底1被徹底氧化。當襯墊氧化膜2存在時，在保持與襯墊氧化膜2接觸的多晶硅薄膜18下端和硅襯底1上端附近的硅繼續(xù)從溝槽端部被氧化，在接觸部分之間形成所謂的“鳥嘴”。結果，在硅襯底1的上端附近的曲率半徑增加。從此方案中看出，最好形成襯墊氧化膜2。
(6)由于溝槽內(nèi)部沒有被此溝槽氧化完全掩埋，所以為了完全掩埋用熱氧化膜覆蓋的溝槽內(nèi)部，可以用化學汽相淀積、濺射等方法淀積例如硅氧化膜的絕緣膜9(以下，用于掩埋溝槽內(nèi)部的絕緣膜9稱為“掩埋絕緣膜9”)[圖2G，圖3(110)]?；旧?，用作該掩埋絕緣膜9的材料是絕緣材料，并最好具有低介電常數(shù)。當使用具有高介電常數(shù)的材料時，在后面的步驟中在此膜上淀積布線材料時形成的耦合電容變大。對于該方案來說，最好不使用多晶硅作為掩埋材料。
(7)然后用化學機械拋光(CMP)或干法腐蝕回腐蝕掩埋絕緣膜9[圖2G，圖3(111)]。在這種情況下，用作氧化防止膜的多晶硅薄膜18起到腐蝕停止層的作用，并擔任防止多晶硅薄膜18下面的硅襯底1被腐蝕的角色。
(8)當由于硅襯底1的溝槽部分的氧化而在接觸部分之間生長鳥嘴，溝槽上端部12的曲率半徑足以防止漏電流的增加，通過去掉多晶硅薄膜18和襯墊氧化膜2完成器件隔離氧化膜的形成步驟[圖2H，圖3(113)]。
當由于硅襯底1的溝槽部分的氧化生長鳥嘴而使溝槽上端部12的曲率半徑不足以防止各產(chǎn)品的產(chǎn)品規(guī)格所決定的漏電流時，例如，可以在回腐蝕掩埋絕緣膜9之后對下一批量產(chǎn)品再進行熱氧化(以下稱為附加氧化)[圖2I，圖3(112)]。
在這種情況下，由于掩埋絕緣膜9已經(jīng)形成在硅襯底1的溝槽內(nèi)部，所以很難從溝槽上端部12附近和溝槽內(nèi)部進行氧化工藝，原因如下。換言之，雖然溝槽內(nèi)部將要通過掩埋絕緣膜9而被熱氧化，但是，為了使氧化籽晶(seeds)在達到硅襯底1之前在掩埋絕緣膜9內(nèi)部擴散，需要比直接氧化硅襯底更長的時間。因此，基本上在幾分鐘內(nèi)在溝槽底部附近很難進行氧化。另一方面，用化學汽相淀積或濺射淀積到溝槽側壁和溝槽上表面的耦合部分的弱邊界層存在于溝槽上端部12，氧化籽晶可以以高速率沿著此邊界層擴散。結果，在短時間內(nèi)(在850℃的氧化溫度下，等于或大于10分鐘)氧化籽晶被輸送到溝槽上端部12，從而只有在溝槽上端部12附近的部分被優(yōu)先氧化，并促進溝槽上端部12曲率半徑的形成。
另外，該附加氧化提供使掩埋絕緣膜9緊湊的效果。完成該附加氧化之后，通過去掉多晶硅薄膜18和襯墊氧化膜2完成器件隔離氧化膜的形成步驟[圖2M，圖3(113)]。
該附加氧化可以在去掉多晶硅薄膜18之后進行。在這種情況下，硅襯底1表面也同時被氧化，但是器件隔離氧化膜的形成步驟是在完成附加氧化之后通過去掉形成在硅襯底1表面上的該氧化膜來完成的。
(9)在硅襯底1上形成晶體管結構等[圖2J、K、L、N(h)，圖3(114)到(122)]。
可以使用晶體管結構的常規(guī)制造技術，而不必特別限定，下面借助于例子說明MOS晶體管結構的典型制造工藝。
(a)在硅襯底1上形成硅氧化膜、氮化硅膜、酸性氮化(acid nitride)膜和高介電薄膜(介電常數(shù)比SiO2高的絕緣膜，例如Ta2O5、PZT、和BsT)中的任何一層膜或它們的疊置體，作為柵氧化膜6。
這些薄膜可以用例如CVD等方法形成。硅氧化膜可以用硅襯底1的熱氧化形成。
(b)形成多晶硅薄膜、金屬薄膜例如鎢膜、和硅化物薄膜的任何一種或它們的疊置體，然后用腐蝕等去掉不需要的部分，從而形成柵極7。
(c)注入雜質，并形成第一層布線10、層間絕緣膜11等。
此外，如果需要，還可以形成層間絕緣膜14、布線15和絕緣膜16。
上述MOS晶體管可以用于存儲器電路例如DRAM(動態(tài)隨機存取存儲器)，或運算工作電路例如邏輯器件。
上述第一實施例通過在硅襯底的溝槽上端部附近形成半徑部分或鈍角部分，可以在形成溝槽隔離結構作為器件隔離氧化膜結構時防止銳角部分保留在硅襯底的溝槽上端部附近，還能防止由于場集中在柵極膜附近而引起的MOS晶體管的漏電流增加和耐壓特性下降，而且能夠提高晶體管的電可靠性。
順便提及，由于在第一實施例中在熱氧化之前硅襯底的溝槽上端部基本上是直角，所以會出現(xiàn)硅襯底的溝槽上端部附近的曲率半徑不夠的情況。但是，因為作為氧化防止膜的多晶硅容易氧化，所以與那些很難氧化的材料相比，對從硅襯底新生長的硅氧化物的體積膨脹的約束力低，有時不需要附加氧化。而且，溝槽的處理很容易，本例在生產(chǎn)率方面也很優(yōu)異。
下面參照圖4A-4N和圖5說明本發(fā)明第二實施例的MOS晶體管的制造工藝。圖4A-4N是表示第二實施例的MOS晶體管的制造工藝的示意圖，圖5是本例MOS晶體管的制造工藝的流程圖。
第二實施例的MOS晶體管的制造工藝以下面的方式修改了第一實施例的制造步驟(4)。由于除了步驟(4)以外的制造步驟與第一實施例的相同，所以不再詳細說明。
(4)在用普通曝光方法去掉要形成器件隔離膜的區(qū)域的光刻膠19之后，用腐蝕去掉多晶硅薄膜18、襯墊氧化膜2和硅襯底1的各一部分，并在硅襯底1表面形成淺溝槽。當在硅襯底表面形成溝槽時，在溝槽上端部附近施加各向同性腐蝕，以便在溝槽上端部附近形成曲率半徑，然后施加各向異性腐蝕以便確定具有象各向同性腐蝕部分13那樣的傾斜部分的溝槽形狀。順便提及，溝槽下端部附近的溝槽側壁的角度不一定是90度，可以形成預定傾斜度(基本上在60-90度范圍內(nèi))［圖4C、D、E，圖5(205)-(207)]。
與第二實施例相比，該腐蝕步驟，也就是，各向同性腐蝕和各向異性腐蝕，在形成淺溝槽時變得更復雜。但是，因為在上述形成淺溝槽時各向同性腐蝕部分13設置在硅襯底的溝槽上端部，所以通過第一次熱氧化(形成曲率半徑)促進了硅襯底1的溝槽上端部的氧化，對附加氧化的必要性變小了。
下面參照圖6A-6N和圖7解釋本發(fā)明的第三實施例的MOS晶體管的制造工藝。圖6A-6N是根據(jù)第三實施例的MOS晶體管的制造工藝的示意圖，圖7是本例的MOS晶體管制造工藝的流程圖。
根據(jù)第三實施例的MOS晶體管的制造工藝如下。
(1)熱氧化硅襯底1表面，并形成厚度為10到幾十nm的襯墊氧化膜2[圖6B，圖7(301-(302)]。
(2)在襯墊氧化膜2上淀積厚度為10到200nm的具有高抗氧化性的氮化硅膜17[圖6B，圖7(303)]。該氧化硅膜17在形成器件隔離氧化膜5時用作氧化防止膜。順便提及，具有高抗氧化性的氮化硅膜17可以省去形成襯墊氧化膜2而直接形成在硅襯底1上?；蛘撸ㄟ^襯墊氧化膜2和多晶硅薄膜，或只通過多晶硅薄膜淀積氮化硅膜17。在任何情況下，氮化硅膜17位于該結構的最外面的表面上。
順便提及，下面的說明是以假設形成多晶硅薄膜和襯墊氧化膜2為基礎的。因此，當省去形成多晶硅薄膜和襯墊氧化膜2時，就不需要多晶硅薄膜和襯墊氧化膜2的工藝步驟了。
(3)在氮化硅膜17上形成光刻膠19[圖6B，圖7(304)]。
(4)用普通平板印刷方法去掉要形成器件隔離膜的區(qū)域的光刻膠19之后，用腐蝕去掉氮化硅膜17、襯墊氧化膜2和多晶硅膜。然后，去掉光刻膠，用干法腐蝕在硅襯底1表面形成淺溝槽。當該溝槽形成在硅襯底表面時，對溝槽上端部附近的部分施加各向同性腐蝕，以便在溝槽上端部附近形成曲率半徑，然后施加各向異性腐蝕形成象各向同性腐蝕部分13那樣具有傾斜部分的溝槽形狀。順便提及，溝槽下端部附近的溝槽側壁的角度不一定是90度，也可以形成預定傾斜角度(基本上在60-90度范圍內(nèi))[圖6C、D、E，圖7(305)到(308)]。
(5)去掉光刻膠9之后，進行熱氧化，從而把形成在硅襯底1表面的溝槽部分氧化幾個到幾十nm厚［圖6E、D、F，圖7(309)]。另外，作為氧化防止膜的氮化硅膜17的膜厚必須是足以起到氧化防止膜的作用的膜厚，以防止氮化硅膜17在熱氧化時完全被氧化，并防止氮化硅膜17下面的硅襯底1被完全氧化。由于該氮化硅膜17具有高抗氧化性，所以膜厚可以制得比用在第一和第二實施例中的多晶硅薄膜18薄。當存在襯墊氧化膜2時，在保持與襯墊氧化膜2接觸的硅襯底1的上端部和多晶硅薄膜下端部附近的硅連續(xù)從溝槽端部氧化，形成所謂的“鳥嘴”，從而增加硅襯底1上端部附近的曲率半徑。從該方案看出，最好形成襯墊氧化膜2。
(6)由于溝槽內(nèi)部沒有被該溝槽氧化完全掩埋，為了完全掩埋用熱氧化膜覆蓋的溝槽的內(nèi)部，用化學汽相淀積、濺射等方法淀積絕緣膜9例如硅氧化膜，掩埋溝槽內(nèi)部(這以下，用于掩埋溝槽內(nèi)部的絕緣膜9稱為“掩埋絕緣膜9”)[圖6G，圖7(310)]。
從根本上講，用于掩埋絕緣膜9的材料最好是具有絕緣特性和低介電常數(shù)的材料。因為在使用具有高介電常數(shù)的材料時，在后面的工藝中在膜材料上淀積布線材料時形成的耦合電容變大。從該方案看出，使用多晶硅作為掩埋材料不是最好的。
(7)在由于通過硅襯底1的溝槽部分的氧化生長的鳥嘴而在溝槽上端部的曲率半徑足以防止漏電流增加時，通過回腐蝕掩埋絕緣膜9然后去掉剩余的硅氮化膜17、多晶硅和襯墊氧化膜2，完成器件隔離氧化膜的形成工藝[圖6H，圖7(313)]。
當由于通過硅襯底1的溝槽部分的氧化生長的鳥嘴而在溝槽上端部的曲率半徑不足以防止漏電流增加時，在回腐蝕掩埋絕緣膜9之前再次進行熱氧化[圖6L，圖7(312)]。
在這種情況下，由于掩埋絕緣膜9已經(jīng)形成在硅襯底1的溝槽內(nèi)部，從溝槽上端部12附近和溝槽內(nèi)部的氧化工藝很難氧化，原因如下。
換言之，在這種情況下通過掩埋絕緣膜9進行溝槽內(nèi)部的熱氧化，在到達硅襯底1之前氧化籽晶在掩埋絕緣膜9內(nèi)部擴散需要的時間比在直接氧化硅襯底時的時間長。因此，在溝槽底部附近氧化基本上不會在幾分鐘的短時間內(nèi)進行。另一方面，用化學汽相淀積或濺射方法淀積在溝槽側壁的掩埋絕緣膜9的耦合部分的弱邊界層存在于溝槽上端部12。因而，氧化籽晶可以沿著該弱邊界層以相對高的速率擴散，從而氧化籽晶在短時間內(nèi)(在850℃溫度下，等于或大于10分鐘)被輸送到溝槽上端部12，溝槽上端部12附近的部分優(yōu)先被氧化，并促進溝槽上端部12的曲率半徑的形成。
在由于通過硅襯底1的溝槽部分的氧化生長的鳥嘴而在溝槽上端部的曲率半徑足以防止漏電流增加時，通過回腐蝕掩埋絕緣膜9然后去掉剩余的氮化硅膜17、多晶硅和襯墊氧化膜2，完成器件隔離氧化膜的形成工藝[圖6M，圖7(313)]。
順便提及，該附加氧化不一定必須在掩埋絕緣膜9的回腐蝕之前進行，也可以根據(jù)產(chǎn)品需要的產(chǎn)品規(guī)格在掩埋絕緣膜9的回腐蝕之后進行，與第一實施例相同。
(8)在硅襯底1上形成晶體管結構等[圖6J-6N，圖7(314)-(322)]。
可以使用晶體管的常規(guī)制造技術，而不特別限制，下面通過例子解釋MOS晶體管結構的典型制造工藝。
(a)在硅襯底1上形成硅氧化膜、氮化硅膜、酸性氮化膜和高絕緣薄膜的任何一種，或它們的疊置體，作為柵氧化膜6。
這些薄膜可以用例如CVD形成。硅氧化膜可以通過硅襯底1的熱氧化形成。
(b)在形成多晶硅薄膜、金屬膜例如鎢膜、和硅化物薄膜的任何一種，或它們的疊置體之后，用腐蝕等方法去掉不需要的部分，形成柵極7。
(c)注入雜質并形成第一層布線10、層間絕緣膜11等。如果需要還可以形成第二層等的布線和絕緣膜。
上述MOS晶體管可以用于存儲器電路例如DRAM(動態(tài)隨機存取存儲器)，SRAM或運算工作電路例如邏輯器件(靜態(tài)隨機存取存儲器)等。
在MOS晶體管的制造工藝中，第三實施例在形成作為器件隔離氧化膜結構的溝槽隔離結構時防止銳角部分保留在硅襯底的溝槽上端部附近，而只在硅襯底的溝槽上端部附近形成曲率半徑部分或鈍角部分。因此，本例可以防止由于場集中在柵極的端部附近而引起的MOS晶體管漏電流增加和耐壓特性下降，并提高晶體管的電可靠性。
順便提及，由于第三實施例使用具有高抗氧化性的氮化硅膜17作為氧化防止膜，所以氧化防止膜的膜厚可以減少，并且在后面的工藝步驟中更容易去掉該氧化防止膜。
在第三實施例中與第二實施例一樣，在形成淺溝槽時腐蝕工藝變得復雜了，但是因為在如上所述形成淺溝槽時各向同性腐蝕部分13設置在硅襯底1的溝槽上端部，因此在初始熱氧化工藝中促進了硅襯底1的溝槽上端部的氧化，并使進行附加熱氧化的必要性減小。
下面參照圖8A-8N和圖9說明本發(fā)明的第四實施例的MOS晶體管的制造工藝。圖8A-8N是第四實施例的MOS晶體管的制造工藝的示意圖，圖9是本例中MOS晶體管的制造工藝的流程圖。
第四實施例的MOS晶體管的制造工藝以下面的方式修改了第三實施例的制造步驟(4)。由于除了步驟(4)以外的制造步驟與第一實施例的相同，就不再詳細說明了。
(4)在用普通平板印刷方法去掉要形成器件隔離膜的區(qū)域的光刻膠之后，用腐蝕去掉氮化硅膜17、襯墊氧化膜2和多晶硅薄膜。然后，去掉光刻膠，用干法腐蝕在硅襯底1表面形成淺溝槽。溝槽上端部附近的溝槽側壁的角度不一定必須是90度，也可以形成預定傾斜角度(基本上在60-90度范圍內(nèi))[圖8C、D、E，圖9(504)-(408)]。
由于第四實施例與第三實施例一樣使用具有高抗氧化性的氮化硅膜17作為氧化防止膜，所以氧化防止膜的膜厚可以減少，并且在最后工藝步驟中更容易去掉氧化防止膜。
第四實施例可以只通過各向異性腐蝕就能很容易形成溝槽，并具有高生產(chǎn)率。
在具有溝槽結構的半導體器件中，本發(fā)明的實施例可以提供一種半導體器件和該半導體器件的制造方法，不會引起構成電路的晶體管和電容的擊穿電壓特性變壞。
權利要求
1.一種制造半導體器件的方法，包括以下步驟(a)在半導體襯底的電路形成表面上形成氧化防止膜；(b)在所述半導體襯底的電路形成表面的預定位置上形成所需要深度的溝槽；(c)氧化形成在所述半導體襯底中的所述溝槽部分；(d)把掩埋絕緣膜掩埋進這樣氧化的所述溝槽中；(e)去掉形成在所述氧化防止膜上的所述掩埋絕緣膜；和(f)去掉形成在所述電路襯底的電路形成表面上的所述氧化防止膜。
2.一種制造半導體器件的方法，包括以下步驟(a)在半導體襯底的電路形成表面上形成氧化防止膜；(b)在所述半導體襯底的電路形成表面的所要求位置的角部形成具有曲率半徑的淺溝槽；(c)對具有這樣形成的曲率半徑的所述淺溝槽形成具有預定深度的溝槽；(d)氧化形成在所述半導體襯底中的所述溝槽部分；(e)把掩埋絕緣膜掩埋進這樣氧化的所述溝槽中；(f)去掉形成在所述氧化防止膜上的所述掩埋絕緣膜；和(g)去掉形成在所述半導體襯底的電路形成表面上的所述氧化防止膜。
3.根據(jù)權利要求2所述的制造半導體器件的方法，其中形成淺溝槽的所述步驟是用各向同性腐蝕進行的，形成具有預定深度的溝槽的步驟是用各向異性腐蝕進行的。
4.一種制造半導體器件的方法，包括以下步驟(a)在半導體襯底的電路形成表面上形成氧化防止膜；(b)在所述半導體襯底的電路形成表面的所要求的位置上形成具有預定深度的溝槽；(c)氧化形成在所述半導體襯底中的所述溝槽部分；(d)把掩埋絕緣膜掩埋進這樣氧化的所述溝槽中；(e)去掉形成在所述氧化防止膜上的所述掩埋絕緣膜；和(f)在去掉形成在所述氧化防止膜上的所述掩埋絕緣膜之后，氧化所述半導體襯底；和(g)去掉形成在所述半導體襯底的電路形成表面上的所述氧化防止膜。
5.一種制造半導體襯底的方法，包括以下步驟(a)在半導體的電路形成表面上形成氧化防止膜；(b)在所述半導體襯底的電路形成表面的所要求位置的角部形成具有曲率半徑的淺溝槽；(c)在具有曲率半徑的所述淺溝槽中形成具有預定深度的溝槽；(d)氧化形成在所述半導體襯底中的所述溝槽部分；(e)把掩埋絕緣膜掩埋進這樣氧化的所述溝槽中；(f)去掉形成在所述氧化防止膜上的所述掩埋絕緣膜；(g)在去掉形成在所述氧化防止膜上的所述掩埋絕緣膜之后，氧化所述半導體襯底；和(h)去掉形成在所述半導體襯底的電路形成表面上的所述氧化防止膜。
6.根據(jù)權利要求5所述的制造半導體器件的方法，其中形成淺溝槽的所述步驟是用各向同性腐蝕進行的，形成具有預定深度的溝槽的步驟是用各向異性腐蝕進行的。
7.一種類型的半導體器件，其中形成在半導體襯底的電路形成表面上的器件隔離氧化膜結構是溝槽隔離結構，其特征在于，在相對于所述半導體襯底的側表面的深度方向，構成帶有所述半導體襯底的電路形成表面的所述溝槽隔離結構的溝槽的角度θ在90°＜θ＜180°范圍內(nèi)。
8.一種類型的半導體器件，其中形成在半導體襯底的電路形成表面上的器件隔離氧化膜結構是溝槽隔離結構，其特征在于，在相對于所述半導體襯底的側表面的深度方向，構成帶有所述半導體襯底的電路形成表面的所述溝槽隔離結構的溝槽的角度θ在90°＜θ＜180°范圍內(nèi)，并且硅氧化物存在于所述溝槽的內(nèi)部。
全文摘要
在具有溝槽隔離結構的半導體器件中,在用常規(guī)方法選擇氧化溝槽結構之后,再次氧化襯底的整個表面,同時只有襯底或溝槽表面的氧化膜暴露出來,并給溝槽上端部附近的氧化膜的形狀提供曲率半徑。
文檔編號H01L21/76GK1231064SQ97198006
公開日1999年10月6日 申請日期1997年9月16日 優(yōu)先權日1996年9月17日
發(fā)明者三浦英生, 北野誠, 池田修三, 鈴木范夫 申請人:株式會社日立制作所