專利名稱：具有不對(duì)稱通道摻雜劑輪廓的器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致涉及器件及器件的制造。更具體地說，涉及具有不對(duì)稱通道摻雜劑輪廓的器件，以及這種器件的制造，它改進(jìn)了斷開電流特性。
現(xiàn)代集成電路(ICs)的制造包括裝配器件(如晶體管和電容器)的零件的形成以及這些器件間的相互連接，以獲得理想的電功能。由于制造ICs的成本反過來與每片的ICs數(shù)目相關(guān)，人們一直要求生產(chǎn)出具有較多ICs數(shù)目的晶片。隨著新光刻技術(shù)的出現(xiàn)，制造出規(guī)格逐漸減小的零件成為可能，所以增加了器件的濃度，從而增加每個(gè)晶片上的ICs數(shù)目。
更具體地說，隨機(jī)存取存儲(chǔ)器(RAM)，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAMs)的制造，在改進(jìn)器件的濃度方面取得了明顯的進(jìn)展。典型地，DRAMs包括由行(字線)和列(位線)構(gòu)成的存儲(chǔ)單元，以提供信息存儲(chǔ)。一存儲(chǔ)單元包括一傳輸晶體管，它和被稱為“節(jié)點(diǎn)”或“存儲(chǔ)節(jié)點(diǎn)”的存儲(chǔ)電容器連接。傳輸晶體管包括一源極、一漏極和一柵極。具有不同濃度的相異電荷的摻雜劑是離子注入或擴(kuò)散到半導(dǎo)體基底上，以形成晶體管的源極，位于柵極下面的通道和漏極。在本領(lǐng)域，這些不同的相異電荷的摻雜區(qū)域可稱為反向摻雜井(retrograde well，或contradoped well)。一般地，在DRAM單元中，源極對(duì)應(yīng)于位線，柵極對(duì)應(yīng)于字線，漏極和節(jié)點(diǎn)相連。支持電路(如行和列地址解碼器)，驅(qū)動(dòng)器和讀出放大器用于激活單元陣列中的所需的單元。當(dāng)一個(gè)單元被激活以后，晶體管允許從節(jié)點(diǎn)中讀出數(shù)據(jù)或?qū)?shù)據(jù)寫入節(jié)點(diǎn)中。
在設(shè)計(jì)傳輸晶體管時(shí)一個(gè)重要的考慮因素是它的斷開電流(Ioff)特性。Ioff直接與存儲(chǔ)節(jié)點(diǎn)的泄漏電流相關(guān)。所以，Ioff影響存儲(chǔ)節(jié)點(diǎn)的延遲時(shí)間。Ioff是由通道中的摻雜劑輪廓確定的。這種摻雜劑輪廓控制著柵極閾值電壓(Vt)。由于晶體管的規(guī)格變得越來越小，需要增加Vt注入的摻雜劑濃度，以獲得合理的Ioff特性，從而得到足夠的存儲(chǔ)節(jié)點(diǎn)延遲時(shí)間。
然而，為了減小Ioff而增加摻雜劑濃度會(huì)在通道的節(jié)點(diǎn)側(cè)形成高場區(qū)(highfield)。這種高場區(qū)會(huì)增加節(jié)點(diǎn)的泄漏電流，反過來也會(huì)影響Vt的增加。
從上面討論可以看出，很明顯需要提供一具有合理的Ioff和低泄漏電流的器件。
一種用于在DRAM陣列器件中形成位線連接的方法，它改進(jìn)了通道區(qū)域的摻雜輪廓。該方法包括在工藝過程中經(jīng)過器件中制成的位線接觸孔以離子注入進(jìn)行反向摻雜。這種特殊的摻雜方法增加了陣列的位線側(cè)上的通道區(qū)域內(nèi)的摻雜劑濃度，而不會(huì)相應(yīng)地增加掩埋條帶側(cè)的摻雜劑。這種摻雜輪廓導(dǎo)致器件的斷開電流特性的改進(jìn)。根據(jù)接觸孔的高寬比，可以調(diào)節(jié)離子注入的傾斜角度，并可以調(diào)節(jié)獲得最大的斷開電流系數(shù)。
為了更好地理解本發(fā)明，下面將參考附圖，對(duì)本發(fā)明進(jìn)行詳細(xì)介紹，其中

圖1是一傳統(tǒng)的256MB DRAM單元的局部剖視圖；圖2是本發(fā)明一實(shí)施例的256MB DRAM單元的局部剖視圖；圖3A-3E示出了形成本發(fā)明一實(shí)施例的DRAM單元的工序；圖4更詳細(xì)地示出了通道摻雜劑輪廓；圖5A是在使用傳統(tǒng)的摻雜技術(shù)的256MB DRAM單元中觀察到的摻雜濃度的剖視圖；圖5B是圖5A所示的以前工藝的256MB單元沿基底表面以下約0.01mm的水平線的摻雜輪廓圖；圖6A是在使用本發(fā)明方法的直線反向摻雜工藝的256MB DRAM單元中觀察到的摻雜濃度的剖視圖；圖6B是圖6A所示的256MB單元沿基底表面以下約0.01mm的水平線的摻雜輪廓圖；圖7A是在使用本發(fā)明方法的斜置反向摻雜工序的256MB DRAM單元中觀察到的摻雜濃度的剖視圖；和圖7B是圖7A所示的256MB單元沿基底表面以下約0.01mm的水平線的摻雜輪廓圖。
本發(fā)明涉及一種具有合理的Ioff特性的器件，它可以減少相連器件之間的泄漏電流。為了解釋起見，本發(fā)明在上下文中用一采用溝槽電容器的DRAM單元來進(jìn)行描述。然而，本發(fā)明具有較廣泛的應(yīng)用，它還包括帶有可接受的Ioff和減小的泄漏電流的器件。為了便于討論本發(fā)明，下面介紹一種傳統(tǒng)的溝槽電容器DRAM單元。
圖1示出了一DRAM單元105。這種DRAM單元在IEDM 93-627中Nesbit等人著的“一個(gè)帶有自對(duì)準(zhǔn)掩埋條帶(BEST，BuriEd STrap)的0.6μm2256Mb溝槽DRAM單元”中進(jìn)行了介紹，這里引用它作為參考。典型地，一DRAM單元陣列是通過字線和位線相互連接，形成一DRAM芯片。
圖中示出的DRAM單元包括一溝槽電容器110，用于存儲(chǔ)數(shù)據(jù)。溝槽形成在一基底101上，基底101中輕摻雜有一些P-型摻雜劑(如硼(B))。溝槽中典型地填有重?fù)诫s的n-型多晶硅120。一傳輸晶體管150包括一柵極疊層155；一源極151和一漏極152。該傳輸晶體管150和溝槽相連。漏極和源極是通過注入磷(B)摻雜劑來形成的。B摻雜劑置于柵極下面，形成通道。一般地，在DRAM陣列中，柵極和源極分別代表字線和位線。一柵極疊層160是置于溝槽110之上。柵極疊層160(稱作傳輸字線)通過一淺溝槽隔離(STI，Shallow trench isolation)130與溝槽分開。STI還將DRAM單元和陣列中的其它DRAM單元分開。
如圖所示，晶體管的源極通過一多晶硅柱175和位線180連接。位線和柵極通過一由硼磷硅玻璃(BPSG)形成的介電層184彼此分開。通過在源極(位線)和柵極(字線)上提供適當(dāng)?shù)碾妷簛韱?dòng)晶體管，從而向溝槽電容器中寫入或從溝槽電容器中讀取數(shù)據(jù)。
在制造DRAM單元105時(shí)，首先在輕摻雜有一些B的基底中形成溝槽110?；妆黄矫婊?，使STI的上表面與基底在同一平面內(nèi)?；咨暇w管150的通道所在部分注入有B。這種注入是用來調(diào)節(jié)傳輸晶體管的Vt，后者確定Ioff值。因?yàn)閂t注入包括導(dǎo)電性和基底相同的摻雜劑，所以，它被典型地稱作反摻雜注入。
為了有選擇地向基底的通道區(qū)域內(nèi)注入離子，可以通過傳統(tǒng)的光刻技術(shù)在基底表面形成包含有抗蝕劑的掩模并構(gòu)成圖案。在通道下面所生成的摻雜劑輪廓是不對(duì)稱的或均勻的。也就是，整個(gè)通道內(nèi)的摻雜劑濃度是一致的，如圖中虛線155所示。
Vt注入以后，形成柵極疊層150和160與柵極氧化。用柵極疊層作為掩模，注入P摻雜劑，以形成源極151和漏極152。由于P摻雜劑具有和摻雜B的基底相反的導(dǎo)電性，所以，源極/漏極注入又稱作反摻雜注入。在形成DRAM單元的熱過程中，摻雜劑從摻雜的溝槽多晶硅向外擴(kuò)散，從而形成掩埋條帶159。
介電層184形成于晶體管和基底表面之上。介電層位于源極區(qū)域之上的位置有一接觸開孔，其中填有重?fù)诫s的n-型多晶硅。在介電層上沉積金屬(如鋁)以形成位線。除了由多晶硅柱提供的源極和位線之間的導(dǎo)電通道外，位線與晶體管之間通過介電層隔離。
上面簡單描述了DRAM單元以及圖中示出的這種DRAM單元的制造工序。當(dāng)然，實(shí)際的DRAM單元及其工序可能需要附加的元件和步驟。這些附加的元件和步驟是眾所周知的，它們?cè)贗EDM 93-627中Nesbit等人的“一個(gè)帶有自對(duì)準(zhǔn)掩埋條帶(BEST)的0.6μm2256溝槽DRAM單元”里作了介紹，這里引用它作為參考。
如上所述，通道長度的連續(xù)收縮需要一較高的Vt來獲得一合理的Ioff。為了增加Vt，通道內(nèi)B摻雜劑的濃度也要增加。從上面的介紹中可以看出，通過傳統(tǒng)的DRAM制造可以在整個(gè)通道中得到一基本均勻的摻雜劑濃度。所以，增加通道內(nèi)的摻雜劑濃度也可以使通道和漏極之間的P/N結(jié)中的摻雜劑濃度增加。然而，增加通道和漏極接合(junction)中的B濃度，由于增加了接合區(qū)域，反過來會(huì)影響連接的整體性。例如，較低的連接整體性會(huì)導(dǎo)致泄漏電流的增加。因?yàn)榇鎯?chǔ)電容器和漏極連接，所以增加了電容器到漏極/通道接合處的泄漏電流，會(huì)導(dǎo)致電容器的延遲時(shí)間減小。
根據(jù)本發(fā)明，提供了一晶體管，它具有合理的Ioff，并且其通道/漏極結(jié)中的泄漏電流也減小。該器件通道具有不對(duì)稱的摻雜劑輪廓。在不對(duì)稱的摻雜劑輪廓形成的同時(shí)，不會(huì)反過來影響通道/漏極結(jié)的整體性。
圖2示出了實(shí)現(xiàn)本發(fā)明的一實(shí)施例的DRAM單元205。DRAM單元205用虛線202和203表示。如圖所示，DRAM單元包括一溝槽電容器210，它形成于一基底201內(nèi)，基底201輕摻雜有一具有一第一導(dǎo)電性的摻雜劑。這種溝槽電容器在IEDM 93-627中Nesbit等人的“一個(gè)帶有自對(duì)準(zhǔn)掩埋條帶(BEST)的0.6μm2256Mb溝槽DRAM單元”里作了介紹，這里已引用來作為參考。溝槽內(nèi)典型地填充有多晶硅220，該多晶硅中重?fù)诫s有具有一第二導(dǎo)電性的摻雜劑。多晶硅起著電容器極板的作用。電容器的另一個(gè)極板是通過一掩埋板215來形成的，它也具有一第二導(dǎo)電性。介電層217將兩個(gè)極板分隔開。為了改進(jìn)介電層的質(zhì)量，介電層包括一氮化物層，它形成于溝槽側(cè)壁之上，然后，一氧化物層形成在它上面。
一掩埋井223也包括具有第二導(dǎo)電性的摻雜劑，它位于基底的表面下面，該基底位于溝槽的中間截面附近。在這個(gè)井中，摻雜劑濃度的峰值大致在套環(huán)225的底部。套環(huán)225包括氧化物，該氧化物足夠厚可以防止節(jié)點(diǎn)穿通至掩埋極板。典型地，井被輕摻雜。掩埋井將陣列中的DRAM單元的掩埋極板連接在一起，形成一公共極板。掩埋井和參考電勢(未顯示)相連。在一個(gè)實(shí)施例中，參考電勢約設(shè)置為Vdd的一半(Vdd/2)。
DRAM單元還包括一晶體管250。晶體管包括一柵極疊層255和源極251和漏極252區(qū)域。漏極和源極區(qū)域包括具有一第二導(dǎo)電性的摻雜劑，該摻雜劑注入在漏極和源極區(qū)域中。柵極下面的一通道區(qū)域258包括具有第一導(dǎo)電性的摻雜劑。盡管基底已包括具有第一導(dǎo)電性的摻雜劑，為了處理晶體管的Vt，還需要另外注入具有第一導(dǎo)電性的摻雜劑。
柵極疊層典型地包括一形成于柵極氧化物(未顯示)之上的導(dǎo)電層256(如多晶硅)。在某些應(yīng)用場合，利用一硅化物層來形成一復(fù)合柵極疊層?？梢岳冒ㄣf硅化物(MoSix)，鉭硅化物(TaSix)、鎢硅化物(WSix)，鈦硅化物(TiSix)或鈷硅化物(CoSix)在內(nèi)的多種硅化物來形成層114。另外，鋁或難熔金屬(如鎢和銅)可以單獨(dú)使用也可以和硅化物或多晶硅一起使用。合成柵極是最理想的，因?yàn)槭褂盟梢詼p少柵極的表面電阻，所以減少了沿著柵極傳送的信號(hào)的R-C延遲。
在導(dǎo)電層256上面形成一氮化物層255。該層起著后繼各步的腐蝕阻擋物的作用，一墊片(未顯示)可選擇地形成于柵極的側(cè)壁上，從而使源極和漏極區(qū)域負(fù)重疊到柵極區(qū)域，它減少了負(fù)重疊電容。
為了方便有效地使用基底面積，在溝槽120上典型地形成一柵極疊層180，柵極疊層180通過STI與單元隔離。該柵極疊層代表DRAM陣列中的傳輸字線。圖1所示是晶體管270的柵極疊層，它和一相鄰的溝槽(未顯示)相連。如圖所示，晶體管270和晶體管250共享一公用源極。這種DRAM結(jié)構(gòu)在本領(lǐng)域中稱為折疊式位線結(jié)構(gòu)。其它結(jié)構(gòu)，如開式和開疊式，也很有用。這種結(jié)構(gòu)在1994年4月的IEEE中第29卷第四冊(cè)第539-542頁中Takashima等人著的“固態(tài)電路”中作了介紹，這里引用來作為參考。
一氮化物層283沉積在基底表面上，覆蓋晶體管和基底表面。氮化物層起著腐蝕阻擋物的作用。一介電層(未顯示)形成于氮化物層283之上，在晶體管與位線280之間提供絕緣。介電層包括磷摻雜硅二氧化物(如磷硅玻璃(PSG Phosphosilicate glass)或硼磷硅玻璃(BPSG，borophosphosilicate glass))。
一接觸柱275將源極251連接到位線上。如圖所示，該接觸是一無隔板接觸(boarderless contact)，它包括摻雜有具有相同導(dǎo)電性的摻雜劑的多晶硅。另外，有隔板接觸(boardered contact)柱或其它接觸柱也很有用。另外，包含有鎢或其它導(dǎo)電材料的接觸柱也很有用。
根據(jù)本發(fā)明，通道中摻雜劑的輪廓是不對(duì)稱的，如虛線所描述的。更具體的說，摻雜劑濃度的峰值位于通道的源極側(cè)，并朝著通過條帶259與電容器210連接的漏極側(cè)減少。峰值的準(zhǔn)確位置并不重要。重要的是要形成梯變的輪廓。也就是，輪廓的峰值位于連接的位線側(cè)附近，并朝著連接的漏極側(cè)逐漸減小。這種輪廓將器件分成幾個(gè)小節(jié)，每節(jié)具有不同的Vt。因?yàn)檫B接的位線側(cè)摻雜劑濃度較高，所以，它具有較高的Vt。另一方面，連接的漏極側(cè)摻雜劑的濃度較低，所以，和器件的位線側(cè)相比，它具有較低的Vt。這種類型的摻雜劑輪廓可以使電路設(shè)計(jì)者獲得一能產(chǎn)生合理的Ioff的Vt，而不會(huì)反過來影響通道/漏極連接，所以，減少了從電容器210的泄漏。在一個(gè)實(shí)施例中，摻雜劑輪廓的峰值是位于激活的字線270下面的位線接觸孔后面約100nm和硅表面下面約30nm處。晶體管270的通道258還包括一不對(duì)稱的摻雜劑輪廓，以減少與其漏極(未顯示)連接的電容器間的泄漏。
圖3a-e示出了在DRAM單元中形成具有不對(duì)稱摻雜劑輪廓的晶體管的方法。參考圖3a，一溝槽電容器310形成于一基底301中?；椎闹鞅砻娴囊蟛⒉豢量?，任何合適的取向，如(100)，(110)，或(111)都是可用的。在一示例性實(shí)施例中，基底中輕摻雜有一些P-型摻雜劑(p-)。
溝槽電容器310是通過傳統(tǒng)技術(shù)形成于基底上。這種技術(shù)在IEDM 93-627中Nesbit等人的“一個(gè)帶有自對(duì)準(zhǔn)掩埋條帶(BEST)的0.6μm2256Mb溝槽DRAM單元”中作了介紹，這里引用來作為參考。圖中示出的溝槽中填有重?fù)诫s的n-型(n+)多晶硅314。n+多晶硅起著一電容器極板的作用。一n+掩埋極板315圍繞在溝槽的底部，它起著電容器另一極板的作用。溝槽和掩埋極板通過一節(jié)點(diǎn)介電層317彼此隔離。在一個(gè)實(shí)施例中，節(jié)點(diǎn)介電層包括氮化物和氧化物層。在溝槽的上部形成一套環(huán)325。套環(huán)由一絕緣材料(如TEOS)制成。另外，一掩埋N井323，用來將陣列中其它溝槽連接在一起。在溝槽的頂部，形成一STI330。提供與其它DRAM單元的隔離。如圖所示，基底的表面被平面化，為后續(xù)工序提供一平面309。
接著，為DRAM單元的p-通道存取晶體管形成p-型井區(qū)域，井的形成包括在基底上形成一薄的氧化物層和在氧化物層上沉積一掩膜層(未顯示)，如抗蝕劑層。在井注入過程中，氧化物層起著屏蔽氧化物的作用。然后，給抗蝕劑層構(gòu)圖，以曝露p-井區(qū)域。p-型摻雜劑，如硼(B)注入到井區(qū)域中。摻雜劑注入得足夠深，可以防止發(fā)生擊穿現(xiàn)象。對(duì)摻雜劑輪廓進(jìn)行處理，以獲得理想的電特性，如柵極閾值電壓(Vt)。
另外，還要形成p-通道支持電路的n-井。作為在金屬氧化物半導(dǎo)體器件(CMOScomplimentary metal oxide silicon)中的互補(bǔ)井，形成n-井。N井的形成需要另外的光刻技術(shù)和注入步驟。利用p-井來處理(tailor)n-井的輪廓時(shí)，可以獲得理想的電特性。注入以后，移去氧化物層。
圖3b示出了形成晶體管的過程。如圖所示，在基底表面上形成一柵極氧化物層。氧化物層必須足夠厚，可以起到晶體管柵極的柵極氧化物的作用。典型地，柵極氧化物約3.5-10nm厚。在氧化物層上面是用來形成晶體管柵極的各個(gè)層。這些層包括多晶硅層390、硅化物層391和介電層392。
在圖3c中，柵極堆疊層是利用傳統(tǒng)的光刻和腐蝕技術(shù)來構(gòu)圖，從而為各種晶體管形成柵極疊層。如圖所示，形成了柵極疊層350，360和370。柵極疊層350形成與DRAM單元的溝槽電容器310連接的存取晶體管，柵極疊層370形成相鄰溝槽電容器(未顯示)的存取晶體管。柵極360形成于溝槽電容器310之上，并通過STI330與溝槽電容器310隔離。柵極疊層360代表一傳輸字線。如上所述，這種結(jié)構(gòu)稱作折疊位線結(jié)構(gòu)。
使用柵極疊層作為注入掩埋，向基底中注入n-型摻雜劑，從而形成漏極352和源極351。源極351是晶體管350和370的公共源極。通過從溝槽電容器中擴(kuò)散摻雜劑來形成一條帶359。
參考圖3d，在基底表面上形成一氮化物襯墊383，它還覆蓋著柵極。氮化物襯墊提供了一遷移離子阻擋層，還起著腐蝕阻擋物的作用。介電層384形成于器件結(jié)構(gòu)之上，在導(dǎo)通層之間提供絕緣。另外，還起著保護(hù)層的作用，使器件結(jié)構(gòu)免受雜質(zhì)、水分和劃痕的影響。在一個(gè)實(shí)施例中，介電層由摻雜的磷硅二氧化物，如磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)構(gòu)成。介電層被平面化，形成一平面384。
在圖3e中，一接觸孔375形成在位于源極351上的介電層384中。如圖所示，開孔是一無邊接觸，其中，接觸開孔重疊了柵極的一部分。無邊接觸的形成在IEDM 93-627中Nesbit等人的“一個(gè)帶有自對(duì)準(zhǔn)掩埋條帶(BEST)的0.6μm2256溝槽DRAM單元”中作了介紹，這里引以作為參考。介電層起著注入掩模的作用，其中，具有與溝槽相同導(dǎo)電性的摻雜劑通過接觸孔注入到基底。注入是用來調(diào)節(jié)晶體管的Vt的。如虛線所示的注入產(chǎn)生了一不不對(duì)稱通道摻雜劑輪廓。
圖4更詳細(xì)地介紹了接觸孔375。根據(jù)本發(fā)明的一實(shí)施例，B摻雜劑通過接觸孔注入，以調(diào)節(jié)晶體管350的Vt。B注入得足夠深，使之不可以反過來影響源極451的摻雜劑輪廓，源極451是由具有相反導(dǎo)電性的摻雜劑(如磷(P))構(gòu)成的。在一個(gè)實(shí)施例中，為了不影響漏極連接452，B摻雜劑是從源極注入的下面注入的。后續(xù)工序使B摻雜劑擴(kuò)散到晶體管350的柵極區(qū)域。擴(kuò)散結(jié)果形成一不不對(duì)稱通道摻雜劑輪廓458。如圖所示，通道摻雜劑輪廓有一濃度峰值459，它位于柵極的源極側(cè)。
根據(jù)本發(fā)明，Vt的摻雜劑是垂直地或以一角度θ注入。最大的注入角度θ取決于接觸孔高寬比。高寬比定義為接觸孔直徑和開孔的厚度或高度之比。為了方便于描述，接觸孔的高度大致為H，開孔的直徑(曝露源極451的接觸孔部分)大致為W，所以，高寬比為H/W。角度θ與接觸開孔的高寬比有反比的關(guān)系。也就是，高寬比越大，角度θ越小，反過來，高寬比越小，角度θ越大。一般地，以一定的角度進(jìn)行注入會(huì)在源極下面形成較少量的B，所以，減小了源極結(jié)的電容。源極電容越低，生成的單元信號(hào)越高。
在一個(gè)實(shí)施例中，以0-θ的角度進(jìn)行注入，其中θ約為tan-1(W/H)。角度還取決于注入的劑量和能量以及熱量的預(yù)算。例如，注入角度大于tan-1(W/H)時(shí)，要用較大的注入能量，以驅(qū)動(dòng)摻雜劑原子通過BPSG。當(dāng)處理一大熱量預(yù)算時(shí)，使用較小的角度是比較理想的。這使峰值一開始位于位線連接(結(jié))附近。所以，后續(xù)摻雜劑的擴(kuò)散還不會(huì)導(dǎo)致?lián)诫s劑濃度峰值向連接的漏極側(cè)遷移。在另一實(shí)施例中，該角度在0-45°之間，最好在0-10°之間。
在一示例性的實(shí)施例，接觸孔的高度約為500nm，其寬度約為200nm。通過按約30°的角度注入B來調(diào)節(jié)Vt。現(xiàn)在已發(fā)現(xiàn)，對(duì)于摻雜劑輪廓來說，用這樣的角度注入B可以顯著地改進(jìn)陣列器件的斷開電流特性。
圖中示出的晶體管370與晶體管350共享一公用源極。晶體管370是存取晶體管的相鄰存儲(chǔ)單元。在相同的孔中以約為θ的角度進(jìn)行注入，以調(diào)節(jié)晶體管370的Vt。
通過向源極區(qū)域注入摻雜劑，而不是直接將摻雜劑注入到通道區(qū)域，來調(diào)節(jié)Vt，通道摻雜劑輪廓的峰值是位于源極側(cè)，從而產(chǎn)生一不不對(duì)稱摻雜劑輪廓。不不對(duì)稱摻雜劑輪廓允許增加Vt，而不會(huì)反過來影響漏極/通道結(jié)的整體性。由于具有較高的漏極/通道整體性，并且較高的Vt會(huì)導(dǎo)致較低的Ioff，所以，從漏極到源極的電泄漏減小了。
如上所述，不對(duì)稱的B摻雜劑輪廓是通過Vt注入以及包含P的源極注入來控制的。所生成的摻雜輪廓取決于所用摻雜劑的濃度、它們通過單晶硅基底的遷移能力以及在離子注入過程中它們所采用的路線。對(duì)于熟悉該技術(shù)的人會(huì)理解，注入?yún)?shù)(如注入劑量和能量)可以變化，以處理不對(duì)稱通道摻雜劑輪廓，從而獲得理想的電特性。另外，要設(shè)計(jì)理想的不對(duì)稱摻雜劑輪廓還必須考慮導(dǎo)致?lián)诫s劑擴(kuò)散的后續(xù)工序。要處理通道摻雜劑輪廓，必須考慮這些工序或過程，以獲得理想的電特性。
實(shí)驗(yàn)將通道是由傳統(tǒng)技術(shù)形成的器件與通道是由本發(fā)明技術(shù)形成的器件進(jìn)行比較實(shí)驗(yàn)。更具體地說，該實(shí)驗(yàn)是檢測一DRAM單元中晶體管的摻雜劑輪廓。實(shí)驗(yàn)結(jié)果如圖5-7所示。參考圖5A，示出了傳統(tǒng)的256MB DRAM單元的掃描電子顯微結(jié)構(gòu)(SEM)的局部剖視圖。這種DRAM單元在1994年11月15日提出的名稱為“高濃度DRAM用單元布置和傳輸柵極的設(shè)計(jì)”的美國專利申請(qǐng)SIN08/340,500中作了介紹，這里引用來作為參考。如圖所示，帶有氧化物套環(huán)46的多晶硅填充溝槽電容器44、掩埋條帶區(qū)域48和位線連接區(qū)域54都形成于半導(dǎo)體基底42中。掩埋條帶和位線區(qū)域分別對(duì)應(yīng)于漏極和源極區(qū)域。一無隔板接觸區(qū)域50(boarderless contact region)直接位于位線連接區(qū)54之上。一字線52沉積在基底表面的氧化物膜53上。位線連接區(qū)域54包括硼摻雜區(qū)56和磷摻雜區(qū)58。掩埋條帶區(qū)域48是砷摻雜區(qū)。高摻雜劑濃度區(qū)域在圖中呈黑色，而低摻雜劑濃度區(qū)域在圖中呈亮色。在圖5A中特別顯著的是位于擴(kuò)散位線連接54邊緣的區(qū)域64。該區(qū)域主要包括硼(h+)摻雜劑，它們將井延伸到字線52下面的溝槽區(qū)域55中。這種硼摻雜劑在溝槽區(qū)域中的延伸區(qū)域?qū)﹃嚵衅骷饹Q定性作用，它會(huì)導(dǎo)致電泄漏和不良斷開電流特性。
圖5B更加清楚地示出了陣列器件的實(shí)際摻雜輪廓。一曲線圖70用來描述晶體管的摻雜輪廓。該圖測量了基底表面以下約0.01mm處晶體管各個(gè)區(qū)域的各摻雜劑濃度。線72、74和76分別描繪硼、磷和砷的濃度。該曲線圖包括三個(gè)主要區(qū)域位線連接區(qū)域80、通道區(qū)域78和掩埋條帶區(qū)域82。線14表示磷的濃度在位線連接區(qū)域80內(nèi)開始相對(duì)較高，當(dāng)一端到達(dá)通道區(qū)域78時(shí)開始減少。這個(gè)濃度和圖5A中磷的黑區(qū)58對(duì)應(yīng)，當(dāng)磷原子濃度減小時(shí)，它在區(qū)域62附近慢慢變亮。如線76所示，砷原子的濃度在通道區(qū)域78內(nèi)是很小的，而在掩埋條帶區(qū)域82內(nèi)明顯增加。線72表明示在位線連接區(qū)域80、通道區(qū)域78和掩埋條帶區(qū)域82內(nèi)硼原子的濃度相對(duì)穩(wěn)定。
從圖5B中可以看出，傳統(tǒng)的晶體管在其通道區(qū)域內(nèi)包括一對(duì)稱摻雜劑輪廓。通道摻雜劑輪廓控制晶體管的Vt。為了將Ioff值減小到理想的水平，增加Vt，需要通道內(nèi)B的濃度較高。因?yàn)閾诫s劑的輪廓是對(duì)稱的，增加摻雜劑濃度會(huì)導(dǎo)致整個(gè)通道內(nèi)摻雜劑濃度較高。然而，增加連接區(qū)域的掩埋條帶側(cè)的摻雜劑濃度會(huì)反過來影響其整體性，所以，增加了從掩埋條帶到通道區(qū)域的泄漏。
圖6A和7A示出了本發(fā)明的一DRAM單元，其中，存取晶體管包括一不對(duì)稱的摻雜劑輪廓。圖6B和7B分別描繪了與圖6A和7A中的晶體管相對(duì)應(yīng)的摻雜劑輪廓。參考圖6A，不對(duì)稱的通道摻雜劑輪廓是通過按垂直方向(角度＝0)由位線接觸孔注入硼原子來形成的。DRMA單元140包括形成于一半導(dǎo)體基底142上的一帶有氧化物套環(huán)146的多晶硅填充溝槽電容器144；一掩埋條帶區(qū)域148和一位線連接區(qū)域154。無隔板接觸區(qū)域150直接位于位線連接區(qū)域154之上。一字線152沉積在基底表面的氧化物膜153上。位線連接區(qū)域154包含硼摻雜區(qū)156和磷摻雜區(qū)158。掩埋條帶區(qū)域148是砷摻雜區(qū)域。如圖6A所示，高摻雜劑濃度區(qū)域在圖中呈黑色，而低摻雜劑濃度區(qū)域在圖中呈亮色。通過比較圖5A和6A就可以看出，圖6A中的位線連接區(qū)域154更窄。這表明在通道的位線側(cè)B的濃度比通道的掩埋條帶側(cè)高。
參考圖6B，一曲線圖描繪了晶體管的摻雜輪廓。該圖測量了基底表面以下約0.01mm處晶體管各個(gè)區(qū)域的各摻雜劑濃度。線172、174和176分別描繪硼、磷和砷的濃度。該圖包括三個(gè)主要區(qū)域位線連接區(qū)域180，通道區(qū)域178和掩埋條帶區(qū)域182。線174表示磷的濃度在位線連接區(qū)域180內(nèi)開始較高，而在通道區(qū)域178內(nèi)減小。該濃度和圖6A中磷的黑區(qū)158對(duì)應(yīng)，當(dāng)磷原子的濃度減小時(shí)，它在區(qū)域162附近慢慢亮變。如線176所示，砷原子的濃度在通道區(qū)域178內(nèi)很小，而在掩埋條帶區(qū)域182內(nèi)明顯增加。線172表示硼原子濃度在位線連接區(qū)域相對(duì)較高，在通道區(qū)域182內(nèi)連續(xù)減小。所以，通過在位線連接區(qū)域內(nèi)注入硼原子并允許它們擴(kuò)散到通道區(qū)域，可以得到一不對(duì)稱的通道摻雜劑輪廓。
從圖6B中可以看出，向位線區(qū)域注入硼原子可以得到一不對(duì)稱通道摻雜劑輪廓。更具體地說，通道摻雜劑輪廓的峰值出現(xiàn)在通道的位線側(cè)。所以，為了獲得一較高的Vt而增加硼的濃度，不會(huì)反過來影響通道掩埋條帶側(cè)的摻雜劑輪廓。如圖6B所示，硼和磷的相對(duì)濃度和圖5B中的相比更為接近，結(jié)果，位線連接區(qū)域的電容增加。
參考圖7A，示出了DRAM單元240的一掃描電子顯微結(jié)構(gòu)(SEM)。DRAM單元240包括形成于半導(dǎo)體基底242內(nèi)的帶有氧化物套環(huán)246的多晶硅填充電容器244；一掩埋條帶區(qū)域248和一位線連接區(qū)域254。無隔板接觸區(qū)域250直接位于位線連接區(qū)域254之上。一字線252沉積在基底表面的氧化物膜253之上。
位線連接區(qū)域254包括硼摻雜區(qū)域256和磷摻雜區(qū)域258。掩埋條帶區(qū)域248是砷摻雜區(qū)域。硼原子是以30°的角由位線連接區(qū)域注入。在圖7A中摻雜劑的傾斜通道是由參考數(shù)字255表示。如圖7A所示，較高摻雜劑濃度區(qū)域在圖中呈黑色，而較低摻雜劑濃度區(qū)域呈亮色。
現(xiàn)在參考圖7B，一曲線圖270描繪了圖7A中晶體管的摻雜輪廓。該圖描繪了在基底表面以下約0.01mm處晶體管的各個(gè)區(qū)域的各摻雜劑濃度。線272、274和276分別描繪硼、磷和砷的濃度。該圖包括三個(gè)主要區(qū)域位線連接區(qū)域280；通道區(qū)域278和掩埋條帶區(qū)域282。線274表示磷的濃度在位線連接區(qū)域280內(nèi)開始相對(duì)高，在通道區(qū)域278內(nèi)減少。該濃度和圖7A中磷的黑色區(qū)域258對(duì)應(yīng)，當(dāng)磷原子的濃度減小時(shí)，它慢慢變亮。如線276所示，砷原子的濃度在通道區(qū)域278內(nèi)可忽略，而在掩埋條帶區(qū)域282內(nèi)明顯增加。線272表明硼原子的濃度相對(duì)較低，稍微增加，直到在位線和通道區(qū)域的連接處出現(xiàn)峰值。從此處開始，硼的濃度連續(xù)下降。所以，通過在位線連接區(qū)域內(nèi)注入硼原子，并允許它們擴(kuò)散到通道區(qū)域內(nèi)，可以得到一不對(duì)稱通道摻雜劑輪廓。另外，以一定的角度注入硼原子可以使硼和磷的濃度和圖6B中的相比有較大的不同，所以，減少了位線電容。
至此，已非常明顯，本發(fā)明采用不對(duì)稱摻雜劑輪廓來改進(jìn)器件的斷開電流特性，而不會(huì)反過來影響器件的其它連接。該不對(duì)稱通道摻雜劑輪廓是通過由源極區(qū)域的接觸孔注入通道摻雜劑而獲得的。
必須清楚的是這里所介紹的實(shí)施例僅是示例性的，熟悉該技術(shù)的人可以利用和這里所介紹的功能相同的元件來對(duì)這些元件進(jìn)行合理的變化和修改。例如，盡管這里具體地參考的是256MB DRAM單元來描述的，必須知道的是該過程也能很好地適用于不同結(jié)構(gòu)的存儲(chǔ)單元以及其它邏輯元件。另外，盡管在使用傾斜的離子注入技術(shù)時(shí)，傾斜角最好為30°，和位線接觸開孔的其它高寬比相對(duì)應(yīng)的其它角度也是可能使用的，也同樣適合于本方法。任何和所有的這些變化和改進(jìn)，以及對(duì)本領(lǐng)域的技術(shù)人員很明顯的變化，都在后面權(quán)利要求所規(guī)定的本發(fā)明的范疇內(nèi)。
權(quán)利要求
1.一種用于在設(shè)置于一半導(dǎo)體基底上的DRAM陣列器件中形成位線連接的方法，該方法包括以下步驟在上述半導(dǎo)體基底的表面上沉積一層絕緣材料；穿過上述絕緣材料層腐蝕一位線接觸開孔；和通過上述開孔沉積具有相反導(dǎo)電性的摻雜劑，上述摻雜劑的分布結(jié)果形成一預(yù)定規(guī)格的反摻雜輪廓，它可以有效地防止連接泄漏。
2.如權(quán)利要求1所述的方法，其中，上述腐蝕步驟包括以下步驟在上述絕緣材料層的一部分上沉積一構(gòu)圖的抗蝕劑掩模，上述抗蝕劑掩模中至少有一個(gè)開孔部分；和通過上述抗蝕劑掩模的至少一個(gè)開口部分腐蝕上述介電層，上述腐蝕曝露了上述半導(dǎo)體基底的表面。
3.如權(quán)利要求1所述的方法，其中，上述沉積具有相反導(dǎo)電性的摻雜劑的上述步驟包括一反摻雜離子注入工序。
4.如權(quán)利要求3所述的方法，其中，上述反摻雜離子注入工序是垂直于上述基底表面來執(zhí)行的。
5.如權(quán)利要求3所述的方法，其中，上述反摻雜離子注入工序是與上述基底表面成一預(yù)定角度來執(zhí)行的。
6.如權(quán)利要求5所述的方法，其中，上述角度約為7°。
7.如權(quán)利要求1所述的方法，其中，上述DRAM陣列器件還包括一位線連接；一通道區(qū)域，和一設(shè)置于上述基底表面的下面的掩埋條帶區(qū)域。
8.如權(quán)利要求7所述的方法，其中，上述反摻雜輪廓的峰值形成于上述陣列器件的位線側(cè)上的上述通道區(qū)域內(nèi)。
9.如權(quán)利要求1所述的方法，其中，上述具有相反導(dǎo)電性的摻雜劑包括磷和硼。
10.如權(quán)利要求1所述的方法，其中，上述絕緣材料是硼磷硅玻璃。
11.一種在DRAM單元的陣列器件中形成一位線連接區(qū)域的方法，這種類型的DRAM單元包括一半導(dǎo)體基底；多個(gè)沉積在上述基底內(nèi)的溝槽電容器結(jié)構(gòu)；隔離上述溝槽電容器的淺溝槽絕緣區(qū)域；和多個(gè)字線和傳輸柵極，它們沉積于上述半導(dǎo)體基底之上，通過形成于上述基底上的導(dǎo)電通路與上述溝槽電容器連接，上述方法包括以下步驟在上述半導(dǎo)體基底表面上沉積一層絕緣材料；在上述絕緣材料的一部分上沉積一構(gòu)圖的抗蝕劑掩模，上述抗蝕劑掩模中至少有一開口部分；通過上述抗蝕劑掩模的至少一開口部分有選擇地腐蝕上述介電層，上述腐蝕曝露了上述半導(dǎo)體基底的表面；和在上述基底的表面之下形成一雜質(zhì)層，上述雜質(zhì)層包括具有相反導(dǎo)電性的摻雜劑，該摻雜劑分布的結(jié)果形成一預(yù)定規(guī)格的反摻雜輪廓，它可以有效地防止連接泄漏。
12.如權(quán)利要求11所述的方法，其中，上述形成雜質(zhì)層的步驟包括一反摻雜離子注入工序。
13.如權(quán)利要求12所述的方法，其中，上述反摻雜離子注入工序是垂直于上述基底的表面來執(zhí)行的。
14.如權(quán)利要求12所述的方法，其中，上述反摻雜離子注入工序是與上述基底表面成一預(yù)定角度來執(zhí)行的。
15.如權(quán)利要求14所述的方法，其中，上述角度約為7°。
16.如權(quán)利要求12所述的方法，其中，上述反摻雜的峰值形成于上述陣列器件的位線側(cè)上的上述傳輸柵極之下。
17.如權(quán)利要求12所述的方法，其中，上述反摻雜離子注入工序不影響上述陣列器件的掩埋條帶區(qū)域的摻雜輪廓。
18.如權(quán)利要求11所述的方法，其中，上述具有相反導(dǎo)電性的摻雜劑包括磷和硼。
19.如權(quán)利要求11所述的方法，其中，上述絕緣材料是硼磷硅玻璃。
20.一種DRAM單元包括多個(gè)形成于半導(dǎo)體材料基底內(nèi)的溝槽存儲(chǔ)電容器；多個(gè)淺溝槽隔離結(jié)構(gòu)，它們將上述溝槽存儲(chǔ)電容器和鄰近的溝槽存儲(chǔ)電容器隔開；和多個(gè)字線和傳輸柵極，它們通過上述半導(dǎo)體基底內(nèi)的掩埋條帶和摻雜通道區(qū)域與上述溝槽存儲(chǔ)電容器聯(lián)系，其改進(jìn)包括一沉積于上述基底內(nèi)的位線連接區(qū)域，上述位線連接區(qū)域包括具有相反導(dǎo)電性的摻雜劑，其中上述摻雜劑是通過反摻雜離子注入來沉積的。
21.如權(quán)利要求20所述的DRAM，其中，上述摻雜劑分布結(jié)果形成一預(yù)定規(guī)格的反摻雜輪廓，它可以有效的防止連接泄漏。
22.如權(quán)利要求20所述的DRAM，其中，上述摻雜劑包括磷和硼。
23.如權(quán)利要求20所述的DRAM，其中，上述位線連接區(qū)域是通過垂直反摻雜離子注入來形成的。
24.如權(quán)利要求20所述的DRAM，其中，上述位線連接區(qū)域是通過傾斜的反摻雜離子注入來形成的。
25.如權(quán)利要求24所述的DRAM，其中，上述傾斜的反摻雜離子注入是以約為7°的角度來執(zhí)行的。
全文摘要
一種用于在DRAM陣列器件中的形成位線連接的方法,它改進(jìn)了通道區(qū)域內(nèi)的摻雜輪廓。該方法包括經(jīng)過器件中的位線接觸孔進(jìn)行反摻雜離子注入。這種特殊的摻雜方法增加了陣列的位線側(cè)上的通道區(qū)域內(nèi)的摻雜劑濃度,而不會(huì)相應(yīng)地增加掩埋條帶側(cè)的摻雜劑。這種摻雜輪廓導(dǎo)致器件的斷開電流特性的改進(jìn)。根據(jù)接觸孔的高寬比,為了獲得最大的斷開電流系數(shù),可以調(diào)節(jié)離子注入的傾斜角度。
文檔編號(hào)H01L21/334GK1197289SQ98105199
公開日1998年10月28日 申請(qǐng)日期1998年3月31日 優(yōu)先權(quán)日1997年3月31日
發(fā)明者馬丁·高爾, 約翰·阿爾斯邁耶 申請(qǐng)人:西門子公司