專利名稱：平面介質(zhì)集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于毫米波段和微波段的平面介質(zhì)集成電路。
在毫米波段和微波段中，通常使用通過在波導(dǎo)、同軸線、微波帶狀線、共面線、隙縫線等的介質(zhì)襯底上形成導(dǎo)體(conductor)而構(gòu)成的傳輸線。特別是，在其上形成有傳輸線的介質(zhì)襯底中，由于很容易與電子元件(諸如，ICs)連接，所以通過把電子元件安裝在介質(zhì)襯底上，可以形成集成電路。
然而，在傳統(tǒng)的微波帶狀線，共面線、隙縫線等中，由于傳輸損耗相對較大，所以這些對于特別是要求低傳輸損耗的電路是不適合的。因此，在日本專利申請第07-069867號中，本發(fā)明的申請人認(rèn)為本發(fā)明考慮到了可以解決這些問題的平面介質(zhì)線和集成電路。
同時，由于在電子元件(諸如，半導(dǎo)體器件)的輸入/輸出部分周圍的電磁場分布和在平面介質(zhì)線周圍的電磁場分布通常是不同的，所以僅僅把電子元件安裝在平面介質(zhì)線上會使得轉(zhuǎn)換損耗大大增加。此外，如果只把電子元件安裝在介質(zhì)板的一個表面上，那么在它背面的電磁場和電子元件之間不能進(jìn)行連接，這一點同樣引起轉(zhuǎn)換損耗的增加。把電子元件安裝在介質(zhì)板的兩個表面上可以排除后一個問題；然而，這導(dǎo)致成品率減小、損耗增加及材料和安裝成本增加。
本發(fā)明的一個目的在于，提供平面介質(zhì)集成電路，從而在平面介質(zhì)線和電子元件之間的能量轉(zhuǎn)換損耗較小，而且容易地獲得它們之間的阻抗匹配。
根據(jù)本發(fā)明的一個方面，為了通過減小平面介質(zhì)線和電子元件之間的耦合部分的信號損耗來進(jìn)行集成，同時保持低損耗特性(這是平面介質(zhì)線的特性)，形成平面介質(zhì)線，從而把兩個導(dǎo)體設(shè)在介質(zhì)板的第一個主表面上并隔開一定的距離以形成第一個隙縫，把兩根導(dǎo)致設(shè)在介質(zhì)板的第二個主表面上并隔開一定距離以形成與第一個隙縫相對的第二個隙縫，同時形成夾在介質(zhì)板的第一個隙縫和第二個隙縫之間的區(qū)域作為平面波傳播區(qū)域。在介質(zhì)板的平面介質(zhì)線的端部形成隙縫線、在隙縫線中設(shè)有與平面介質(zhì)線相連并和隙縫線進(jìn)行模式轉(zhuǎn)換的線轉(zhuǎn)換導(dǎo)體圖案和用這種方法設(shè)置電子元件，從而它延伸跨過隙縫線。
把LSM模式的RF信號(它通過如上所述的平面介質(zhì)線進(jìn)行傳播)耦連到線轉(zhuǎn)換導(dǎo)體圖案上、把它轉(zhuǎn)換成TE模式并通過隙縫線進(jìn)行傳播。把通過這個隙縫線進(jìn)行傳播的信號輸入到電子元件中。相反地，從電子元件輸出的信號通過以TE模式的隙縫線進(jìn)行傳播、由線轉(zhuǎn)換導(dǎo)體圖案把它轉(zhuǎn)換成LSM模式并通過平面介質(zhì)線進(jìn)行傳播。
較佳的是，把線轉(zhuǎn)換導(dǎo)體圖案設(shè)在隙縫線的兩端位置上，而且把電子元件設(shè)在隙縫線的中央位置附近。結(jié)果，當(dāng)把信號從兩根平面介質(zhì)線中的一根平面介質(zhì)線傳播到另一根平面介質(zhì)線時，在中點，由線轉(zhuǎn)換導(dǎo)體圖案和隙縫線把信號轉(zhuǎn)換成隙縫線模式，而且由電子元件進(jìn)行信號轉(zhuǎn)換(例如，放大)，然后，信號通過線轉(zhuǎn)換導(dǎo)體圖案又回到平面介質(zhì)線模式。因此，運用電子元件的信號轉(zhuǎn)換可以具有小能量損耗的結(jié)構(gòu)，同時運用平面介質(zhì)線進(jìn)行信號傳播。
較佳的是，在隙縫線的中點設(shè)有用來獲得線轉(zhuǎn)換導(dǎo)體圖案和電子元件之間的阻抗匹配的短截線。結(jié)果，在線轉(zhuǎn)換導(dǎo)體圖案和電子元件之間獲得阻抗匹配，而且減小隙縫線和電子元件的連接部分的損耗。
此外，較佳的是，在線轉(zhuǎn)換導(dǎo)體圖案和隙縫線之間設(shè)有阻抗匹配電路。結(jié)果，在線轉(zhuǎn)換導(dǎo)體圖案和平面介質(zhì)線與隙縫線之間可獲得阻抗匹配，從而抑制了不需要的反射并減小由線轉(zhuǎn)換所引起的傳輸損耗。
當(dāng)結(jié)合附圖閱讀時，從下面的詳細(xì)描述中，本發(fā)明的上述及其它目的、方面和新穎性都會變得顯而易見。


圖1A和1B是示出根據(jù)本發(fā)明的第一實施例的高頻放大器結(jié)構(gòu)的部分分解透視圖。
圖2是示出高頻放大器的外部結(jié)構(gòu)的透視圖。
圖3是平面介質(zhì)線的剖面圖。
圖4是平面介質(zhì)線的剖面圖。
圖5示出在電路襯底上的導(dǎo)體圖案。
圖6示出參照圖5安裝FET(場效應(yīng)晶體管)的情況。
圖7是示出根據(jù)本發(fā)明的第二實施例的VCO結(jié)構(gòu)的部分分解透視圖。
圖8是示出根據(jù)本發(fā)明的第二實施例的VCO的電路襯底的平面圖。
圖9示出在電路襯底的后表面上的導(dǎo)體圖案。
圖10是示出根據(jù)本發(fā)明的第三實施例的VCO結(jié)構(gòu)的部分分解透視圖。
參照圖1A和1B至6，描述根據(jù)本發(fā)明的第一實施例的高頻放大器的結(jié)構(gòu)。
圖1A和1B是示出高頻放大器結(jié)構(gòu)的部分分解透視圖。圖1A是下導(dǎo)體板的透視圖，其中在下導(dǎo)體板的頂面中形成凹隙縫43。圖1B示出把襯底30安裝在如圖1A所示的下導(dǎo)體板的頂面上的情況。襯底30是這樣的，即在導(dǎo)體板的頂面和底面上形成各種導(dǎo)體圖案，同時把隙縫線輸入型(slot-line-input-type)FET(毫米波段GaAs FET)50安裝在電路襯底30的頂面上。標(biāo)號14和24表示通過使兩個導(dǎo)體隔開一固定距離形成的在襯底30的頂面上的隙縫，而且如下所述，它和與襯底30的底面相對的隙縫一起形成兩個平面介質(zhì)線。標(biāo)號12和13表示在兩個平面介質(zhì)線的端部形成的隙縫線。標(biāo)號10和11表示把平面介質(zhì)線14、24與隙縫線12、13連接的線轉(zhuǎn)換導(dǎo)體圖案(line-conversion conductor pattern)。標(biāo)號31和32表示向FET50提供選通偏壓和漏偏壓的共面線。這兩個共面線31和32設(shè)有由F表示的濾波器，而共面線31和32的外圍部分(作為RF-GND(接地導(dǎo)體))覆蓋電路襯底30的頂面。分別把與隙縫14和24相對的隙縫設(shè)置在電路襯底30的底面，而且在電路襯底30的底面的其它區(qū)域中，形成RF-GND。
圖2示出相對于圖1B所示的情況，把上部分導(dǎo)體板41設(shè)置在頂面上的情況。相對于在上部分導(dǎo)體板41的內(nèi)表面上的下導(dǎo)體板44的凹槽，通過在對稱平面(對稱鏡面)上形成凹槽，提供空間部分42。
圖3是通過如圖1B所示的隙縫24所截得的剖面圖。在圖3中，標(biāo)號23表示導(dǎo)體板，其中在其第一個主表面(圖中的頂面)上形成兩個導(dǎo)體板21a和21b，同時形成由標(biāo)號24表示的那部分作為第一個隙縫。此外，在第二個主表面(圖中的底面)上形成兩個導(dǎo)體板22a和22b，同時形成由標(biāo)號25表示的那部分作為第二個隙縫。兩個導(dǎo)體板41和44設(shè)有在隙縫24和25附近的空間42和43，而且導(dǎo)致在導(dǎo)體板21a和21b之間的部分和在導(dǎo)體板22a和22b之間的部分導(dǎo)電。
如圖3所示的由標(biāo)號23c表示的那部分(把它設(shè)置在相對隙縫24和25之間的導(dǎo)體板23中)變成一個傳播區(qū)，其中傳播具有所需傳播頻率fb的高頻信號。此外，在兩側(cè)由23a和23b表示的部分(在它們中間夾有傳播區(qū)23c)變成截止區(qū)域。
圖4是示出其中由如圖3所示的平面介質(zhì)線的傳播區(qū)沿著傳播方向通過的平面的剖面圖。如圖4所示，平面電磁波pw23(它是具有平面波的電磁波)以預(yù)定入射角θ進(jìn)入導(dǎo)體板23的頂面(隙縫24部分)，并以與入射角θ相等的反射角θ進(jìn)行反射。此外，在導(dǎo)體板23的頂面上反射的平面電磁波pw23以入射角θ進(jìn)入導(dǎo)體板23的底面(隙縫25部分)，并以與入射角θ相等的反射角θ進(jìn)行反射。隨后，以導(dǎo)體板23的隙縫24和25部分的表面作為分界面交替地重復(fù)反射平面電磁波pw23，而且通過導(dǎo)體板23的傳播區(qū)域23c以TE模式進(jìn)行傳播。換句話說，確定導(dǎo)體板23的特定介質(zhì)常數(shù)和導(dǎo)體板23的厚度，從而所需傳播頻率fb等于或大于臨界頻率fda(在該頻率下達(dá)到的狀態(tài)是，減小入射角θ、平面電磁波pw23通過空間42和43以及通過傳播區(qū)23c進(jìn)行傳播的平面電磁波pw23被衰減)。
相對于TE波，把導(dǎo)體板23插入其中的相對電極21a和22a(如圖3所示)形成其截止頻率大大高于所需傳播頻率fb的平行板波導(dǎo)。結(jié)果，相對于其電場分量與電極21a和22a平行的TE波，沿著插入電極21a和22a中間的導(dǎo)體板23的寬度方向，在一側(cè)形成截止區(qū)23a。以類似方法，相對于TE波，其中插入導(dǎo)體板23的電極21b和22b形成其截止頻率大大高于所需傳播頻率fb的平行板波導(dǎo)。而且相對于TE波，沿著由電極21b和22b相夾的導(dǎo)體板23的寬度方向，在一側(cè)形成截止區(qū)23b。
此外，在圖中，空間42的表面和電極21a形成平行板波導(dǎo)，而且如此設(shè)置它的厚度t42，從而相對于平行板波導(dǎo)的TE波，截止頻率變得大大高于所需傳播頻率fb。結(jié)果，相對于TE波，在由42a表示的部分中，形成截止區(qū)。以類似方法，相對于TE波，在由42b、43a和43b表示的每個部分中形成截止區(qū)。
空間42的相對內(nèi)表面(圖中的縱向壁)形成平行波導(dǎo)，而且如此設(shè)置寬度W2，從而相對于平行波導(dǎo)的TE波，截止頻率大大高于所需傳播頻率fb，從而形成截止區(qū)42d。類似地，對于空間43，形成截止區(qū)43d。
如上所述，作為形成平面介質(zhì)線的結(jié)果，可以導(dǎo)致高頻信號(其頻率等于或高于臨界頻率fda)的電磁場能量集中在傳播區(qū)23c內(nèi)部和其附近的，還可以導(dǎo)致平面波沿著導(dǎo)體板23的長度方向(沿著軸z的方向)傳播。
例如，在傳播60-GHz頻帶信號的情況下，如果把導(dǎo)體板23的特定介電常數(shù)設(shè)置在20至30范圍內(nèi)，而且把板的厚度t設(shè)置在0.3至0.8μm范圍內(nèi)，那么適當(dāng)?shù)木€寬度W1是0.4至1.6mm，而且可獲得在30至200Ω范圍內(nèi)的特性阻抗。此外，如上所述，如果使用其特定介電常數(shù)為20或更大的導(dǎo)體板，那么在導(dǎo)體板內(nèi)捕集了90％或更多的能量，而且由于全反射，所以可以實現(xiàn)低損耗的傳輸線。
在形成如圖1所示的隙縫14的部分中，類似地構(gòu)成如上所述的平面介質(zhì)線。
圖5示出電路襯底30的頂面的主要部分的導(dǎo)體圖案。在圖5中，標(biāo)號12和13表示在兩個平面介質(zhì)線的每個端部形成的隙縫線。標(biāo)號10和11表示以偶極天線(分別由10a、10b、11a和11b表示)的形狀所形成的線轉(zhuǎn)換導(dǎo)體圖案。只要部分10a、10b、11a和11b起到偶極天線的作用，這些部分也可以是另一種形狀。線轉(zhuǎn)換導(dǎo)體圖案10和11的基本部分形成阻抗匹配部分R，其中把部分R從隙縫線12和13逐漸向線轉(zhuǎn)換導(dǎo)體板圖案10和11緩慢減小，從而降低線轉(zhuǎn)換導(dǎo)體圖案10和11的線電阻以減小轉(zhuǎn)換損耗。如果用λ表示在電極圖案10a、10b、11a和11b和阻抗匹配部分R中的每個部分中所使用的頻帶中的頻率波長，那么它們具有將近λ/4的長度，而且由設(shè)計好的線的特性阻抗確定隙縫線12和13的寬度。當(dāng)假設(shè)Z1是線轉(zhuǎn)換導(dǎo)體圖案10和11的輸入阻抗、Zin是部分100的輸入阻抗、Z01是部分11的阻抗和Z02是部分12的阻抗時，較佳的是，由下列等式給出這些值的關(guān)系Z1＝((Z02)2/(Z01)2)×Zin例如，在寬度為0.05至0.20mm的情況下，可以實現(xiàn)30至100Ω的特性阻抗。如上所述，平面介質(zhì)線的特性阻抗是30至200Ω，而且FET(毫米波GaAs FET)50的輸入/輸出阻抗一般是30至90Ω；因此，這三者(包括平面介質(zhì)線、隙縫線和FET)可以容易地獲得阻抗匹配。
此外，如果在隙縫線12和13的中點設(shè)有短截線S，那么通過適當(dāng)?shù)剡x擇短截線長度，就可以容易地獲得在線轉(zhuǎn)換導(dǎo)體圖案和FET之間的阻抗匹配。
在圖5中，標(biāo)號37和38表示用于分接隙縫線的導(dǎo)體、標(biāo)號35表示柵極而標(biāo)號36表示漏極端(把下面將要描述的FET的每個端子連到它上面)。標(biāo)號3 1和32表示共面線，而其中央導(dǎo)體33和34分別伸出到柵極35和漏極端36。如圖1B所示，起到由F表示的低通濾波器作用的濾波器位于共面線31和32的中點，從而RF信號不會漏到偏壓電路側(cè)，而且不會傳播。
在兩根平面介質(zhì)線之間設(shè)有RF-GND，并設(shè)有一定的距離，從而在兩根平面介質(zhì)線之間切斷高頻信號；等于或大于1mm的寬度就足夠了。如圖5所示，由于在安裝FET的區(qū)域邊緣上設(shè)有RF-GND，所以在兩根平面介質(zhì)線之間不會泄漏高頻信號。
圖6示出相對于圖5所示的情況，安裝FET50的情況。在圖6中，標(biāo)號51和52表示FET50的源極、標(biāo)號53表示柵極和標(biāo)號54表示漏極端。由55和56所示的部分是有源區(qū)域。在每個部分中形成場效應(yīng)晶體管(諸如，MES-FET(金屬半導(dǎo)體FET)或者HEMT(高度電子遷移晶體管(high electron mobility transistor))，而且源極51和52、柵極53以及漏極端54向外擴展。在源極51和51與柵極53和漏極端54之間，以及在柵極53和漏極端54與源極52和52之間，形成隙縫線，如圖中所示。交叉線部分是通路孔形成部分，而且每個端子都伸出到芯片的背面?zhèn)?。如果分別通過共面線31的中央導(dǎo)體33和34施加?xùn)艠O偏壓和漏極偏壓，那么FET50形成互補放大電路。圖中的箭頭表示通過隙縫線12和13傳播的信號電場分布。通過線轉(zhuǎn)換導(dǎo)體圖案10，把LSM模式信號(它通過包括圖中14所示的隙縫的平面介質(zhì)線，從圖中的頂端傳播到底端)轉(zhuǎn)換成隙縫線模式(TE模式)，而且這種模式信號通過隙縫線12傳播，并作為電壓信號施加在FET50的源極和柵極之間。此外，在源極和柵極之間的電壓信號再通過隙縫線13，以TE模式進(jìn)行傳播，并通過線轉(zhuǎn)換導(dǎo)體圖案11把它轉(zhuǎn)換成LSM模式信號。通過包括由24所示的隙縫(在圖的下方)的平面介質(zhì)線傳播該信號。
雖然，在如圖6所示的例子中，用在其上形成半導(dǎo)體器件的表面成為頂面的這種方法安裝芯片，但是也可以用在其上形成半導(dǎo)體器件的表面朝下的方法安裝芯片，而且直接塊形連接電路襯底30和FET的隙縫線。在這種情況下，必須使FET的隙縫線與介質(zhì)板隔開多于幾十μm，從而阻止與介質(zhì)板的寄生耦合，而且要求高度塊形連接技術(shù)。然而，由于不需要通路孔，所以可以簡化FET的結(jié)構(gòu)。
如上所述，由于在這種高頻放大器中，把捕集傳播電磁場有較大效果的平面介質(zhì)線用于輸入和輸出，所以阻止了在這個電路和外部電路之間的寄生耦合。此外，由于平面介質(zhì)線的Q很高(在上述例子中，Q＞500)，所以可以把傳輸損耗減至最小。此外，由于通過運用與采用光刻法的傳統(tǒng)電路襯底制造技術(shù)類似的技術(shù)，可以構(gòu)成在電路襯底上的電極圖案，所以可以十分容易地制造電極圖案，而且成本很低。此外，在這個實施例中，F(xiàn)ET有兩個柵極指(gate finger)(即，從柵極延伸到有源區(qū)的電極)，而且把與源電極相位相反的RF信號輸入到兩個柵極；因而，抑制了偶次諧波，而且功率負(fù)載效率很高。
由于通過分接隙縫線，可以自由地實現(xiàn)FET的柵極指數(shù)量，所以根據(jù)所需的放大因數(shù)和輸出功率，可以容易地進(jìn)行設(shè)計。
接著，參照圖7至9，描述根據(jù)本發(fā)明的第二個實施例的壓控振蕩器(下面稱為“VCO”)的結(jié)構(gòu)。
圖7是示出把電路襯底30安裝在下導(dǎo)體板44上的情況的透視圖。這種VCO是這樣的，從而把諧振器和可變電容元件設(shè)置在如圖1B所示的高頻放大器中，在圖7中，標(biāo)號61表示薄膜電阻器，同時把在電路襯底30的頂面上形成的隙縫14的端部形成為錐形，而且在其上設(shè)置薄膜電阻器61。標(biāo)號74表示設(shè)置在電路襯底30的頂面的另一個隙縫，而且如下所述，還把隙縫設(shè)置在電路襯底的背面?zhèn)?，從而把電路襯底30插入兩個隙縫中間，以形成平面介質(zhì)線。標(biāo)號60表示用這種方法安裝的可變電容元件(它根據(jù)外加電壓而變化)，從而它跨過隙縫74。作為這種可變電容元件，在日本未經(jīng)審查專利公報第5-74655號中揭示了可變電容電容器，而且可以使用傳統(tǒng)的可變電容二極管。圖中的標(biāo)號64表示安裝在電路襯底30的頂面上的介質(zhì)諧振器的導(dǎo)體未成形部分和安裝在電路襯底30的背面?zhèn)鹊慕橘|(zhì)諧振器的相對導(dǎo)體未成形部分，同時把這個襯底插在它們的中間，從而在這個部分中形成TE010模式的介質(zhì)諧振器。剩下的結(jié)構(gòu)與第一實施例的相同，而且用如圖7所示的上部導(dǎo)體板來覆蓋電路襯底30的頂部。
圖8是示出如圖7所示的電路襯底30的平面圖。圖9示出電路襯底30的背面?zhèn)冉Y(jié)構(gòu)。然而，圖9是當(dāng)不是從背面?zhèn)扔^察電路襯底30而是從它的頂面觀察所得的圖。如上所述，通過在電路襯底30的兩個主表面上形成隙縫14、24、74、15、25和75，同時把介質(zhì)板插入其中，此外還設(shè)有介質(zhì)諧振器的導(dǎo)體未成形部分64和65，于是在這個部分中構(gòu)成TE010模式的介質(zhì)諧振器，它捕集電磁場有較大效果。形成上、下導(dǎo)體板的凹隙縫，以使它們互相相對，從而在平面介質(zhì)線、隙縫線和FET30的三個安裝部分與形成共面線31和32的邊緣之間形成空間部分。用這種方法，構(gòu)成帶反射型振蕩器(band-reflection-type oscillator)。這里，在介質(zhì)板的特定介質(zhì)常數(shù)為24而厚度為0.3mm的情況下，如果把介質(zhì)諧振器的導(dǎo)體未成形部分64和65的直徑設(shè)為1.7mm，那么可將它的諧振頻率設(shè)為60GHz。由于通過僅僅將這種諧振器和平面介質(zhì)線相互靠攏來使它們沒有互相電磁耦合，形成圖中C所示的用于耦合的非常小的截止部分。如寬度大約為0.2至0.3mm而深度大約為0.05至0.1mm那樣小的截止部分，可以獲得足夠的耦合。用這種結(jié)構(gòu)，如果可變電容元件60的電容變化，那么包括隙縫74的平面介質(zhì)線的阻抗變化，這導(dǎo)致這個平面介質(zhì)線的諧振頻率變化。結(jié)果，與該線耦合的介質(zhì)諧振器的諧振頻率變化，從而可以改變VCO的振蕩頻率。
在根據(jù)第二實施例的VCO中，由于使用捕集電磁場有較大效果的TE010模式的介質(zhì)諧振器，所以即使把這種諧振器設(shè)置在FET50的附近，F(xiàn)ET50和諧振器也不能互相寄生耦合，而且可以把電路模塊制成小尺寸的。此外，由于在毫米波中，TE010模式的介質(zhì)諧振器也具有很高的Q(Q＞500)，所以可以增加全部諧振電路的負(fù)載Q并抑制振蕩器的相位噪聲。
接著，參照圖10模式根據(jù)本發(fā)明的第三實施例的VCO的結(jié)構(gòu)。如圖7所示的VCO的差別是在包括隙縫74的平面介質(zhì)線和介質(zhì)諧振器之間的位置關(guān)系。即，在圖7中，把介質(zhì)諧振器設(shè)置在包括隙縫74的平面介質(zhì)線(輔助線)側(cè)，在圖10中，把介質(zhì)諧振器設(shè)置在輔助線的前面。根據(jù)這種結(jié)構(gòu)，模塊的尺寸可以大于如圖7所示的模塊尺寸，但是在輔助線的前面厚度更強勁的耦合，從而使在介質(zhì)諧振器和平面介質(zhì)線之間的耦合更加簡單。
根據(jù)本發(fā)明，由于通過線轉(zhuǎn)換導(dǎo)體圖案和隙縫線來連接平面介質(zhì)線和電子元件之間的空間，可以通過減小在平面介質(zhì)線的耦合部分中的信號損耗進(jìn)行集成，同時保持較低的損耗特性(這是平面介質(zhì)線的一個特征)。
根據(jù)本發(fā)明，當(dāng)把信號從兩根平面介質(zhì)線中的一根平面介質(zhì)線傳播到另一根平面介質(zhì)線時，在中點，由線轉(zhuǎn)換導(dǎo)體圖案和隙縫線把信號轉(zhuǎn)換成隙縫線模式，而且由電子元件進(jìn)行信號轉(zhuǎn)換，然后通過線轉(zhuǎn)換導(dǎo)體圖案使信號回到平面介質(zhì)線模式。因此，可以使運用電子元件的信號轉(zhuǎn)換具有小能量轉(zhuǎn)換損耗的結(jié)構(gòu)，同時運用平面介質(zhì)線傳播信號。
根據(jù)本發(fā)明，在線轉(zhuǎn)換導(dǎo)體圖案和電子元件之間可獲得阻抗匹配，而且減小了隙縫線和電子元件的連接部分損耗。
根據(jù)本發(fā)明，在線轉(zhuǎn)換導(dǎo)體圖案和平面介質(zhì)線與隙縫線之間可獲得阻抗匹配，從而抑制了不需要的反射并減小由線轉(zhuǎn)換所引起的傳輸損耗。
可以構(gòu)成本發(fā)明的許多不同實施例，而不偏離本發(fā)明的構(gòu)思和范圍。應(yīng)理解，本發(fā)明并不局限于在該說明書中所述的特定實施例。相反，本發(fā)明意于覆蓋包括在下面權(quán)利要求書中所述的本發(fā)明構(gòu)思和范圍內(nèi)的各種變更和等價布置。下面的權(quán)利要求書的范圍符合最廣義解釋，從而包含所有變更、等價結(jié)構(gòu)和功能。
權(quán)利要求
1.一種平面介質(zhì)集成電路，其特征在于，包括平面介質(zhì)線，從而通過把兩根導(dǎo)體設(shè)置在介質(zhì)板的第一個主表面上并隔開固定的距離來設(shè)置第一個隙縫，通過把兩根導(dǎo)體設(shè)置在所述介質(zhì)板的第二個主表面上并隔開固定的距離來設(shè)置與所述第一個隙縫相對的第二個隙縫，同時形成夾在所述介質(zhì)板的所述第一個隙縫和所述第二個隙縫之間的區(qū)域來作為平面波傳播區(qū)域；在所述介質(zhì)板的所述平面介質(zhì)線的所述端部形成的隙縫線；線轉(zhuǎn)換導(dǎo)體圖案，它與所述平面介質(zhì)線相連，并和所述隙縫線來進(jìn)行模式轉(zhuǎn)換；和跨所述隙縫線配置的電子元件。
2.如權(quán)利要求1所述的平面介質(zhì)集成電路，其特征在于，把所述線轉(zhuǎn)換導(dǎo)體圖案設(shè)置在所述隙縫線的兩端的位置上，而且把所述電子元件設(shè)置在所述隙縫線的所述中央部分附近。
3.如權(quán)利要求2所述的平面介質(zhì)集成電路，其特征在于，在所述隙縫線的所述中點處設(shè)有短截線，其中用所述短截線來獲得在所述線轉(zhuǎn)換導(dǎo)體圖案和所述電子元件之間的阻抗匹配。
4.如權(quán)利要求1所述的平面介質(zhì)集成電路，其特征在于，把阻抗匹配電路設(shè)在所述線轉(zhuǎn)換導(dǎo)體圖案和所述隙縫線之間。
全文摘要
設(shè)置一種平面介質(zhì)集成電路,從而在平面介質(zhì)線和電子元件之間的能量轉(zhuǎn)換損耗很小,而且可以容易地獲得它們之間的阻抗匹配。通過使兩個隙縫互相面對并把介質(zhì)板插在中間設(shè)置平面介質(zhì)線、在平面介質(zhì)線的端部設(shè)有隙縫線和線轉(zhuǎn)換導(dǎo)體圖案和用這種方法設(shè)置FET從而它延伸跨過隙縫線。
文檔編號H01P7/10GK1192594SQ98105300
公開日1998年9月9日 申請日期1998年2月27日 優(yōu)先權(quán)日1997年2月27日
發(fā)明者石川容平, 坂本孝一, 三下貞夫, 飯尾憲一 申請人:株式會社村田制作所