專利名稱：制造隱匿于半導體基底的水平溝槽電容器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路元件，特別是涉及一種具有水平延伸溝槽電容器(Trench Storage Capacitor)的動態(tài)隨機存取存儲單元的制造方法。
動態(tài)隨機存取存儲器是用以存儲存儲單元陣列上來自于電容器所存儲的電荷的數(shù)字信號。存儲單元是由一個存取晶體管(Access Transistor)與一個電容器組成。其中，存取晶體管通常為N通道(N-Channel)場效應晶體管(FieldEffect Transistor,FET)，并且以字線(Word Line)連接至周邊電路；而電容器則在基底上的每一個存儲單元區(qū)蝕刻出溝槽，以形成溝槽電容器，或者在存儲單元區(qū)的存取晶體管之上沉積一導電層，經(jīng)由構(gòu)圖，以形成堆疊電容器(Stacked Capacitor)，并且連接至場效應晶體管的源極/漏極之一。而位線(BitLine)則連接至場效應晶體管的另一個源極/漏極。為能裝載動態(tài)隨機存取存儲器的存儲單元陣列的所有的電容器，每一個電容器必須在某一個范圍之內(nèi)，而不能大于存儲單元區(qū)域的大小。
當整個動態(tài)隨機存取存儲器元件縮小，而存儲單元面積并沒有減少的情況下，制造具有更多存儲單元的動態(tài)隨機存取存儲器元件的困難度將逐漸增加。例如，在2000年后存儲單元的數(shù)目將擴展到109位元。況且，當存儲單元面積減小，亦將減少每一個存儲單元的電容器所能擁有的面積，而使得維持足夠的靜電容以提供所需的信噪比(Signal-to-Noise Ratio)更為困難。而且，為了使電容器中維持足夠的電荷，更新(Refresh)循環(huán)的時間亦將縮短，而使動態(tài)隨機存取存儲器的執(zhí)行效率降低。
在半導體工業(yè)上，一種克服上述問題的方法，是形成具有堆疊型電容器的動態(tài)隨機存取存儲器。此形式的電容器形成于傳送晶體管(Pass Transistor)之上，并向Z軸方向垂直延伸，而且當X-Y軸方向，即沿著基底表面的面積縮小時，其可由Z軸方向增加其面積?，F(xiàn)有的兩種堆疊型電容器的動態(tài)隨機存取存儲單元，如

圖1所示，其為電容器位于位線下方(Capacitor Under BitLine,CUB)的結(jié)構(gòu)；如圖2所示，其為電容器位于位線上方(Capacitor Over BitLine,COB)的結(jié)構(gòu)。
請參照圖1，繪示電容器位于位線下方結(jié)構(gòu)的動態(tài)隨機存取存儲單元的剖面圖。首先，提供一基底10，并在基底10上形成場氧化區(qū)12，以隔離存儲單元區(qū)。埸氧化區(qū)可采用局部區(qū)域氧化法(LOCOS)或采用淺溝渠隔離法(Shallow Trench Isolation)形成。其后，以熱氧化法在氧氣環(huán)境下，在元件的有源區(qū)上形成晶體管的柵極氧化層14，再沉積一多晶硅層或多晶硅化金屬(Polycide)層16，經(jīng)構(gòu)造圖案后，形成晶體管的柵極16。之后，進行離子植入，以形成晶體管的輕摻雜源極/漏極區(qū)17，并沉積一絕緣層18，經(jīng)各向異性回蝕刻，以形成間隙壁18，再進行第二次的離子植入，形成場效應晶體管的重摻雜源極/漏極區(qū)19，以完成晶體管。然后，沉積一內(nèi)層介電層(InterLevel Dielectric Layer,ILD)，即絕緣層20，之后再形成堆疊電容器。電容器的接觸窗2是蝕刻絕緣層20，使其暴露出各個晶體管的一源極/漏極區(qū)19(在圖1只敘述動態(tài)隨機存取存儲單元陣列的一個存儲單元)。下電容電極22可以采用各種方法形成，其在接觸窗2的22′處(正極接觸點)可與場效應晶體管的源極/漏極區(qū)19相連接。例如，沉積一摻雜多晶硅層22，經(jīng)構(gòu)圖后，以形成作為板電極(Block Capacitor)的下電極22。此外，尚包括其它層與工藝步驟，皇冠狀(Crown-Shaped)電容器，翼狀(Fin-Shaped)電容器以及其相似物的形成。在沉積一高介電常數(shù)的介電層24以及沉積、限定一上電極26之后，可完成一堆疊狀電容器。其后，沉積第二層絕緣層28(內(nèi)層介電層)以隔絕電容器。位線接觸窗4，是通過蝕刻絕緣層28，暴露出晶體管的第二個源極/漏極區(qū)19形成的。然后，沉積第一層金屬層，例如，以一含有鈦/氮化鈦阻擋層的銅鋁合金，并蝕刻之，以形成位線30，使30′處與第二個源極/漏極區(qū)19連接，完成動態(tài)隨機存取存儲單元陣列。此外，位線也可以為一多晶硅化金屬(金屬硅化物/多晶硅層)，例如，硅化鎢或硅化鈦。
由于高解析度的光刻技術(shù)需以淺的聚焦深度(Depth of Focus,DOF)獲得，因此需要平坦的表面以使不變形的光致抗蝕劑圖案曝光。而且，平坦表面也可以避免后續(xù)所形成的導電層，以各向異性等離子體蝕刻時，殘留在陡峭階梯處(Steep Step)。然而，由于元件的表面高低起伏不平，因此，需采用平坦化的技術(shù)，以提供一平坦的表面，形成可靠的次微米結(jié)構(gòu)，例如，位線。另一個問題是，位線接觸窗具有高的高寬比(Aspect Ratio)值，將造成高接觸阻抗，甚至導致開路(Electrical Open)現(xiàn)象。
請參照圖2，繪示另一種方法以制造具有堆疊電容器的動態(tài)隨機存取存儲單元的剖面圖。此動態(tài)隨機存取存儲單元陣列是電容器位于位線上方的結(jié)構(gòu)，其制造方法相似于電容器位于位線下方的結(jié)構(gòu)，因此，元件的標記相類似。電容器位于位線上方的結(jié)構(gòu)中，在絕緣層20中的位線接觸窗4，為位線30，其有一位線接觸點30′，在堆疊電容器形成之前形成。雖然位線接觸窗4具有較低的高寬比，但是由于位線30通常為導電性低而熔點又高的材料(例如，摻雜多晶硅與硅化金屬)所形成，因此，經(jīng)常需通過高溫工藝以完成堆疊電容器。然而，由于堆疊電容器的端點接觸窗需要高的高寬比值接觸窗開口，其蝕刻工藝困難。而且將電容器位于位線下方的(CUB)結(jié)構(gòu)應用于電容器位于位線上方(COB)的結(jié)構(gòu)時，也需要考慮其崎嶇不平的元件表面所造成的問題。
另一種堆疊電容器的制造方法是使位線與電容器均形成于硅表面上，其電容器位于位線上方結(jié)構(gòu)的動態(tài)隨機存取存儲單元的三維空間圖形請參照圖3。當動態(tài)隨機存取存儲單元的尺寸逐漸縮小，而位線與電容器之間又必須保持足夠的空間，使得在同一個硅基底的平面上同時架構(gòu)位線與電容器變得更加困難。圖3繪示兩個電容器位于位線上方的動態(tài)隨機存取存儲單元，其具有架構(gòu)于下電極22′之上的兩個相鄰皇冠狀電容器22與一位線30。而圖2中的絕緣層20與28并未示于此結(jié)構(gòu)中。圖3中，有源元件區(qū)1為淺溝渠隔離區(qū)12所環(huán)繞，而使動態(tài)隨機存取存儲器元件所能提供的存儲單元數(shù)目變得更少，因此，位線30與堆疊電容器接點22′之間的空間必須更為縮小。其結(jié)果將造成形成于同一個基底的位線與電容器的分隔距離不足，甚至造成短路的現(xiàn)象。有時候會設(shè)計不規(guī)則形狀的存儲單元結(jié)構(gòu)(螺旋狀存儲單元結(jié)構(gòu))，以增加位線與電容器的分隔距離，但是，其典型的結(jié)果是不規(guī)則形狀的場效應晶體管柵極設(shè)計，將使場效應晶體管通道長度的控制更加困難，并造成產(chǎn)率降低的現(xiàn)象。
一種采用溝渠電容器，以制造動態(tài)隨機存取存儲單元陣列的方法，其動態(tài)隨機存取存儲單元的剖面圖請參照圖4。其方法是將電容器形成于硅基底的溝槽中，以使基底表面上所留下的區(qū)域制作位線。因此可避免電容器位于位線下方結(jié)構(gòu)，或電容器位于位線上方結(jié)構(gòu)其動態(tài)隨機存取存儲器元件的分離問題。此方法也可使存儲單元的表面積縮小，以應用于未來高密度動態(tài)隨機存取存儲單元陣列。
請參照圖4，繪示具有傳統(tǒng)溝槽電容器的動態(tài)隨機存取存儲單元的剖面圖。首先，在硅基底10中形成淺溝槽隔離區(qū)12，以隔離有源元件區(qū)。并且在基底10中蝕刻出一直立式深溝槽，如溝槽5所示，并在溝槽5的硅表面上形成一高介電常數(shù)絕緣層32。其后，沉積一導電摻雜多晶硅層，并回蝕之，以在溝槽中形成電容器的正電極34，以架構(gòu)一電容器。再以傳統(tǒng)的方法，在緊鄰于溝槽電容器的元件區(qū)上形成第一柵極氧化層14，以架構(gòu)場效應晶體管(存取晶體管)。其后，沉積一多晶硅化金屬層，并對其構(gòu)圖，以形成一柵極16與字線(未示于圖中)。然后，形成輕摻雜源極/漏極區(qū)17、絕緣側(cè)壁間隙壁18以及重摻雜源極/漏極區(qū)19，以完成一場效應晶體管。接著，沉積一導電層，并對其構(gòu)圖，以形成正極帶(Strap)36，以使電容器多晶硅正電極34與源極/漏極區(qū)19之一形成良好的電連接。再沉積一絕緣層20，并蝕刻之，以形成一位線接觸窗4。最后，沉積一第二多晶硅化金屬層，并對其構(gòu)圖，以形成位線30，完成動態(tài)隨機存取存儲單元陣列。
然而，上述具有溝槽電容器的動態(tài)隨機存取存儲單元存在一些限制。例如，為獲得足夠的電容量，需以非常深的溝槽(例如，20～40的高寬比)，以架溝其電容器。而未來ULSI工藝的需求，動態(tài)隨機存取存儲器溝槽的高寬比預期將更高。而以傳統(tǒng)形成溝槽電容器的方法，其工藝的另一個缺點是溝槽無法使場效應晶體管以下的存儲單元區(qū)予以延伸，以增加其電容量。
J.M.Choi揭露于美國專利第5,418,177號的一種利用場效應晶體管以下區(qū)域的方法，是在基底形成一隱匿式電容器，再在所沉積的多晶硅層上形成一場效應晶體管。然而，其所形成的晶體管不如形成于單晶硅上的晶體管好。另一種由McElroy揭露于美國專利第4,896,293號的方法，其場效應晶體管形成于電容溝槽的側(cè)壁，而漏極則形成于基底的頂端表面上，以降低元件的尺寸。lshi揭露于美國專利第5,112,771號的方法,是蝕刻一深溝槽后，再各向同性蝕刻位于溝槽下方的硅基底，以增加其電容區(qū)。
另一種制造溝槽電容器的方法，是將場效應晶體管形成于溝槽上方，以節(jié)省元件空間，其方法揭露于Wolf雜志，第2期，第609頁以及第611頁所示圖8-24與圖8-25之中。其結(jié)構(gòu)是以雙重外延工藝(Double Epitaxy Process)在溝槽上形成自動對準外延硅(Self-Aligned Epitaxy Over Trench)。在形成完全與P型重摻雜的基底隔離的存儲電極(P型重摻雜多晶硅點電極)之后，選擇性外延，其往往自側(cè)面生長，而在隔離溝槽電容器的氧化硅上形成P型輕摻雜的單晶硅，但是在外延硅完全形成于溝槽上之前需停止外延生長，以形成一自動對準窗口。其后，蝕刻窗口內(nèi)的氧化硅，以暴露出溝槽中的P型重摻雜多晶硅，并生長第二P型輕摻雜外延硅層，以在窗口中形成金字塔狀的多晶硅，作為電容器的點接觸，以架構(gòu)P通道場效應晶體管存儲單元。然而，多重外延并不經(jīng)濟，且在256M位元或1G位元的動態(tài)隨機存取存儲器元件中，其窗口尺寸的控制將更加困難，而且在P型重摻雜基底的P型重摻雜存儲電極，也可通過高介電常數(shù)的介電層而造成漏電流的現(xiàn)象。
在半導體工業(yè)上急需更進一步改善制造動態(tài)隨機存取存儲單元的溝槽存儲電容器的方法，以使電容溝槽在提升其可靠性與經(jīng)濟效率的前提下，減小其深度(高寬比減小)后，仍可增加其電容量。
因此本發(fā)明的主要目的，就是在于提供一種動態(tài)隨機存取存儲單元陣列的結(jié)構(gòu)與制造方法，使其存儲單元具有增加電容量的隱匿式水平溝槽電容器。
本發(fā)明的另一目的是，通過制造隱匿式水平溝槽電容器，以增加動態(tài)隨機存取存儲器元件的存儲單元密度的方法，使動態(tài)隨機存取存儲單元陣列增加電容量，以應用于未來高密度(Gigabit)存儲元件。
本發(fā)明的另一目的是，使隱匿式水平溝槽電容器之上具有一外延硅層，以使場效應晶體管柵極與淺溝渠隔離區(qū)可以架構(gòu)在電容器之上，增加動態(tài)隨機存取存儲單元的密度。
為實現(xiàn)本發(fā)明的目的，提出一種具有隱匿式水平溝槽電容器的動態(tài)隨機存取存儲單元陣列的制造方法，此方法簡述如下提供一半導體基底，例如，具有P型導電摻雜(如硼)的單晶硅基底。在基底上沉積第一襯墊氧化層與第一氮化硅層，并以傳統(tǒng)的光刻技術(shù)與各向異性蝕刻法限定其圖形之后，接著在基底中形成電容溝槽，以在各個動態(tài)隨機存取存儲單元的基底上架構(gòu)出隱匿式水平溝槽電容器的正電極。此電容溝槽不僅可以由垂直于基底的Z軸方向予以延伸，也可以朝水平的方向(X-Y軸方向)加以擴展，形成倒置的洋菇狀結(jié)構(gòu)，以增加其電容量。接著，在電容溝槽的表面形成具有高介電常數(shù)的第一介電層，例如，氧化硅/氮化硅/氧化硅層。然后，沉積厚度足以填滿電容溝槽的毯覆式第一多晶硅層，并以化學機械研磨法研磨，使其暴露出硅基底的表面，以使留于溝槽內(nèi)的第一多晶硅層與硅基底表面形成一共平面。其后，在第一多晶硅層與硅基底的表面上形成具有高介電常數(shù)的第二介電層，經(jīng)構(gòu)圖之后，使覆蓋在第一多晶硅層的部分與延伸至第一介電層邊緣之上的部分，以及擴展至基底之上的部分留下。
然后，在硅基底上生長一外延硅層，此外延硅層是自硅基底生長，并且向第二介電層的上方延伸。同時，此非選擇性外延的結(jié)果，將使得非晶硅(alpha-Si)成長于第二介電層之上。外延硅層的側(cè)面生長結(jié)果，造成填入于溝槽的多晶硅其上方的非晶硅層其頂部表面積逐漸減小。此外延硅/非晶硅層延伸至溝槽之上，使場效應晶體管的柵極與淺溝渠隔離區(qū)可以形成在電容溝槽之上，因此可增加動態(tài)隨機存取存儲單元的密度。
其后，以第二襯墊氧化層與第二氮化硅層覆蓋于有源元件區(qū)，以形成場氧化隔離區(qū)，此場氧化隔離區(qū)是環(huán)繞于隱匿式水平溝槽電容器上方的有源區(qū)周圍形成，以隔離之。雖然傳統(tǒng)局部區(qū)域氧化(LOCOS)法可以用于場氧化隔離區(qū)的形成，但在此則以淺溝渠隔離(Shallow Trench Isolation)的方式形成。然后，以光致抗蝕劑掩模與各向異性等離子體蝕刻，蝕刻第二氮化硅層與第二襯墊氧化層并穿透外延硅/非晶硅層至第二介電層，以形成一接觸窗。在光致抗蝕劑掩模剝除之后，在接觸窗的外延硅/非晶硅層側(cè)壁上形成一絕緣襯墊。然后，以各向異性等離子體蝕刻去除接觸窗之中的第二介電層，以暴露出水平溝槽電容器的第一多晶硅層。再沉積第二摻雜多晶硅層，以填滿接觸窗。之后，以氧化硅層保護有源元件區(qū)，回蝕第二多晶硅層或以化學機械研磨法(Chemically/Mechanically Polishing,CMP)研磨第二多晶硅層，以形成正極接觸點。至此，已完成隱匿式水平溝槽電容器。
接著，移除第二氮化硅層與第二襯墊氧化層，并在元件區(qū)形成一場效應晶體管的柵極，以架構(gòu)動態(tài)隨機存取存儲單元陣列。沉積第一多晶硅化金屬層，并對其構(gòu)圖，以在水平溝槽電容器的上方，緊鄰正極接觸窗的元件區(qū)處，形成一場效應晶體管的柵極，以縮小動態(tài)隨機存取存儲單元的尺寸。在限定多晶硅化金屬層的同時，在淺溝渠隔離區(qū)上形成字線。其后，緊鄰柵極，以離子植入法，形成輕摻雜源極/漏極區(qū)。再沉積絕緣層，并蝕刻，以形成場效應晶體管柵極側(cè)壁的間隙壁。然后，緊鄰間隙壁，以離子植入法，形成重摻雜源極/漏極區(qū)，以架構(gòu)動態(tài)隨機存取存儲單元陣列的場效應存取晶體管。其中，各個場效應晶體管的一源極/漏極區(qū)延伸至水平溝槽電容器的一個正極接觸點的上方。其后，沉積一導電層，并對其構(gòu)圖，以在襯墊層的上方形成一接點帶(Node Strap)，使源極/漏極區(qū)與正電極接觸點形成電連接。然后，沉積一層多晶硅/金屬介電(Polysilicon/Metal Dielectric,PMD)層，以隔離場效應晶體管的柵極與源極/漏極區(qū)。接著，蝕刻多晶硅/金屬介電層，暴露出各個場效應晶體管的第二源極/漏極區(qū)，以形成一位線接觸窗。之后，沉積第二多晶硅化金屬層，并對其構(gòu)圖，以形成位線，完成動態(tài)隨機存取存儲單元陣列。
為使本發(fā)明的上述目的、特征、和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖作詳細說明。附圖中圖1繪示現(xiàn)有的一種電容器位于位線下方結(jié)構(gòu)的動態(tài)隨機存取存儲單元的剖面圖，其中堆疊電容器與位線均形成于硅基底表面上；圖2繪示現(xiàn)有的一種電容器位于位線上方結(jié)構(gòu)的動態(tài)隨機存取存儲單元的剖面圖，其中堆疊電容器與位線均形成于硅基底表面上；圖3繪示現(xiàn)有的一種堆疊電容器位于位線上方結(jié)構(gòu)的動態(tài)隨機存取存儲單元的三維空間圖形，其描述位線與電容器形成于相同的元件區(qū)上的問題；圖4繪示現(xiàn)有的一種動態(tài)隨機存取存儲單元剖面圖，其描述在元件比例縮小后，一傳統(tǒng)溝槽電容器需制作一深溝槽以增加其電容量；以及圖5至圖12繪示根據(jù)本發(fā)明一優(yōu)選實施例，形成具有一隱匿式水平溝槽電容器的動態(tài)隨機存取陣列的剖面圖。
一種具有隱匿式水平電容器的高密度動態(tài)隨機存取存儲器陣列，是以單一外延硅層延伸至隱匿式電容器上，以形成之，其動態(tài)隨機存取存儲單元的結(jié)構(gòu)與方法詳述如下。動態(tài)隨機存取存儲單元是以N型通道場效應晶體管作為各個存儲單元的存取晶體管，其形成于隱匿式水平電容器上的P型輕摻雜外延硅層之上。當元件區(qū)縮小時，此設(shè)計可使本發(fā)明利用元件區(qū)以下的空間，以制作具有增加電容量的隱匿式電容器。本領(lǐng)域的技術(shù)人員應當了解本實施例所敘述之外，還可以增加工藝步驟，并且其他形式的元件也可以覆于動態(tài)隨機存取存儲器晶片上。例如，在基底的P型摻雜外延硅中形成N型摻雜的井區(qū)，或在互補式金屬氧化物半導體電路中形成P通道場效應晶體管，諸如此類均可用于動態(tài)隨機存取存儲器晶片上的周邊電路。
請參照圖5至圖11，詳細描述一種形成新型隱匿式水平溝槽電容器以形成動態(tài)隨機存取存儲單元的制造流程圖。圖12則描述以此隱匿式電容器所形成的動態(tài)隨機存取存儲單元的剖面圖。請參照圖5，繪示制造一動態(tài)隨機存取存儲單元的電容器的初始流程剖面圖。其方法是提供一半導體基底40，以形成隱匿式水平溝槽電容器。優(yōu)選的基底40為具有P型重摻雜(例如，硼)的單晶硅基底。而形成于基底40上，由氧化硅所組成的第一襯墊氧化層42，其制造方法為例如熱氧化法，優(yōu)選的厚度約為20埃至300埃之間。其后，在第一襯墊氧化層上沉積第一氮化硅層44，優(yōu)選的厚度約為50埃至1000埃之間。例如以二氯硅烷(SiCl2H2)與氨氣為反應氣體，藉由低壓化學氣相沉積法(LPCVD)形成。
光致抗蝕劑掩模46與各向異性等離子體蝕刻，是用以在后續(xù)工藝所形成的元件區(qū)上蝕刻，以形成電容溝槽，以架構(gòu)隱匿式水平溝槽電容器。第一氮化硅層44與第一襯墊氧化層42可在高密度等離子體蝕刻機(High-DensityPlasma Etcher)中進行各向異性等離子體蝕刻，或在氣體源含有氟的離子反應蝕刻器(Reactive Ion Etcher)中，例如，四氟化碳，進行等離子體蝕刻。持續(xù)蝕刻，以在P型重摻雜的基底40中形成電容溝槽7，此溝槽7在后續(xù)工藝中將形成電容正電極。優(yōu)選的溝槽7是以各向異性等離子體蝕刻與含有氯的混合氣體蝕刻形成的。此溝槽7不僅可以由垂直的方向(Z軸方向)予以延伸，也可由水平的方向(X-Y軸方向)加以擴展，以形成一倒置的蘑菇狀結(jié)構(gòu)，使元件區(qū)以下的空間可以加以利用，以增加電容量。此外，電容量也可藉由增加溝槽的深度增加。例如，所蝕刻的溝槽7，其深度至少約為0.2微米。
請參照圖6，剝除光致抗蝕劑46，并在硅基底中的溝槽7表面上形成第一介電層(高介電常數(shù))48，例如，氧化硅層/氮化硅層/氧化硅層(ONO)所形成的介電層。一種形成氧化硅層/氮化硅層/氧化硅層的方法是熱氧化溝槽7的表面之后，沉積一氮化硅層，再通入氧氣進行熱回火，以使部分氮化硅層反應為氧化硅而形成。優(yōu)選的氧化硅層/氮化硅層/氧化硅層48的厚度約為20埃至100埃之間。或選擇其他高介電常數(shù)的介電層48，例如，五氧化二鉭或其他類似的介電層。
然后，請參照圖7，沉積一毯覆式第一多晶硅層50，其厚度至少需大于溝槽7的深度，以填滿溝槽7。例如，以硅烷為反應氣體，通過低壓化學氣相沉積法形成多晶硅層50。而多晶硅層50的N型重摻雜是在沉積多晶硅的同時摻雜磷形成的，例如，三氫化磷。其優(yōu)選的摻雜濃度約為1×1019atom/cm3至1×1021atom/cm3之間。
接著，請參照圖8，以化學機械研磨法研磨第一多晶硅層50，使其暴露出硅基底40的表面，留下在溝槽7之內(nèi)的第一多晶硅層50，以使第一多晶硅層50與硅基底40的表面形成一共平面。研磨的方法就如同一般在半導體工業(yè)上常用的方法一樣，是以已商業(yè)化可用于研磨的設(shè)備與研漿進行。
然后，在硅基底40上與第一多晶硅層50上形成第二(高介電常數(shù))介電層52。例如，上述第一介電層48的氧化硅/氮化硅/氧化硅層。其中，用以形成第二氧化硅/氮化硅/氧化硅層的熱氧化工藝也可以去除化學機械研磨后所造成的研磨損害。第二介電層52經(jīng)構(gòu)圖后，使其覆蓋于第一多晶硅層50的部分，與延伸至第一介電層48邊緣之上的部分，以及基底40之上的部分留下。介電層52的構(gòu)圖，可以利用一光致抗蝕劑掩模與氫氟酸的稀釋溶液中進行一濕式蝕刻，以去除其氧化硅層，以及在熱磷酸溶液中進行蝕刻，以去除其氮化硅層。
其后，請參照圖9，在硅基底40上生成一非選擇性外延硅層(Non-Selective Epitaxial Silicon Layer)54，并同時在溝槽上方的第二介電層52上生長一非晶硅層54′。外延硅層54的生長延伸至第二介電層52之上，而非選擇性外延的結(jié)果，使得非晶硅層54′生長在第二介電層52之上，并且造成在多晶硅所填入的溝槽之上的非晶硅層54′其頂部面積逐漸減小，如圖9中虛線53所示的圖形。外延硅/非晶硅層54(包括非晶硅層54′)可以用商業(yè)化的外延反應器形成，其厚度約為200埃至5000埃之間。外延硅/非晶硅層54的摻雜是同時以乙硼烷(B2H6)以形成P型輕摻雜外延硅層，其硼摻雜的濃度為1×1015atom/cm3(原子/厘米3)至1×1018atom/cm3。此外延硅層54延伸至多晶硅所填入的電容溝槽上方，以使動態(tài)隨機存取存儲器的場效應晶體管的柵極，以及淺溝渠隔離區(qū)可以形成于電容溝槽之上，因此藉由電容量的增加，以增加動態(tài)隨機存取存儲單元的密度。
接著，請參照圖10，以沉積第一襯墊氧化層與第一氮化硅層的方法在外延硅/非晶硅層54上沉積第二層襯墊氧化層56與第二層氮化硅層58，并經(jīng)由一光致抗蝕劑掩模(未圖示)與等離子體蝕刻，留下欲形成元件有源區(qū)的部分。場氧化隔離區(qū)60環(huán)繞于隱匿式水平溝槽電容器上方的有源區(qū)周圍，以形成隔離。此場氧化隔離區(qū)60可以用傳統(tǒng)局部區(qū)域氧化法形成，但優(yōu)選是以淺溝渠隔離法，以形成高密度動態(tài)隨機存取存儲器元件。一般工業(yè)上所使用的一種方法是蝕刻出一溝槽之后，經(jīng)由熱氧化與化學氣相法沉積氧化硅層60，再進行化學機械研磨，使氧化硅層60回蝕至氮化硅層表面，以使其與元件區(qū)形成一共平面。以淺溝渠隔離法所形成的溝渠，其優(yōu)選的深度約為0.1微米至1.0微米之間。
其后，以傳統(tǒng)的光刻技術(shù)，通過一光致抗蝕劑掩模62與各向異性等離子體蝕刻工藝，蝕刻第二氮化硅層58與非晶硅層54′至正電極50之上的第二介電層52，以形成一端點接觸窗9。優(yōu)選端點接觸窗9是以反應離子蝕刻，或以高密度等離子體蝕刻的方式形成。其中，氮化硅層58與氧化硅層56可以用含氟物，例如，二氟二氯化碳(CCl2F2)、三氟甲烷(CHF3)、四氟化碳/氫氣、1,1-二氟乙烷(CH3CHF2)以及其他相似物為蝕刻氣體進行蝕刻；而非晶硅54′則可以用氯氣或其他含氯或溴的氣體，例如，二氯化硼/四氯化碳(BCl2/CCl4)、三氯化硼/四氟化碳以及其他相似物為蝕刻氣體進行蝕刻。
然后，請參照圖11，在剝除光致抗蝕劑掩模62之后，去除第二氮化硅層58之前，以熱氧化法在端點接觸窗9的側(cè)壁上形成襯墊氧化層(LinerOxide)64，而元件區(qū)上的第二氮化硅層58與第二介電層之上的氮化硅層58則可防止氧化反應的發(fā)生。優(yōu)選的襯墊層64是一高介電常數(shù)的介電層，例如，氧化物/氮化物/氧化物層，沉積的優(yōu)選厚度約為20埃至100埃之間?；蜻x擇五氧化二鉭(Ta2O5)作為此襯墊層64。其后，以各向異性等離子體蝕刻，以選擇性去除端點接觸窗9中的高介電常數(shù)介電層64與52。
接著，以低壓化學氣相沉積法沉積第二多晶硅層66，并研磨，以使接觸窗9形成與隱匿式水平溝槽電容器相接觸的正極接觸點66。氮化硅層58與場氧化隔離區(qū)60可以在研磨或回蝕期間保護硅基底。優(yōu)選的第二多晶硅層66，其厚度大于接觸窗9寬度的一半，以完全填滿介電層窗，并同時摻雜磷，例如，在以低壓化學氣相沉積法沉積多晶硅期間通入三磷化氫，使其摻雜濃度約為1×1019atom/cm3至1×1022atom/cm3之間。
然后，請參照圖12，形成傳送晶體管與位線，以完成動態(tài)隨機存取存儲單元陣列。本發(fā)明的關(guān)鍵圖形在于各個存儲單元的場效應晶體管可形成于溝槽電容器上方的外延硅層54之上，因此，元件的尺寸不但縮小，也可增加電容量。
其后的工藝是移去圖11所示元件的第二氮化硅層58以及第二襯墊氧化層56。氮化硅層58的移除可以用熱磷酸蝕刻，而襯墊氧化層56則可以用氫氟酸溶液予以去除。然后，在元件區(qū)上形成場效應晶體管柵極氧化層14，例如在干的氧氣環(huán)境下，以熱氧化法形成，優(yōu)選的厚度約為20埃至100埃之間。場效應晶體管柵極16與字線16′，則是在柵極氧化層14上沉積一多晶硅層與硅化鎢層，形成第一多晶硅化金屬層16，然后再限定其圖形以形成之。第一多晶硅化金屬層16的形成方式，例如，以低壓化學氣相沉積法沉積一厚度約為500埃至350埃的N型重摻雜多晶硅層。典型的多晶硅是以濃度約為1×1019atom/cm3至1×1021atom/cm3之間的砷或磷，進行離子植入，以進行摻雜。硅化鎢層是以六氟化鎢與硅烷為反應氣體，進行低壓化學氣相沉積形成的。
之后，以傳統(tǒng)光刻與各向異性等離子體蝕刻，限定多晶硅化金屬層，以同時形成場效應晶體管的柵極16與淺溝渠隔離區(qū)60之上的字線16′。以本發(fā)明的方法，柵極16可延伸至隱匿式水平溝槽電容器8之上，以進一步縮小動態(tài)隨機存取存儲單元的尺寸。此外，柵極氧化層16也可以緊鄰于正極接觸點66形成。輕摻雜源極/漏極區(qū)17緊鄰柵極16，進行離子植入以形成之。一般動態(tài)隨機存取存儲單元所采用的N型通道場效應晶體管，其輕摻雜源極/漏極區(qū)17的形成是以植入能量約為15KeV至40KeV之間，植入劑量約為1×1013atom/cm3至1×1015atom/cm3之間的砷(As75)或磷(P31)。然后，沉積一絕緣層，例如，氧化硅層，并回蝕刻，以形成場效應晶體管柵極16與字線16′的側(cè)壁間隙壁18。其后，緊鄰間隙壁18，植入砷，以形成重摻雜源極/漏極區(qū)19。優(yōu)選的源極/漏極區(qū)19是采用離子植入法以完成劑量約為1×1019atom/cm3至1×1021atom/cm3之間的摻雜。場效應晶體管的源極/漏極區(qū)19之一延伸至隱匿式水平溝槽電容器8的正極接觸點66的上方。之后，在絕緣襯墊64上沉積一導電層，并限定其圖形，以形成一正極帶68，使源極/漏極區(qū)19與正極接觸點66形成良好的電連接。例如，沉積一厚度約為50埃至1000埃的鈦、氮化鈦、硅化鎢或其他金屬硅化物，然后以等離子體蝕刻或濕式蝕刻進行圖形的限定，以形成正極帶68。
然后，在元件上沉積一多晶硅/金屬介電(PMD)層70，以隔絕場效應晶體管的柵極16與源極/漏極區(qū)19。優(yōu)選的多晶硅/金屬介電層70是以化學氣相沉積法沉積一厚度約為1000埃至5000埃的氧化硅層。多晶硅/金屬介電層70還可進一步平坦化，以使其表面上可形成不變形的光致抗蝕劑圖形，以進一步改善下一層位線的構(gòu)圖，而使位線之間不留下殘余物。接著，蝕刻多晶硅/金屬介電層70至暴露出各個場效應晶體管的第二個源極/漏極區(qū)19，以形成位線接觸窗4。然后，沉積第二多晶硅化金屬層30，并對其構(gòu)圖，以形成位線，完成動態(tài)隨機存取存儲單元陣列。例如，多晶硅化金屬層30可由沉積一厚度約為250埃至2000埃的N型重摻雜多晶硅層與厚度約為200埃至2000埃的硅化鎢層所組成。其中，多晶硅層可以用硅烷為反應氣體，進行低壓化學氣相沉積，并以濃度約為1×1019atom/cm3至1×1021atom/cm3之間的磷或砷進行摻雜；而硅化鎢層則可以用六氟化鎢與硅烷為反應氣體，進行低壓化學氣相沉積形成。最好，以各向異性等離子體蝕刻限定多晶硅化金屬層30，以形成位線。
以上所述的動態(tài)隨機存取存儲單元結(jié)構(gòu)，其優(yōu)點是使形成于基底中的電容器可以由其水平方向予以延伸，以增加其電容量，而不需以傳統(tǒng)方法，蝕刻具有高寬比的溝槽，以達到增加電容量的目的。為了進一步增加電容量，傳統(tǒng)的垂直深溝槽，其高寬比(Aspect Ratio)達20～40，或更高，而未來ULSI的動態(tài)隨機存取存儲器元件，其高寬比預期將增加的更多。由于電容器的垂直深溝槽加深，致使蝕刻與再填入的工藝更加困難。而本發(fā)明的結(jié)構(gòu)可以在基底表面所空出來的空間制作位線，因此，可以縮小存儲單元的尺寸。而且此新的動態(tài)隨機存取存儲器結(jié)構(gòu)的優(yōu)點更優(yōu)于堆疊電容器，其原因在于堆疊電容器的電容電極與位線均形成于基底表面，而使其元件的構(gòu)形更加崎嶇不平。
雖然已結(jié)合一優(yōu)選實施例揭露了本發(fā)明，但是其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動與潤飾，因此本發(fā)明的保護范圍應當由后附的權(quán)利要求來限定。
權(quán)利要求
1．一種制造隱匿于半導體基底的水平溝槽電容器的方法，該方法包括下列步驟在該基底中蝕刻出多個溝槽，以形成該水平溝槽電容器；在該基底的這些溝槽形成一第一介電層；在這些溝槽中填入一第一多晶硅層，以使該第一多晶硅層與該基底表面共平面；在該基底與該第一多晶硅層上形成一第二介電層；限定該第二介電層，留下該第一多晶硅層上的該第二介電層；在該硅基底上生長一外延硅層，使其側(cè)面延伸至該第一多晶硅層上的該第二介電層之上，且在同時使一非晶硅層生長于該第二介電層上，該非晶硅層的頂端的表面積隨著該外延硅生長的厚度增加而減小，以形成一外延硅/非晶硅層；穿過該外延硅/非晶硅層以及該第二介電層至該溝槽上的該第一多晶硅層，以蝕刻出多個端點接觸窗；在這些端點接觸窗的該外延硅/非晶硅層側(cè)壁上形成一絕緣襯墊；以及在這些端點接觸窗填入一第二多晶硅層，以形成一正極接觸點，完成該隱匿式水平溝槽電容器的一陣列。
2．如權(quán)利要求1所述的方法，其中該基底為一P型重摻雜的單晶硅，所摻雜的濃度約為1×1016atom/cm3至1×1018atom/cm3之間。
3．如權(quán)利要求1所述的方法，其中所蝕刻的該溝槽的深度約為0.2微米至2.0微米之間。
4．如權(quán)利要求1所述的方法，其中該第一介電層與第二介電層包括氧化硅/氮化硅/氧化硅層。
5．如權(quán)利要求1所述的方法，其中該第一多晶硅層與第二多晶硅層是以濃度約為1×1019atom/cm3至1×1021atom/cm3之間的N型雜質(zhì)形成的重摻雜。
6．如權(quán)利要求1所述的方法，其中該外延硅層是以濃度約為1×1015atom/cm3至1×1018atom/cm3之間P型雜質(zhì)形成輕摻雜。
7．如權(quán)利要求1所述的方法，其中該絕緣襯墊為氧化硅/氮化硅/氧化硅。
8．一種在一半導體基底內(nèi)形成多個隱匿式水平溝槽電容器以形成一動態(tài)隨機存取存儲單元陣列的制造方法，該方法包括下列步驟在該硅基底上形成一第一襯墊氧化層；在該第一襯墊氧化層上形成一第一氮化硅層；限定該第一氮化硅層，并在該基底中蝕刻出多個溝槽，其中這些隱匿式水平溝槽電容器將分別形成于這些動態(tài)隨機存取存儲單元之中；在該基底的這些溝槽上形成一第一介電層；沉積足夠厚度的一毯覆式第一多晶硅層，以填滿這些溝槽；以化學機械研磨法研磨該第一多晶硅層，當所留下的該第一多晶硅層與該基底形成一共平面時暴露出該基底的表面；在該基底上與該第一多晶硅層上形成一第二介電層；限定該第二介電層，留下覆蓋于該第一多晶硅層上的部分；在該硅基底上生長一外延硅層，使其側(cè)面延伸至該第一多晶硅層上的該第二介電層之上，且在同時使一非晶硅層生長于該第二介電層上，該非晶硅層的頂端的表面積隨著該外延硅生長的厚度增加而減小，以形成一外延硅/非晶硅層；以一第二襯墊氧化層以及一第二氮化硅層覆蓋于該有源元件區(qū)之上，形成場氧化隔離區(qū)，以使其環(huán)繞于該隱匿式水平溝槽電容器的周圍，并使該隱匿式水平溝槽電容器之上的元件有源區(qū)隔離；穿過該第二氮化硅層、該外延硅/非晶硅層以及該第二介電層至該隱匿式水平溝槽電容器上的該第一多晶硅層蝕刻出多個端點接觸窗；在這些端點接觸窗的該外延硅/非晶硅層側(cè)壁上形成一絕緣襯墊；沉積一第二多晶硅層，并回蝕刻，以使該第二多晶硅層填滿這些端點接觸窗，形成一正極接觸點；以及去除該第二氮化硅層與該第二襯墊氧化層，以完成一隱匿式水平溝槽電容器的一陣列。
9．如權(quán)利要求8所述的方法，其中該基底為一P型重摻雜的單晶硅，所摻雜的濃度約為1×1016atom/cm3至1×1018atom/cm3之間。
10．如權(quán)利要求8所述的方法，其中所蝕刻的該溝槽的深度約為0.2微米至2.0微米之間。
11．如權(quán)利要求8所述的方法，其中該第一介電層與第二介電層包括氧化硅/氮化硅/氧化硅層。
12．如權(quán)利要求8所述的方法，其中所沉積的該氧化硅/氮化硅/氧化硅的厚度約為20埃至100埃之間。
13．如權(quán)利要求8所述的方法，其中該第一介電層與第二介電層包括一五氧化二鉭層。
14．如權(quán)利要求8所述的方法，其中該第一多晶硅層與第二多晶硅層是以濃度約為1×1019atom/cm3至1×1021atom/cm3之間的導電性N型雜質(zhì)形成重摻雜。
15．如權(quán)利要求8所述的方法，其中該外延硅層是以濃度約為1×1015atom/cm3至1×1018atom/cm3之間P型雜質(zhì)形成輕摻雜。
16．如權(quán)利要求8所述的方法，其中該外延硅/非晶硅層的厚度約為200埃至5000埃之間。
17．如權(quán)利要求8所述的方法，其中該絕緣襯墊為氧化硅/氮化硅/氧化硅，且其厚度約為20埃至200埃之間。
18．如權(quán)利要求8所述的方法，其中該絕緣襯墊為五氧化二鉭，其厚度約為20埃至100埃之間。
19．如權(quán)利要求8所述的方法，其中該場氧化隔離區(qū)是以局部區(qū)域氧化法使該外延硅層熱氧化形成的。
20．如權(quán)利要求8所述的方法，其中該場氧化隔離區(qū)是以淺溝渠隔離法形成，該方法包括a．以一光致抗蝕劑蝕刻光掩模對該第二氮化硅層構(gòu)圖，以在該外延硅/非晶硅層蝕刻出多個淺隔離溝渠；b．去除該光致抗蝕劑掩模；c．在這些溝渠選擇性生長一熱氧化層；以及d．以化學氣相沉積法沉積二氧化硅層，并以化學機械研磨法，將該氧化硅研磨至暴露出該氮化硅層，以形成該淺溝渠隔離區(qū)。
21．一種制造動態(tài)隨機存取存儲單元陣列的方法，該存儲單元陣列具有多個形成于半導體基底上的隱匿式水平溝槽電容器，該方法包括在該硅基底上形成一第一襯墊氧化層；在該第一襯墊氧化層上沉積一第一氮化硅層；限定該第一氮化硅層，并在該基底中蝕刻出多個溝槽，其中這些隱匿式水平溝槽電容器將分別形成于這些動態(tài)隨機存取存儲單元之中；在該基底的這些溝槽上形成一第一介電層；沉積足夠厚度的一毯覆式第一多晶硅層，以填滿這些溝槽；以化學機械研磨法研磨該第一多晶硅層，當所留下的該第一多晶硅層與該基底形成一共平面時，暴露出該基底的表面；在該基底上與這些溝槽上的該第一多晶硅層上形成一第二介電層；限定該第二介電層，留下覆蓋于該第一多晶硅層上的部分；在該硅基底上成長一外延硅層，使其側(cè)面延伸至該第一多晶硅層上的該第二介電層的上方，且在同時使一非晶硅層生長于該第二介電層上，該非晶硅層的頂端的表面積隨著該外延硅生長的厚度增加而減小，以形成一外延硅/非晶硅層；以一第二襯墊氧化層以及一第二氮化硅層覆蓋于該有源元件區(qū)之上，形成場氧化隔離區(qū)，以使其環(huán)繞于該隱匿式水平溝槽電容器的周圍，并使該隱匿式水平溝槽電容器之上的元件有源區(qū)隔離；穿過該第二氮化硅層、該外延硅/非晶硅層以及該第二介電層至該隱匿式水平溝槽電容器上的該第一多晶硅層蝕刻出多個端點接觸窗；在這些接觸窗的該外延硅/非晶硅層側(cè)壁上形成一絕緣襯墊；沉積一第二多晶硅層，并回蝕刻，以使該第二多晶硅層填滿這些接觸窗，形成一正極接觸點；去除該第二氮化硅層與該第二襯墊氧化層，以完成這些隱匿式水平溝槽電容器的一陣列，并進一步在該元件區(qū)上形成一柵極氧化層，以形成這些存儲單元陣列；沉積并限定一第一多晶硅化金屬層，以在延伸至該隱匿式水平溝槽電容器上方的該元件區(qū)上，形成多個場效應晶體管的柵極；緊鄰這些柵極形成輕摻雜源極/漏極區(qū)；沉積并回蝕刻一絕緣層，以形成多個這些柵極的間隙壁；緊鄰這些間隙壁形成重摻雜源極/漏極區(qū)，以形成這些動態(tài)隨機存取存儲單元陣列的多個存取場效應晶體管，其中這些晶體管的一源極/漏極區(qū)與這些隱匿式水平溝槽電容器的這些正極接觸點相接觸；在該絕緣襯墊上形成一端點帶，以形成該源極/漏極區(qū)與該接觸端點之間的電連接；在這些柵極上以及這些源極/漏極區(qū)上沉積一多晶硅/金屬介電層；蝕刻該多晶硅/金屬介電層，在這些晶體管的第二源極/漏極區(qū)形成一位線接觸窗；以及以一已限定的第二多晶硅化金屬層延伸覆蓋這些位線接觸窗，以形成多個位線，完成這些動態(tài)隨機存取存儲單元。
22．如權(quán)利要求21所述的方法，其中該基底為一P型重摻雜的單晶硅，所摻雜的濃度約為1×1016atom/cm3至1×1018atom/cm3之間。
23．如權(quán)利要求21所述的方法，其中所蝕刻的該溝槽的深度約為0.2微米至2.0微米之間。
24．如權(quán)利要求21所述的方法，其中該第一介電層與第二介電層是由氧化硅/氮化硅/氧化硅組成，所沉積的厚度約為20埃至100埃之間。
25．如權(quán)利要求21所述的方法，其中該第一多晶硅層與第二多晶硅層是以濃度約為1×1019atom/cm3至1×1021atom/cm3之間的N型雜質(zhì)形成重摻雜。
26．如權(quán)利要求21所述的方法，其中該外延硅層是以摻雜劑量約為1×1015atom/cm3至1×1018atom/cm3之間的乙硼烷形成P型輕摻雜。
27．如權(quán)利要求21所述的方法，其中該外延硅/非晶硅層的厚度約為200埃至5000埃之間。
28．如權(quán)利要求21所述的方法，其中該絕緣襯墊為氧化硅/氮化硅/氧化硅，且其厚度約為20埃至200埃之間。
29．如權(quán)利要求21所述的方法，其中該場氧化隔離區(qū)是以局部區(qū)域氧化法使該外延硅層熱氧化形成的。
30．如權(quán)利要求21所述的方法，其中該正極帶的材料是由一族群所組成，該族群包括鈦、鈦/氮化物、硅化鎢、硅化鈦，且所沉積的厚度約為50埃至1000埃之間。
31．一種隱匿式水平溝槽電容器的結(jié)構(gòu)，該結(jié)構(gòu)包括一基底，該基底中具有被蝕刻出的一電容溝槽；一第一介電層，在該電容溝槽表面，且該電容溝槽以一第一多晶硅層填充；一已限定圖形的第二介電層，其覆蓋于該電容溝槽的第一多晶硅層上，且該第二介電層延伸覆蓋至該電容溝槽周圍的該第一介電層上；一外延硅層，在該基底上向側(cè)面延伸至該已限定圖形的第二介電層上；該外延硅層有一垂直接觸窗向下延伸至該電容溝槽的該第一多晶硅層，且在該接觸窗的側(cè)壁有一絕緣襯墊；以及一第二多晶硅層，在該接觸窗之內(nèi)，以接觸至該電容溝槽中的該第一多晶硅層，以完成一隱匿式水平溝槽電容器。
32．如權(quán)利要求31所述的結(jié)構(gòu)，其中該隱匿式水平溝槽電容器上有一形成于其上的場效應晶體管，且該場效應晶體管有一第一源極/漏極區(qū)與該接觸點相接觸；一位線與該場效應晶體管的一第二源極/漏極相接觸，以形成一存儲單元。
33．如權(quán)利要求31所述的結(jié)構(gòu)，其中場效應晶體管為一金屬氧化物半導體場效應晶體管，包括一柵極、一柵極氧化層、一輕摻雜漏極以及多個源極/漏極區(qū)。
34．如權(quán)利要求31所述的結(jié)構(gòu)，其中該基底為一單晶硅，且以磷形成N型重摻雜。
35．如權(quán)利要求31所述的結(jié)構(gòu)，其中該第一多晶硅層與第二多晶硅層是以磷形成N型重摻雜。
36．如權(quán)利要求31所述的結(jié)構(gòu)，其中該外延層是以摻雜劑量約為1×1015atom/cm3至1×1018atom/cm3之間的硼形成P型輕摻雜。
37．如權(quán)利要求31所述的結(jié)構(gòu)，其中該外延層的厚度約為200埃至5000埃之間。
38．如權(quán)利要求31所述的結(jié)構(gòu)，其中該電容器溝槽的深度至少約為0.2微米。
39．一種具有隱匿式水平溝槽電容器的動態(tài)隨機存取存儲器的結(jié)構(gòu)，該結(jié)構(gòu)包括一基底，該基底中具有被蝕刻出的一電容溝槽；一第一介電層，在該電容溝槽表面，且該電容溝槽以一第一多晶硅層填充；一已限定圖形的第二介電層，覆蓋于該電容溝槽的第一多晶硅層上，且該第二介電層延伸覆蓋至該電容溝槽上方的該第一介電層上；一外延硅層，在該基底上，并向側(cè)面延伸至該已限定圖形的第二介電層上；該外延硅層有一垂直接觸窗向下延伸至該電容溝槽的該第一多晶硅層，且有一絕緣襯墊在該接觸窗的側(cè)壁；一第二多晶硅層，在該接觸窗之內(nèi)，接觸至該電容溝槽的該第一多晶硅層，以構(gòu)成一隱匿式水平溝槽電容器，且有一場效應晶體管在該隱匿式水平溝槽電容器上所覆蓋的該外延層，該場效應晶體管的一第一源極/漏極區(qū)與該正極接觸點相接觸；以及一位線，與該場效應晶體管的一第二源極/漏極相接觸，以構(gòu)成一動態(tài)隨機存取存儲單元。
全文摘要
一種制造隱匿于半導體基底的水平溝槽電容器的方法，包括下列步驟蝕刻多個溝槽；在溝槽形成第一介電層；在溝槽中填入第一多晶硅層；在基底與第一多晶硅層上形成第二介電層；限定該第二介電層；生長一外延硅層和非晶硅層，形成一外延硅/非晶硅層；蝕刻出多個端點接觸窗；在這些端點接觸窗的該外延硅/非晶硅層側(cè)壁上形成一絕緣襯墊；以及在這些端點接觸窗填入一第二多晶硅層，以形成一正極接觸點。
文檔編號H01G4/00GK1237788SQ9810871
公開日1999年12月8日 申請日期1998年5月29日 優(yōu)先權(quán)日1998年5月29日
發(fā)明者盧志遠 申請人:世界先進積體電路股份有限公司