專利名稱：快閃電性可抹除只讀存儲器的制作方法
技術領域：
本發(fā)明涉及一種電性可抹除只讀存儲器(EEPROM)，特別涉及一種以熱載子注射編碼及負柵極電壓通道抹除操作的快閃(flash)電性可抹除只讀存儲器。
現有高電壓源極抹除方式的快閃電性可抹除只讀存儲器有很多的缺點。例如Intel所提出的快閃電性可抹除只讀存儲器具有以下所述的缺點。第一，抹除時在源極接面的高電壓將建立帶對帶隧穿傳導(band to bandtunneling conduction)，進而產生極大的抹除電流，使得源極對基底的電流值相當大。而要從芯片上(on-chip)的充電激勵電路(charge pumping circuit)供應如此大的電流是很困難的，所以必須額外再需要一個大約12V的外部高電壓電源。第二，在源極接面的高電壓將建立帶對帶隧穿傳導以及產生熱電洞(hot hole)，而這些熱電洞會陷入氧化層中并且引起所謂的“柵極干擾”(gatedisturb)，因而降低存儲器存儲單元的電荷保持力(retention)特性。第三，為了要提供高電壓給源極接面，通常必須在源極接面形成雙擴散等級接面(doublediffused graded junction)，如此將使得存儲單元難以縮小尺寸到下一代。
另一種現有快閃電性可抹除只讀存儲器為AMD于美國專利號5,077,691所提出，其具有較高的負柵極電壓與源極接面施加相對低的正電壓，其解決了上述Intel的大部分缺點。然而，因其依然是從源極端來執(zhí)行抹除(被稱為源極抹除)，所以其不均勻的抹除特性會降低存儲器耐久性的信賴度。
因此，本發(fā)明的主要目的是提供一種快閃電性可抹除只讀存儲器，此存儲器以熱載子注射編碼及負柵極電壓通道抹除來操作，可解決上述提及的現有兩種電性可抹除只讀存儲器的缺點。
根據本發(fā)明的目的，提供一種以熱載子注射編碼及負柵極電壓通道抹除操作的快閃電性可抹除只讀存儲器。此存儲器特征為具有三井結構，用以在存儲器抹除操作時形成如一獨立絕緣井(isolated well)。此存儲器結構包括此三井結構、一源/漏極區(qū)對、一浮置柵極與一控制柵極。
依照本發(fā)明一優(yōu)選實施例，上述的三井結構包括一P井、一N井與一P基底，并且P井與N井位于P基底內，以及N井隔離P井與P基底。因此，存儲器抹除操作時可于P井/N井獨立偏壓，不同于現有源極抹除時需于源極施加正電壓的方式，而達成通道抹除目的。
與傳統(tǒng)的CMOS相比，要形成此三井結構有二種做法，第一種是在原來的N井內做一個較淺的P井，第二種是在原來的P井外加一個較深的N井。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下面特舉一優(yōu)選實施例，并配合所附各圖，作詳細說明如下，其中

圖1是本發(fā)明一優(yōu)選實施例的快閃可電抹除只讀存儲器的部分剖面示意圖；圖2是本發(fā)明一優(yōu)選實施例的存儲器的編碼狀況圖；以及圖3是本發(fā)明一優(yōu)選實施例的存儲器的抹除狀況圖。
請參照圖1，其示出本發(fā)明一優(yōu)選實施例的快閃可電抹除只讀存儲器的部分剖面示意圖。此快閃可電抹除只讀存儲器200的特征為具有三井結構(triple wells architecture)100，用以在存儲器抹除操作時形成如一獨立絕緣井。此三井結構100包括一P井(P-well)30、一N井(N-well)20與一P基底(P-SUB)10，P井30與N井20位于P基底10內，并且N井20隔離P井30與P基底10。存儲器200結構包括此三井結構100、一漏/源極區(qū)對40與50、一浮置柵極60與一控制柵極70。源/漏極區(qū)對40與50位于三井結構100的P井30內。浮置柵極60位于三井結構100上方且介于源/漏極區(qū)對40與50之間?？刂茤艠O70位于浮置柵極60上方。
因本發(fā)明采用此三井結構100，所以此存儲器200可以較高的通道正電壓配合負柵極電壓來達成抹除操作，無須象現有存儲器操作額外再需要一個外部高電壓電源，此抹除降操作將于下文中詳細說明。
再者，為提高此存儲器200的三井結構100的材料特性，P井30可以是一淺薄的P基井(shallow P-base well)，N井20可以是一深N井(deep N-well)。與傳統(tǒng)的CMOS相比，要形成此三井結構有二種做法，第一種是在原來的N井內做一個較淺的P井，第二種是在原來的P井外加一個較深的N井。例如，先于P基底內形成深N井，再于深N井內形成P井；或是，先于P基底內形成N井，再于N井內形成淺薄的P基井。
接下來，請參照表1，其表示本發(fā)明的快閃電性可抹除只讀存儲器的編碼、抹除與讀取操作時各組成部分的偏壓狀況。
表1
同時參照表1與圖2。當存儲器編碼操作時，控制柵極70電壓為9V，漏極區(qū)40電壓為5V，源極區(qū)50電壓為0V，并且P井/N井30/20電壓為0V，因此存儲器可依箭頭80指示以熱載子注射編碼。
同時參照表1與圖3。當存儲器抹除操作時，控制柵極70電壓為-9V，漏極區(qū)40為浮接(floating)，源極區(qū)50為浮接，并且P井/N井30/20電壓為9V，因此存儲器依箭頭90指示以一致的福勒諾海(FN)效應的應力進行通道抹除(channel erase)。并且，源極區(qū)50無須象現有源極抹除需施加高電壓，因此其可以是一單一擴散接面(single diffused junction)。
本發(fā)明存儲器200的結構的特征為具有三井結構100，因其三井結構100于存儲器抹除操作時形成一獨立絕緣井，所以可以實現以較高的通道正電壓配合負柵極電壓執(zhí)行均勻性地通道抹除。三井結構100的目的在于可以加高電壓在P井30上，而不會與別的P井一起加高壓，因為有N井20隔離。換句話說，本發(fā)明實施例所提供的快閃電性可抹除只讀存儲器的結構，使得存儲器得以同時具備以熱載子注射進行編碼操作以及以負柵極電壓進行通道抹除操作，如此操作模式成為此存儲器的特色。另外有關讀取操作，因其與一般快閃電性可抹除只讀存儲器類似，故在此便不多加說明。
另外，本發(fā)明上述雖皆以N型通道快閃存儲器的操作進行說明，但同理本發(fā)明所提出的通道抹除亦可涵蓋到P型通道快閃存儲器的操作，只需將上述的P井30、N井20與P基底10的結構改成N井與P基底的結構即可。
由上述本發(fā)明優(yōu)選實施例可知，應用本發(fā)明的快閃電性可抹除只讀存儲器具有下列優(yōu)點(1)與現有負柵極源極抹除相比較，本發(fā)明存儲器結構提供的通道抹除方法由于其均勻抹除作用，可以確保與提高存儲器的耐久度。
(2)本發(fā)明的存儲器結構抹除操作時，僅需負柵極與通道正電壓的絕對電壓降低，所以不需要象現有存儲器操作額外再需要一個外部高電壓電源。
(3)本發(fā)明的存儲器非執(zhí)行源極抹除，消除帶對帶穿遂電流，故不會產生熱電洞陷入氧化層而引起“柵極干擾”。
(4)源極區(qū)無須象現有源極抹除需施加高電壓，因此其可以是一單一擴散接面。并且因為源極區(qū)非雙擴散接面，所以可降低存儲器存儲單元的尺寸。
(5)相較于其他快閃存儲器，其操作不出兩種，一種是熱載子注射編碼但抹除動作由源極端來執(zhí)行，另外一種是編碼與抹除動作都是靠FN隧穿來達成，而本發(fā)明的存儲器結構的應用提出以熱載子注射進行編碼操作，以及以負柵極電壓進行通道抹除操作，如此操作模式成為此存儲器的特色。
雖然本發(fā)明已結合優(yōu)選實施例進行了說明，然其并非用以限定本發(fā)明，對于本領域普通技術人員來說，在不脫離本發(fā)明的精神和范圍的情況下，可作出各種改進。
權利要求
1.一種快閃電性可抹除只讀存儲器，包括一P基底；一N井，位于所述P基底內；一P井，位于所述N井內，且所述N井隔離所述P井與所述P基底；一源/漏極區(qū)對，位于所述P井內；一浮置柵極，位于所述P井上方介于所述源/漏極區(qū)對之間；以及一控制柵極，位于所述浮置柵極上方；其中，所述快閃電性可抹除只讀存儲器在抹除操作時，可于所述N井/所述P井施加一第一正電壓，并配合于所述控制柵極施加一第一負電壓，而所述源極區(qū)與所述漏極區(qū)為浮接，以此方式使得快閃電性可抹除只讀存儲器得以進行通道抹除操作。
2.如權利要求1所述的快閃電性可抹除只讀存儲器，其中所述N井包括一深N井。
3.如權利要求1所述的快閃電性可抹除只讀存儲器，其中所述P井包括一淺薄的P基井。
4.如權利要求1所述的快閃電性可抹除只讀存儲器，其中所述源極區(qū)包括一單一擴散接面。
5.如權利要求1所述的快閃電性可抹除只讀存儲器，其中所述第一正電壓為9V，所述第一負電壓為-9V。
6.一種快閃電性可抹除只讀存儲器，包括一三井結構，包括一P井、一N井與一P基底，該P井與該N井位于該P基底內，并且該N井隔離該P井與該P基底，該三井結構用以在抹除操作時形成如一獨立絕緣井；一源/漏極區(qū)對，位于所述三井結構的P井內；一浮置柵極，位于所述三井結構上方介于所述源/漏極區(qū)對之間；以及一控制柵極，位于所述浮置柵極上方。
7.如權利要求6所述的快閃電性可抹除只讀存儲器，其中所述N井包括一深N井。
8.如權利要求6所述的快閃電性可抹除只讀存儲器，其中所述P井包括一淺薄的P基井。
9.如權利要求6所述的快閃電性可抹除只讀存儲器，其中所述源極區(qū)包括一單一擴散接面。
10.如權利要求7所述的快閃電性可抹除只讀存儲器，其中所述三井結構形成方法為先于所述P基底內形成所述深N井，再于所述深N井內形成所述P井。
11.如權利要求8所述的快閃電性可抹除只讀存儲器，其中所述三井結構形成方法為先于所述P基底內形成所述N井，再于所述N井內形成所述淺薄的P基井。
全文摘要
一種快閃電性可抹除只讀存儲器，其特色為以熱載子注射執(zhí)行編碼，并且以負柵極電壓執(zhí)行通道抹除。此存儲器的結構特征為具有用以在存儲器抹除操作時形成一獨立絕緣井的三井結構，其包括一P井與一N井位于一P基底內，以及以N井隔離P井與P基底。
文檔編號H01L27/115GK1239834SQ9811522
公開日1999年12月29日 申請日期1998年6月24日 優(yōu)先權日1998年6月24日
發(fā)明者林晨曦, 陳志民, 王琳松, 李弘名, 張格滎 申請人:世大積體電路股份有限公司