專利名稱：快閃存儲器分離柵極結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃存儲器的制造方法，特別是涉及一種快閃存儲器分離柵極(Split Gate)結(jié)構(gòu)的制造方法。
永久性存儲器(Nonvolatile memory)應(yīng)用在各種電子裝置上，如存儲結(jié)構(gòu)數(shù)據(jù)、程序數(shù)據(jù)及其它可以重復(fù)存取的數(shù)據(jù)。而在可編程永久存儲器上，最近更強(qiáng)調(diào)如快閃存儲器(flash memory)結(jié)構(gòu)的可擦除且可編程只讀存儲器(Erasable Programmable Read-Only Memory，EPROM)或可電擦除且可編程只讀存儲器(Electrically Erased Programmable ROM)的應(yīng)用。通?？扉W存儲器具有兩個柵極，其中分為以多晶硅(Poly-Silicon)所制作用來存儲電荷(Charge)的浮置柵(Floating Gate)，以及用來控制數(shù)據(jù)存取的控制柵(Control Gate)。浮置柵位于控制柵下方，且通常處于“浮置”的狀態(tài)，沒有和任何線路相連接，而控制柵通常與字線(Word Line)相接。由于快閃存儲器中的數(shù)據(jù)可以進(jìn)行多次存入、讀取與清除等操作，因此成為半導(dǎo)體市場上成長頗為快速的產(chǎn)品。
利用快閃存儲器中的一種分離柵極的源極側(cè)注入單元(Spilt-gate source-side-injection cell)的方式，可使存儲單元具有較高的編程效率與較低的存寫電流(write current)。而此高注入效率的存儲單元主要單元為由沿著導(dǎo)通的通道的一弱啟(weakly-on)與一高啟(highly-on)的區(qū)域組成，但是通過狹窄區(qū)大幅度的能量落差將造成靠近浮置柵的源極處產(chǎn)生大量的熱電子。而大部分的源極側(cè)注入分離柵極快閃存儲器大都具有高電阻的現(xiàn)象或發(fā)生過度擦除(over-erase)的問題。
因此近來，針對元件過度擦除的問題，發(fā)展出一種具有三層次柵極高密度的快閃存儲器，如Y.Ma在1994年的一次VLSI技術(shù)研討會上所發(fā)表的“Anovel high density contactless flash memory array using split-gate source-sideinjection cell for 5V-only applications(在5V下工作采用分離柵極的源極側(cè)注入單元的新型高密度非接觸式快閃存儲器)”。請參照

圖1，此快閃存儲器在P型的硅基底10上，具有穿隧氧化層(Tunnelling oxide)11，以及以多晶硅形成的浮置柵12與控制柵13，且浮置柵12位于控制柵13的下方。在浮置柵12與控制柵13形成后，在基底10注入雜質(zhì)，以形成源/漏極區(qū)14、15，而最大的不同在于形成源/漏極區(qū)14、15后，再在其上形成一多晶硅層，作為選擇柵(Select Gate)16。
其中選擇柵在編程操作進(jìn)行時可控制弱啟的區(qū)域，且防止未經(jīng)選擇的存儲單元導(dǎo)通為編程與讀取的形式。選擇柵沿著穿隧的方向進(jìn)行，這可滿足多晶硅尺寸逐漸縮小的需求，同時降低選擇柵的延遲，且增進(jìn)選擇柵越過邊墻的速度。而選擇柵的形成使存儲單元在抑制模式(depletion mode)下也能操作。
在圖1所示的結(jié)構(gòu)中，由于兩分離柵極共用一漏極區(qū)14，因此兩分離柵極間的距離較小，使得在沉積作為選擇柵的多晶硅層時，可能因階梯覆蓋(step coverage)能力不佳，而使位于兩分離柵極間多晶硅層沉積品質(zhì)較差，甚至形成孔洞(void)而降低多晶硅層的導(dǎo)電性，另一方面，在不同的選擇柵之間，由于高低落差過大，在光致抗蝕劑曝光及蝕刻時會引起短路的現(xiàn)象。
因此，本發(fā)明的主要目的在于兼顧分離柵極所具有的高可編程效能，具有高存儲單元電流卻不會引起與過擦除(over-erase)相關(guān)的影響，且能縮小存儲單元尺寸的前提下，藉由沉積一介電層平坦化原本高低不平的表面，進(jìn)而提高選擇柵的沉積品質(zhì)，除可簡化制作工藝外，還可以縮小存儲單元的尺寸。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種快閃存儲器分離柵極結(jié)構(gòu)的制造方法，其至少包括下列步驟首先提供一基底，基底至少包括一第一區(qū)域與一第二區(qū)域。在基底上依次形成一穿隧氧化層、一第一多晶硅層與一介電層。接著，形成一光致抗蝕劑層，覆蓋住第一區(qū)域上方的介電層，去除未被光致抗蝕劑覆蓋的介電層與第一多晶硅層，而暴露出第二區(qū)域上的穿隧氧化層。之后，在基底上依次形成一第二多晶硅層與一掩模層，并限定第一區(qū)域，去除第一區(qū)域部分掩模層、第二多晶硅層、介電層與第一多晶硅層，而形成一第一分離柵極與一第二分離柵極。同時限定第二區(qū)域，去除第二區(qū)域部分掩模層與第二多晶硅層，形成一柵極。在第一分離柵極、第二分離柵極與第一柵極的側(cè)邊形成一間隙壁，并對基底注入雜質(zhì)，分別在第一區(qū)域與第二區(qū)域形成一第一源/漏極區(qū)與一第二源/漏極區(qū)，其中第一分離柵極與該第二分離柵極具有一共源極區(qū)。在基底上形成一內(nèi)介電層，限定內(nèi)介電層，去除第一區(qū)域上部分內(nèi)介電層。最后，在基底上形成一第三多晶硅層，限定第三多晶硅層，去除第二區(qū)域上的第三多晶硅層，以完成快閃存儲器分離柵極結(jié)構(gòu)。
為實(shí)現(xiàn)上述的目的，本發(fā)明還提供一種快閃存儲器分離柵極結(jié)構(gòu)的制造方法，其至少包括下列步驟首先提供一基底，基底至少包括一第一區(qū)域與一第二區(qū)域。在基底上依次形成一穿隧氧化層、一第一多晶硅層與一介電層、一第二多晶硅層與一掩模層，并限定第一區(qū)域，去除第一區(qū)域部分掩模層、第二多晶硅層、介電層與第一多晶硅層以及去除第二區(qū)域掩模層、第二多晶硅層、介電層與第一多晶硅層，在第一區(qū)域上形成一第一分離柵極與一第二分離柵極，并暴露出第二區(qū)域的該穿隧氧化層。接著，在第一分離柵極與第二分離柵極側(cè)邊形成一間隙壁，并對第一區(qū)域的基底注入雜質(zhì)，以形成一第一源/漏極區(qū)，其中第一分離柵極與該第二分離柵極具有一共源極。之后，在基底上形成一內(nèi)介電層，且限定內(nèi)介電層，去除第一區(qū)域上部分內(nèi)介電層與第二區(qū)域上內(nèi)介電層。接著，在內(nèi)介電層上形成一第三多晶硅層，并限定第二區(qū)域上的第三多晶硅層，而形成一柵極。最后，在柵極側(cè)邊形成一間隙壁，并對第二區(qū)域的基底注入雜質(zhì)，以形成一第二源/漏極區(qū)，完成快閃存儲器分離柵極結(jié)構(gòu)。
為使本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。附圖中圖1顯示一種現(xiàn)有技術(shù)的快閃存儲器分離柵極結(jié)構(gòu)；圖2A至圖2F顯示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的快閃存儲器分離柵極結(jié)構(gòu)的制造流程剖面圖；圖3A至圖3F顯示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的快閃存儲器分離柵極結(jié)構(gòu)的制造流程剖面圖。
圖2A至圖2F顯示根據(jù)本發(fā)明的優(yōu)選實(shí)施例的快閃存儲器分離柵極結(jié)構(gòu)的制造流程剖面圖。
請參照圖2A。首先，在半導(dǎo)體基底20上形成一柵極氧化層作為穿隧氧化層21，穿隧氧化層21例如以熱氧化法形成，厚度控制在100埃以下。接著，在穿隧氧化層21上形成一第一多晶硅層22，例如以低壓化學(xué)氣相沉積法進(jìn)行，再在第一多晶硅層22表面形成一介電層23，例如為氧化物-氮化物-氧化物(ONO)，厚度約為220埃。之后，在部分介電層23表面上形成一光致抗蝕劑層24，被光致抗蝕劑24覆蓋的基底為形成快閃存儲器的第一區(qū)域25，未被光致抗蝕劑24覆蓋的區(qū)域?yàn)樾纬蒑OS元件的第二區(qū)域26。
接著，利用光刻與腐蝕技術(shù)，去除未被光致抗蝕劑24覆蓋的第二區(qū)域26上的介電層23與第一多晶硅層22，依次蝕刻第二區(qū)域上的介電層23與第一多晶硅層22，暴露出第二區(qū)域的穿隧氧化層21，例如以干蝕刻法進(jìn)行。再去除光致抗蝕劑24，則第一區(qū)域上有介電層23a、第一多晶硅層22a、穿隧氧化層21與基底20存在，而第二區(qū)域經(jīng)蝕刻制作工藝后，僅剩下穿隧氧化層21與基底20，因此暴露出第二區(qū)域的穿隧氧化層21，如圖2B所示。
請參照圖2C。之后，在第一區(qū)域的介電層23a表面與第二區(qū)域暴露出的穿隧氧化層21表面形成一第二多晶硅層27，并在第二多晶硅層27表面形成一導(dǎo)電能力比多晶硅層更好的硅化金屬層28(Silicide)，例如鎢硅化物。再在硅化金屬層28上形成一蝕刻保護(hù)的掩模層29，例如氮化硅。接著，分別在第一區(qū)域與第二區(qū)域的掩模層29上形成一光致抗蝕劑層200、200a，其中，利用光致抗蝕劑200對第一區(qū)域構(gòu)圖，以形成快閃存儲器的一第一分離柵極與一第二分離柵極，以光致抗蝕劑200a對第二區(qū)域構(gòu)圖，形成MOS元件的一柵極區(qū)。
再請參照圖2D。接著，以光致抗蝕劑限定出第一分離柵極與一第二分離柵極區(qū)域后，去除第一區(qū)域部分的掩模層、鎢硅化物層、第二多晶硅層、介電層與第二多晶硅層，而形成由掩模層29a、鎢硅化物28a、第二多晶硅層27a、介電層23b與第二多晶硅層22b所組成的第一分離柵極202與第二分離柵極204。且第一多晶硅層作為分離柵極的浮置柵，而第二多晶硅層作為其控制柵。同時以光致抗蝕劑限定第二區(qū)域的柵極，去除第二區(qū)域部分的掩模層、鎢硅化物與第二多晶硅層，而形成由掩模層29b、鎢硅化物28b與第二多晶硅層27b組成的柵極206。
接著，在第一分離柵極202、第二分離柵極204與柵極206側(cè)邊形成一間隙壁(spacer)207，例如在基底上沉積一氮化硅層，再回蝕刻氮化硅層而形成。再對半導(dǎo)體基底20進(jìn)行離子注入的步驟，則在第一區(qū)域的基底上形成一第一源/漏極區(qū)208、208a，而第二區(qū)域的基底上形成一第二源/漏極區(qū)208b。其中，第一區(qū)域的第一分離柵極202與第二分離柵極204具有一共同源極區(qū)208a。
請參照圖2E。在第一區(qū)域的分離柵極與第二區(qū)域的柵極上形成一內(nèi)介電層210，例如以CVD法沉積，其沉積高度至少需覆蓋住第一分離柵極與第二分離柵極，再以化學(xué)機(jī)械研磨法平坦化內(nèi)介電層210表面。接著，再經(jīng)光刻腐刻步驟限定第一區(qū)域的介電層，去除第一區(qū)域部分的內(nèi)介電層，余下的介電層210a至少需覆蓋住部分第一分離柵極202與第二分離柵極204，且覆蓋住第一分離柵極與第二分離柵極的共源極區(qū)208a。
之后，在介電層上形成一第三多晶硅層，對第三多晶硅層構(gòu)圖，同時去除第二區(qū)域表面的第三多晶硅層，則第一區(qū)域表面的第三多晶硅層212作為快閃存儲器的選擇柵，如圖2F所示，而第三多晶硅層厚度約為2000-5000埃。
因此，在本實(shí)施例中，是以第一多晶硅層作為快閃存儲器分離柵極的浮置柵，以第二多晶硅層與鎢硅化物作為分離柵極的控制柵及作為MOS元件柵極，及以第三多晶硅層與鎢硅化物作為分離柵極的選擇柵。
圖3A至圖3F顯示根據(jù)本發(fā)明另一優(yōu)選實(shí)施例的快閃存儲器分離柵極結(jié)構(gòu)的制造流程剖面圖。
請參照圖3A。在基底30上依次形成一穿隧氧化層31、一第一多晶硅層32、一介電層33、一第二多晶硅層34、一鎢硅化物35與一掩模層36，其中介電層33與掩模層36例如為氧化物-氮化物-氧化物與氮化硅。接著，在欲形成快閃存儲器的第一區(qū)域38上形成一光致抗蝕劑37，以限定分離柵極。
接著，蝕刻去除第一區(qū)域38未被光致抗蝕劑覆蓋的掩模層、硅鎢化物、第二多晶硅層、介電層與第一多晶硅層，則第一區(qū)域具有掩模層36a、硅鎢化物35a、第二多晶硅層34a、介電層33a與第一多晶硅層32a，且第一多晶硅層作為分離柵極的浮置柵，而第二多晶硅層作為其控制柵。同時去除欲形成MOS元件第二區(qū)域39的掩模層、硅鎢化物、第二多晶硅層、介電層與第一多晶硅層而暴露出第二區(qū)域39表面的穿隧氧化層31，如圖3B所示。并在第一分離柵極300與第二分離柵極302形成間隙壁304，例如在基底上沉積一氮化硅層，再回蝕刻氮化硅層而形成。再對半導(dǎo)體基底20進(jìn)行離子注入的步驟，則在第一區(qū)域的基底上形成一第一源/漏極區(qū)306、306a，其中，第一區(qū)域的第一分離柵極300與第二分離柵極302共同具有一源極區(qū)306a。
請參照圖3C。之后，在第一區(qū)域分離柵極上與第二區(qū)域暴露出的穿隧氧化層31上，形成一內(nèi)介電層308，例如以CVD法沉積，其沉積高度至少需覆蓋住第一分離柵極與第二分離柵極，再以化學(xué)機(jī)械研磨法平坦化內(nèi)介電層308表面。接著，再在第一區(qū)域的內(nèi)介電層308表面上形成一光致抗蝕劑層，藉以限定第一區(qū)域的內(nèi)介電層308，去除第一區(qū)域部分的內(nèi)介電層，而第一區(qū)域剩下的介電層308a至少需覆蓋住部分第一分離柵極與第二分離柵極，且覆蓋住第一分離柵極與第二分離柵極的共源極區(qū)，同時去除第二區(qū)域的內(nèi)介電層，再次暴露出第二區(qū)域的穿隧氧化層31，如圖3D所示。
請參照圖3E。再在內(nèi)介電層308a上與第二區(qū)域暴露出的穿隧氧化層31上形成一第三多晶硅層312，并在第三多晶硅層上形成一鎢硅化物314，以第三多晶硅層312與鎢硅化物314作為快閃存儲器的選擇柵。接著，如圖3F所示，限定第二區(qū)域的第三多晶硅層與鎢硅化物，以形成MOS元件的柵極316，其由第三多晶硅層312a與鎢硅化物314a組成。再對柵極316側(cè)邊形成間隙壁318，并對第二區(qū)域的基底注入雜質(zhì)，形成一第二源/漏極區(qū)320。
因此，在本實(shí)施例中，以第一多晶硅層作為快閃存儲器分離柵極的浮置柵，以第二多晶硅層與鎢硅化物作為分離柵極的控制柵，以第三多晶硅層與鎢硅化物作為MOS柵極及分離柵極的選擇柵。
本發(fā)明主要是藉由一內(nèi)介電層的沉積與化學(xué)機(jī)械研磨法的進(jìn)行，平坦化原本高低不平的分離柵極表面，進(jìn)而提高選擇柵的沉積與蝕刻品質(zhì)。因此，本發(fā)明除可簡化制作工藝外，更可使縮小存儲單元尺寸能夠順利進(jìn)行，并同時兼顧分離柵極所具有的高可編程效能，具有高存儲單元電流卻不會引起過度擦除相關(guān)的影響，且也縮小了存儲器尺寸。
雖然本發(fā)明已結(jié)合優(yōu)選實(shí)施例揭露如上，但是其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由后附的權(quán)利要求界定。
權(quán)利要求
1.一種快閃存儲器分離柵極結(jié)構(gòu)的制造方法，其提供一基底，該基底至少包括一第一分離柵極與一第二分離柵極，該制造方法至少包括下列步驟在該基底上形成一內(nèi)介電層，覆蓋住該第一分離柵極與該第二分離柵極；限定該內(nèi)介電層，使該內(nèi)介電層至少覆蓋住部分該第一分離柵極、部分該第二分離柵極與該第一分離柵極及該第二分離柵極間的一共源極；以及在該內(nèi)介電層上形成一多晶硅層，且限定該多晶硅層，以完成該快閃存儲器分離柵極結(jié)構(gòu)。
2.如權(quán)利要求1所述的制造方法，其中，在形成該內(nèi)介電層后，還包括以化學(xué)機(jī)械研磨法平坦化該內(nèi)介電層的步驟。
3.如權(quán)利要求1所述的制造方法，其中，該多晶硅層作為該快閃存儲器的選擇柵。
4.一種快閃存儲器分離柵極結(jié)構(gòu)的制造方法，其提供一基底，該基底至少包括一第一區(qū)域與一第二區(qū)域，該制造方法至少包括下列步驟a.在該基底上依次形成一穿隧氧化層、一第一多晶硅層與一介電層；b.形成一光致抗蝕劑層，覆蓋住該第一區(qū)域上方的該介電層，去除未被光致抗蝕劑覆蓋的該介電層與該第一多晶硅層，暴露出該第二區(qū)域上的該穿隧氧化層；c.在該基底上依次形成一第二多晶硅層與一掩模層；d.限定該第一區(qū)域，去除部分該掩模層、該第二多晶硅層、該介電層與該第一多晶硅層，形成一第一分離柵極與一第二分離柵極，同時限定該第二區(qū)域，去除部分該掩模層與該第二多晶硅層，形成一柵極；e.在該第一分離柵極、該第二分離柵極與該柵極的側(cè)邊形成一間隙壁；f.對該基底注入雜質(zhì)，分別在該第一區(qū)域與該第二區(qū)域形成一第一源/漏極區(qū)與一第二源/漏極區(qū)，其中該第一分離柵極與該第二分離柵極具有一共源極區(qū)；g.在該基底上形成一內(nèi)介電層，限定該內(nèi)介電層，去除該第一區(qū)域上部分該內(nèi)介電層，該內(nèi)介電層用以填滿在該第一分離柵極與該第二分離柵極之間的空隙；以及h.在該基底上形成一第三多晶硅層，限定該第三多晶硅層，去除該第二區(qū)域上的該第三多晶硅層，以完成該快閃存儲器分離柵極結(jié)構(gòu)。
5.如權(quán)利要求4所述的制造方法，其中，在該步驟c中，還包括在該第二多晶硅層表面形成一鎢硅化物的步驟。
6.如權(quán)利要求4所述的制造方法，其中，在該步驟g中，形成該內(nèi)介電層后還包括以化學(xué)機(jī)械研磨法平坦化該內(nèi)介電層的步驟。
7.如權(quán)利要求4所述的制造方法，其中，該介電層材料為氧化物-氮化物-氧化物。
8.如權(quán)利要求4所述的制造方法，其中，該掩模層為氮化硅。
9.如權(quán)利要求4所述的制造方法，其中，該間隙壁為氮化硅。
10.如權(quán)利要求4所述的制造方法，其中，該第二區(qū)域的該柵極結(jié)構(gòu)包括該第二多晶硅層與該掩模層。
11.如權(quán)利要求4所述的制造方法，其中，第一多晶硅層作為該第一分離柵極與該第二分離柵極的浮置柵。
12.如權(quán)利要求4所述的制造方法，其中，該第二多晶硅層作為該快閃存儲器的控制柵。
13.如權(quán)利要求4所述的制造方法，其中，該第三多晶硅層作為該快閃存儲器的選擇柵。
14.一種快閃存儲器分離柵極結(jié)構(gòu)的制造方法，其提供一基底，該基底至少包括一第一區(qū)域與一第二區(qū)域，該制造方法至少包括下列步驟a.在該基底上依次形成一穿隧氧化層、一第一多晶硅層與一介電層、一第二多晶硅層與一掩模層；b.限定該第一區(qū)域，去除該第一區(qū)域部分該掩模層、該第二多晶硅層、該介電層與該第一多晶硅層以及去除該第二區(qū)域上該掩模層、該第二多晶硅層、該介電層與該第一多晶硅層，在該第一區(qū)域上形成一第一分離柵極與一第二分離柵極，并暴露出該第二區(qū)域的該穿隧氧化層；c.在該第一分離柵極與該第二分離柵極側(cè)邊形成一間隙壁；d.對該第一區(qū)域的該基底注入雜質(zhì)，以形成一第一源/漏極區(qū)，其中該第一分離柵極與該第二分離柵極具有一共源極；e.在該基底上形成一內(nèi)介電層，限定該內(nèi)介電層，去除該第一區(qū)域上部分該內(nèi)介電層與該第二區(qū)域上該內(nèi)介電層；f.在該內(nèi)介電層上形成一第三多晶硅層，限定該第二區(qū)域上的該第三多晶硅層，形成一柵極；g.在該柵極側(cè)邊形成一間隙壁；以及h.對該第二區(qū)域的該基底注入雜質(zhì)，以形成一第二源/漏極區(qū)，以完成該快閃存儲器分離柵極結(jié)構(gòu)。
15.如權(quán)利要求14所述的制造方法，其中，在該步驟a中，還包括在該第二多晶硅層表面形成一第一鎢硅化物的步驟。
16.如權(quán)利要求14所述的制造方法，其中，在該步驟e中，形成該內(nèi)介電層后還包括以化學(xué)機(jī)械研磨法平坦化該內(nèi)介電層的步驟。
17.如權(quán)利要求14所述的制造方法，其中，在該步驟g中，還包括在該第三多晶硅層表面形成一第二鎢硅化物的步驟。
18.如權(quán)利要求14所述的制造方法，其中，該介電層材料為氧化物-氮化物-氧化物。
19.如權(quán)利要求14所述的制造方法，其中，該掩模層為氮化硅。
20.如權(quán)利要求14所述的制造方法，其中，該間隙壁為氮化硅。
21.如權(quán)利要求14所述的制造方法，其中，該第二區(qū)域的該柵極結(jié)構(gòu)由該第三多晶硅層組成。
22.如權(quán)利要求14所述的制造方法，其中，該第一多晶硅層作為該第一分離柵極與該第二分離柵極的浮置柵。
23.如權(quán)利要求14所述的制造方法，其中，該第二多晶硅層與該第一鎢硅化物作為該快閃存儲器的控制柵。
24.如權(quán)利要求14所述的制造方法，其中，該第三多晶硅層與該第二鎢硅化物作為該快閃存儲器的選擇柵。
全文摘要
本發(fā)明快閃存儲器分離柵極結(jié)構(gòu)的制造方法，藉由內(nèi)介電層的沉積與化學(xué)機(jī)械研磨法，平坦化原本高低不平的分離柵極表面，進(jìn)而提高選擇柵的沉積及蝕刻品質(zhì)。本發(fā)明除可簡化制作工藝外，還可以有效縮小存儲單元尺寸，并同時兼顧分離柵極所具有的高可編程效能，具有高存儲單元電流卻可避免引起過度擦除相關(guān)的影響。
文檔編號H01L21/336GK1239826SQ98115228
公開日1999年12月29日 申請日期1998年6月24日 優(yōu)先權(quán)日1998年6月24日
發(fā)明者張格滎, 饒國豪 申請人:世大積體電路股份有限公司