專利名稱：防止器件出現(xiàn)化學(xué)機(jī)械拋光誘發(fā)缺陷的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的制造。更具體地說，本發(fā)明涉及防止器件出現(xiàn)化學(xué)機(jī)械拋光(CMP,Chemical-mechanical polish)誘發(fā)缺陷的方法。
在半導(dǎo)體集成電路的制造過程中，器件(如晶體管)形成于基片上，該基片典型地由硅制成?；挠猛景ò雽?dǎo)體集成電路或平板式顯示器的制造。由各種材料構(gòu)成的后續(xù)各層可以沉積在基片之上并有選擇地除去，從而在硅晶片上形成層狀臺(tái)面結(jié)構(gòu)。代理案號(hào)為HQ 9-96-051于1997年5月1日提交的名稱為“由無屏蔽淺溝槽隔離隔離的自對(duì)準(zhǔn)多晶硅FET器件和柵極導(dǎo)體襯墊技術(shù)及其制造方法”的在先申請(qǐng)(系列號(hào)為No.08/515,714)在這里引用作為參考，其中介紹了按超大規(guī)模集成(VLSI,Very large scale integration)技術(shù)制成的FET器件形成時(shí)用于隔離器件的層狀臺(tái)面結(jié)構(gòu)。一般地，層狀臺(tái)面結(jié)構(gòu)包括襯墊(pad)層，如襯墊氮化物和襯墊氧化物層，它沉積在一硅臺(tái)面(它可能是單晶硅結(jié)構(gòu))之上。為了便于討論，

圖1示出了一疊層110，它可以形成于一基片112之上。通過在基片112上掩蔽和蝕刻一淺溝槽以形成硅臺(tái)面，從而在基片112之上形成兩個(gè)臺(tái)面114和116。然后在所得到的臺(tái)面上覆蓋一個(gè)或多個(gè)襯墊層。
如圖1所示，臺(tái)面結(jié)構(gòu)114包括各襯墊層；圖中示出的是一襯墊氮化物層118，它覆蓋在襯墊氧化物層120之上。襯墊氧化物層120的厚度可以例如為約25-約300埃。襯墊氮化物層118的厚度可以例如為約500-約2500埃。同樣，臺(tái)面結(jié)構(gòu)116包括各襯墊層，圖中示出的是一襯墊氮化物層122，它覆蓋在襯墊氧化物層124上。在基片112和臺(tái)面結(jié)構(gòu)114和116的襯墊層之上保形(conformally)沉積有一介電層126，它可以是TEOS(原硅酸四乙酯)或二氧化硅。該介電層126的厚度可以例如為約3,000-約9,000埃。在臺(tái)面結(jié)構(gòu)之間沉積的介電材料提供了淺溝槽隔離(STI,Shallow trench isolation)區(qū)，以隔離臺(tái)面結(jié)構(gòu)的器件。
在介電層126之上，沉積一多晶硅層130，它提供可以形成一掩模的覆層，以便于后續(xù)介電層126的蝕刻。多晶硅層的厚度例如可以為約2,000-約8,000埃。圖2示出的是圖1所示的基片在采用化學(xué)機(jī)械拋光步驟對(duì)多晶硅層130和二氧化硅層126進(jìn)行平面化以后的情況。一般地，當(dāng)二氧化硅層126的高區(qū)域斷開多晶硅層130，和/或暴露的二氧化硅層被平面化至一特定的設(shè)計(jì)厚度時(shí)，化學(xué)機(jī)械拋光處理終止(也就是，并不總需要這樣當(dāng)二氧化硅層126的高區(qū)域剛好斷開多晶硅層130時(shí)，化學(xué)機(jī)械拋光步驟準(zhǔn)確終止)。經(jīng)過化學(xué)機(jī)械拋光之后，介電層的高區(qū)域穿過多晶硅層暴露，以便于介電層蝕刻，而基片的其它區(qū)域被保留的多晶硅掩蔽著。
在化學(xué)機(jī)械拋光過程中，二氧化硅層126的暴露表面可能被各種化學(xué)機(jī)械拋光工藝缺陷所損壞。這種化學(xué)機(jī)械拋光工藝缺陷包括例如劃痕或過拋光。當(dāng)磨料顆粒進(jìn)入化學(xué)機(jī)械拋光轉(zhuǎn)動(dòng)墊和暴露的氧化物表面之間時(shí)會(huì)出現(xiàn)劃痕。轉(zhuǎn)動(dòng)墊作用在磨料顆粒上的轉(zhuǎn)動(dòng)力和壓力會(huì)劃傷暴露的氧化物層。該劃痕在圖中表示為臺(tái)面結(jié)構(gòu)上的劃痕200。如圖2所示，劃痕200的出現(xiàn)減小了襯墊氮化物層122之上的介電材料的厚度。
過拋光也可能形成介電層的薄區(qū)域，它可能是由不正確的化學(xué)機(jī)械拋光工藝參數(shù)所導(dǎo)致，這種不正確的化學(xué)機(jī)械拋光工藝參數(shù)可以包括不正確的工藝周期、墊壓力、墊磨料、沖刷速度、漿料化學(xué)物質(zhì)和其它因素。當(dāng)一個(gè)或多個(gè)化學(xué)機(jī)械拋光工藝參數(shù)不正確時(shí)，就不可能準(zhǔn)確地控制材料的除去，結(jié)果在臺(tái)面結(jié)構(gòu)之上可能出現(xiàn)介電層的厚度小于理想值的情況。
圖3示出的是圖2所示的基片在采用介電層蝕刻除去二氧化硅層126的非保護(hù)區(qū)域從而形成洞以后的情況。在介電層蝕刻過程中，多晶硅層130上沒有被化學(xué)機(jī)械拋光除去的區(qū)域起著硬掩模(hard mask)的作用，它保護(hù)下面的介電材料。典型地，介電層蝕刻設(shè)計(jì)(例如定時(shí))為在襯墊層(如襯墊氮化物層)之上保留一定量的介電材料。例如，介電層蝕刻可能是一局部反應(yīng)離子蝕刻(RIE,reactive ion etching)或介電材料暴露表面的濕蝕刻，它可以除去約2,000-約9,800埃厚的二氧化硅層。參考圖3，介電層蝕刻設(shè)計(jì)成在介電層126中形成一洞304，而在臺(tái)面結(jié)構(gòu)114的襯墊氮化物層118之上保留一薄的介電層302(如，約800-900埃厚)。然而，由于化學(xué)機(jī)械拋光工藝缺陷的存在(例如，由于圖2所示的劃痕200)，此處二氧化硅層126的厚度小于理想值，此臺(tái)面之上較薄的二氧化硅層可能被完全蝕刻穿透，而不是被部分蝕刻。另外，前面所述介電層蝕刻化學(xué)物質(zhì)，典型地包括CHF3、CF4和/或氬氣的混合物，它允許襯墊層(如襯墊氮化物122和襯墊氧化物124)在介電層蝕刻步驟中被蝕刻穿過，從而暴露一些下面的基片112材料(典型的是單晶硅結(jié)構(gòu))。在圖3所示的臺(tái)面結(jié)構(gòu)116上會(huì)發(fā)生襯墊氧化物層和襯墊氮化物層的不希望的蝕刻。由于介電層蝕刻化學(xué)物質(zhì)典型地對(duì)硅具有選擇性(為了避免損壞多晶硅硬掩模)，在這種介電層蝕刻步驟中，既使出現(xiàn)襯墊層被無意蝕刻穿過，也不會(huì)損壞下面的硅晶片112。
為了便于進(jìn)一步處理，接著必須除去多晶硅硬掩模。因?yàn)橛糜诔ザ嗑Ч栌惭谀５亩嗑Ч栉g刻劑(典型地包括SF6和NF3)或濕蝕刻一般不容易損壞介電材料，在這種多晶硅除去步驟中，薄的介電層302下面的各層(如，襯墊氮化物層118、襯墊氧化物層120和這些層下面的基片材料)受到保護(hù)。然而，多晶硅蝕刻劑容易損壞任何由化學(xué)機(jī)械拋光工藝缺陷和CHF3/CF4/Ar介電層蝕刻或濕蝕刻綜合作用所暴露的硅基片材料(如，單晶硅)。參考圖3，在多晶硅除去的步驟中，接著會(huì)不希望地蝕刻掉位于臺(tái)面結(jié)構(gòu)116區(qū)域內(nèi)的基片材料。結(jié)果，在臺(tái)面結(jié)構(gòu)116的區(qū)域內(nèi)的基片112中形成一化學(xué)機(jī)械拋光誘發(fā)基片缺陷(如圖4中的空洞402所示)。
在化學(xué)機(jī)械拋光步驟中，如果疊層被過拋光，也會(huì)形成空洞，結(jié)果，在后續(xù)介電層蝕刻之前，臺(tái)面結(jié)構(gòu)116上會(huì)出現(xiàn)一小于所需厚度的介電層。過拋光的結(jié)果如圖5所示，臺(tái)面結(jié)構(gòu)116上的介電材料層薄于臺(tái)面結(jié)構(gòu)114上的介電材料層?；峡斩?02的出現(xiàn)會(huì)給后續(xù)形成的器件帶來問題。如，空洞402可能會(huì)導(dǎo)致后續(xù)沉積的柵極導(dǎo)體短路和/或柵極氧化物故障，它會(huì)導(dǎo)致柵極-基片，柵極-地極短路。
考慮到以上問題，人們希望有一種在介電層蝕刻過程中防止器件受化學(xué)機(jī)械拋光缺陷誘發(fā)的蝕刻損壞的改進(jìn)方法。
在一個(gè)實(shí)施例中，本發(fā)明涉及防止位于臺(tái)面的襯墊氮化物層下面的基片受化學(xué)機(jī)械拋光誘發(fā)損壞的一種方法。襯墊氮化物層沉積在一保形沉積的介電層下面。介電層沉積在一保形沉積的多晶硅層下面。該方法包括使用化學(xué)機(jī)械拋光使多晶硅層平面化，直至它向下到達(dá)介電層的至少一個(gè)表面，以暴露介電層的第一區(qū)域。
該方法還包括利用第一蝕刻參數(shù)部分蝕刻掉介電層的第一區(qū)域。第一蝕刻參數(shù)包括一蝕刻劑源氣體，它基本上對(duì)襯墊氮化物層具有選擇性，以保證既使存在化學(xué)機(jī)械拋光缺陷，襯墊氮化物層也不會(huì)被蝕刻掉。另外，該方法還包括在部分蝕刻掉介電層的第一區(qū)以后，除去多晶硅層。
在另一個(gè)實(shí)施例中，本發(fā)明涉及用于制造一淺溝槽隔離(STI,Shallowtrenchisolation)場(chǎng)效應(yīng)晶體管(FET,field effect transistor)器件的方法，該FET器件形成于硅基片的硅臺(tái)面上。該方法包括在硅臺(tái)面上沉積一襯墊氮化物層。該方法還包括在襯墊氮化物層和硅基片的上表面上保形沉積一TEOS層。該方法還包括在TEOS上保形沉積一多晶硅層。
另外，該方法包括使用化學(xué)機(jī)械拋光工藝使多晶硅層平面化，直至它向下到達(dá)TEOS層的至少一個(gè)表面，以暴露TEOS層的第一區(qū)，該第一區(qū)位于襯墊氮化物層之上。
另外，該方法包括利用第一蝕刻參數(shù)部分蝕刻掉TEOS層的第一區(qū)，該第一蝕刻參數(shù)設(shè)計(jì)為在襯墊氮化物層上保留一薄的TEOS層。第一蝕刻參數(shù)包括一蝕刻劑源氣體，它基本上對(duì)襯墊氮化物具有選擇性，以保證既使存在化學(xué)機(jī)械拋光缺陷，襯墊氮化物層也不會(huì)蝕刻掉。該方法還包括在局部蝕刻掉介電層的第一區(qū)以后除去多晶硅層。
下面將參考附圖詳細(xì)介紹本發(fā)明的這些和其它特征。
通過研究下列各圖(在這些圖中相同的參考標(biāo)號(hào)表示相同的結(jié)構(gòu))，閱讀下面的詳細(xì)說明，本發(fā)明的這些或其它優(yōu)點(diǎn)就會(huì)更為明顯。其中圖1示出了一疊層，它包括兩個(gè)臺(tái)面結(jié)構(gòu)；圖2示出的是圖1所示的基片在采用化學(xué)機(jī)械拋光步驟對(duì)多晶硅層和二氧化硅層進(jìn)行平面化以后的情況；圖3示出的是圖2所示的基片在采用介電層蝕刻除去二氧化硅層的非保護(hù)區(qū)域從而形成洞以后的情況；圖4示出了化學(xué)機(jī)械拋光誘發(fā)基片缺陷，它是由化學(xué)機(jī)械拋光工藝缺陷和用現(xiàn)有的蝕刻工藝進(jìn)行介電層蝕刻共同形成的；圖5示出了一包含臺(tái)面結(jié)構(gòu)的基片，該基片在化學(xué)機(jī)械拋光處理時(shí)受到過拋光的作用；圖6示出的是圖2所示的疊層在采用本發(fā)明的介電層蝕刻工藝蝕刻掉氧化物層以后的情況。
下面將參考附圖中示出的幾個(gè)實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。在下面的說明中，為了提供對(duì)本發(fā)明的透徹理解，提出了許多具體細(xì)節(jié)。然而，對(duì)熟悉該技術(shù)的人很明顯在沒有某些或全部這些具體細(xì)節(jié)時(shí)也可以實(shí)現(xiàn)本發(fā)明。另外，為了避免不必要繁鎖敘述，這里對(duì)熟知的工藝步驟和/或結(jié)構(gòu)沒有進(jìn)行詳細(xì)描述。
本發(fā)明涉及基片上的集成電路的制造，這種集成電路包括隨機(jī)存取存儲(chǔ)器(RAMs,random access memory)；動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAMs,dynamicrandom access memory)；同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(synchronous DRAMs)；靜態(tài)隨機(jī)存取存儲(chǔ)器(static RAMs)；和只讀存儲(chǔ)器(ROMs,read onlymemories)。也可以采用其它的集成電路，如包括專用集成電路(ASICs,application specific ICs)和可編程邏輯陣列(PLAs,programable logic arrays)的邏輯器件。
根據(jù)本發(fā)明的一個(gè)方面，集成電路制造過程中化學(xué)機(jī)械拋光誘發(fā)基片缺陷的問題得以解決是通過有利地采用一種介電層蝕刻工藝，該介電層蝕刻工藝不僅對(duì)多晶硅硬掩模具有選擇性，而且對(duì)下面的襯墊層(如襯墊氮化物)也具有選擇性。換句話說，本發(fā)明的蝕刻工藝最好可以以高度均勻性和合適的蝕刻速度蝕刻掉介電層的氧化物，而不會(huì)破壞多晶硅硬掩模和/或任何暴露的襯墊氮化物。最好是，既使出現(xiàn)了劃痕和/或過拋光和/或其它化學(xué)機(jī)械拋光處理缺陷時(shí)，本發(fā)明的介電層蝕刻工藝也不會(huì)蝕刻掉襯墊氮化物。
在后續(xù)多晶硅去除步驟中，下面的硅基片是由襯墊氮化物來保護(hù)的事實(shí)意味著不存在由于硅晶片被蝕刻掉而引起上述化學(xué)機(jī)械拋光誘發(fā)基片缺陷問題(因?yàn)槎嗑Ч栉g刻劑源氣體基本上對(duì)氮化物和氧化物具有選擇性)。圖6示出了圖2所示的疊層110在采用本發(fā)明的介電層蝕刻工藝蝕刻掉氧化物層126以后的情況。如圖6所示，既使在介電層蝕刻步驟之前劃痕200已減小了臺(tái)面結(jié)構(gòu)116之上的氧化物層的厚度時(shí)，襯墊氮化物層122也不會(huì)被蝕刻掉。在圖6中，多晶硅硬掩模被除去，沒有對(duì)下面的基片112造成任何損壞。
在一個(gè)實(shí)施例中，本發(fā)明的介電層蝕刻工藝采用一種包括C4F8的蝕刻劑源氣體來蝕刻TEOS氧化物層，以形成前面所述的洞(如圖3中所示的洞302)?？晒┻x擇地，氬氣和/或一氧化碳可以加到介電層蝕刻劑源氣體中。氬氣通過提供粒子轟擊來改進(jìn)蝕刻，而一氧化碳可以幫助改進(jìn)蝕刻的均勻性。
在一個(gè)實(shí)施例中，本發(fā)明的介電層蝕刻工藝是在日本東京的TokyoElectric的一種Tel Unity Ⅱ(TEL 850雙偶極子環(huán)形磁鐵)蝕刻系統(tǒng)中進(jìn)行的。其它的蝕刻工藝也可采用。這種蝕刻工藝包括干蝕刻；等離子體蝕刻；反應(yīng)離子蝕刻(RIE,reactive ion etching)；電子回旋共振(ECR,electron cyclotronresonance)蝕刻；高密度等離子體(HDP,high desity plasma)蝕刻或類似的蝕刻。只要所用的介電層蝕刻工藝基本上對(duì)多晶硅硬掩模材料和下面的襯墊氮化物材料均具有選擇性，那么任何類型的蝕刻都可以采用。這是因?yàn)楸景l(fā)明在一定程度上依賴于這樣一種非顯而易見的認(rèn)識(shí)在這里所公開的結(jié)構(gòu)中，通過設(shè)計(jì)一介電(或氧化物)蝕刻工藝可有效地抑制化學(xué)機(jī)械拋光誘發(fā)基片缺陷，這種蝕刻工藝既使在化學(xué)機(jī)械拋光過程中出現(xiàn)劃痕或過拋光時(shí)也不會(huì)蝕刻掉襯墊氮化物層。
使用上述Tel Unity Ⅱ蝕刻系統(tǒng)，發(fā)現(xiàn)下面的蝕刻參數(shù)適合于8英寸的晶片。
表1
C4F8/氬氣(也可以為一氧化碳)的使用是非顯而易見的，因?yàn)檫@種化學(xué)物質(zhì)如果用于蝕刻介電層，在一些情況下會(huì)產(chǎn)生聚合物沉積。蝕刻之后，需要用單獨(dú)的工藝來除去聚合物沉積。因此，本領(lǐng)域的技術(shù)人員在沒有認(rèn)識(shí)到還為襯墊氮化物提供選擇性的需要時(shí)通常不會(huì)使用這種化學(xué)物質(zhì)。另外，C4F8/Ar(有時(shí)也可以是一氧化碳)是典型的較貴的化學(xué)物質(zhì)，它比可以用來蝕刻介電層，同時(shí)提供對(duì)多晶硅的選擇性的化學(xué)物質(zhì)(如CHF3/CF4/Ar)貴。因此，在沒有認(rèn)識(shí)到對(duì)襯墊氮化物選擇性有利于減少化學(xué)機(jī)械拋光誘發(fā)基片缺陷時(shí)，本發(fā)明的介電層蝕刻工藝的采用是非顯而易見的。
在一個(gè)實(shí)施例中，介電層蝕刻工藝中使用的C4F8/Ar(和/或CO)所產(chǎn)生的上述聚合物沉積可以用一可選擇的閃蝕(flash)步驟(如用氧氣作為閃蝕源氣體)來除去。在一種情況下，發(fā)現(xiàn)在上述Tel Unity Ⅱ室中15秒鐘的閃蝕步驟效果很好。
在另一實(shí)施例中，可以使用一穿透蝕刻步驟來保證在執(zhí)行主介電層蝕刻步驟之前下面的氧化物充分暴露和/或減小氧化物護(hù)欄的高度。參考圖3，氧化物護(hù)欄在圖中表示為護(hù)欄306。在一個(gè)實(shí)例中，穿透蝕刻的氧化物多晶硅選擇性比約為1∶1，它可以用幾乎相同的速率蝕刻掉多晶硅和氧化物材料。表2示出了這種穿透蝕刻步驟使用于8英寸的晶片時(shí)的合適參數(shù)。
表2
已發(fā)現(xiàn)使用本發(fā)明的C4F8/Ar介電層蝕刻工藝與使用CHF3/CF4/Ar化學(xué)物質(zhì)的介電層蝕刻相比，有利地增大了氧化物多晶硅的選擇性比。在一種情況下，氧化物多晶硅的選擇性比為25∶1或更大(與CHF3/CF4/Ar化學(xué)物質(zhì)介電層蝕刻的7∶1比較)。既使選擇性比為10∶1或更高(如，取決于各層的組成和/或其它蝕刻條件)，這種改進(jìn)也因其產(chǎn)生較高的選擇性比的蝕刻而具有價(jià)值。
另外，還發(fā)現(xiàn)使用本發(fā)明的C4F8/Ar介電層蝕刻工藝與使用CHF3/CF4/Ar化學(xué)物質(zhì)的介電層蝕刻相比，有利地增大了氧化物氮化物的選擇性比。在一種情況下，氧化物氮化物的選擇性比為25∶1或更高(與CHF3/CF4/Ar化學(xué)物質(zhì)介電層蝕刻的2∶1比較)。如上所述，這種高的氧化物和氮化物選擇性比在介電層蝕刻步驟中可以防止襯墊氮化物被蝕刻掉。既使這種選擇性比為5∶1,10∶1或更高(如，取決于各層的成分和/或其它蝕刻條件)，這種改進(jìn)因其更好的選擇性比的蝕刻而具有價(jià)值。因此，既使在化學(xué)機(jī)械拋光步驟中出現(xiàn)劃痕和/或過拋光時(shí)，化學(xué)機(jī)械拋光誘發(fā)基片缺陷不再是個(gè)問題。
盡管這里將C4F8作為既對(duì)硬掩模的多晶硅，又對(duì)氮化物具有選擇性的合適的蝕刻劑，其它具有這種功能的傳統(tǒng)的蝕刻劑也是可采用的。僅作為舉例，C2F6、C3F8和CH3F蝕刻劑是可采用的。另外，應(yīng)用材料公司(AppliedMaterials)的蝕刻室(如AME HDP型)已經(jīng)使用C2F6和C3F8進(jìn)行了試驗(yàn)。本發(fā)明的創(chuàng)造性一定程度上依賴于一種非顯而易見的認(rèn)識(shí)設(shè)計(jì)這樣一種蝕刻工藝是很重要的這種工藝不僅對(duì)多晶硅，而且對(duì)下面的氮化物都具有選擇性，以防止在介電層蝕刻步驟之前，由劃痕、過拋光和/或其它化學(xué)機(jī)械拋光缺陷不適當(dāng)?shù)販p小氮化物之上的薄的氧化物層的厚度而形成化學(xué)機(jī)械拋光誘發(fā)基片缺陷。
多晶硅層除去以后，可以執(zhí)行另外的處理步驟，以制造成品集成電路。所得的集成電路可以用于各種電子設(shè)備中，它包括計(jì)算機(jī)；消費(fèi)電子裝置；商業(yè)電子裝置和類似物。
至此，已根據(jù)幾個(gè)優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了介紹，在本發(fā)明的范疇內(nèi)還有其它的替代物、變型和等同物。例如，盡管為了便于理解，這里參考晶體管來介紹本發(fā)明，必須理解的是本發(fā)明也適用于其它類型的器件(如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)。
另外，盡管襯墊氧化物層沉積在臺(tái)面結(jié)構(gòu)的氮化物層下面，本發(fā)明同樣適合下面不沉積襯墊氧化物層的臺(tái)面結(jié)構(gòu)。必須指出的是有許多實(shí)施本發(fā)明方法的方式。下面的權(quán)利要求書包括了在本發(fā)明的精神和范疇內(nèi)的所有替代、變換和等同物。
權(quán)利要求
1．一種防止設(shè)在臺(tái)面的襯墊氮化物下面的基片受化學(xué)機(jī)械拋光誘發(fā)的損壞的方法，所述襯墊氮化物設(shè)置在一保形沉積的介電層下面，所述介電層設(shè)置在一保形沉積的多晶硅層下面，所述方法包括利用所述化學(xué)機(jī)械拋光使所述多晶硅層平面化，直至它向下到達(dá)至少所述介電層的表面，以暴露所述介電層的一第一區(qū)域；用第一蝕刻參數(shù)部分蝕刻所述介電層的所述第一區(qū)域，所述第一蝕刻參數(shù)包括一蝕刻劑源氣體，它基本上對(duì)所述襯墊氮化物層具有選擇性，以保證既使存在化學(xué)機(jī)械拋光缺陷，所述襯墊氮化物層也不會(huì)被蝕刻掉；在部分蝕刻所述介電層的所述第一區(qū)域以后，除去所述多晶硅層。
2．如權(quán)利要求1所述的方法，其中，所述蝕刻劑源氣體包括C4F8。
3．如權(quán)利要求2所述的方法，其中，所述蝕刻劑源氣體還包括氬氣。
4．如權(quán)利要求3所述的方法，其中，所述蝕刻劑源氣體還包括CO。
5．如權(quán)利要求1所述的方法，其中，所述蝕刻劑源氣體對(duì)氧化物襯墊氮化物的選擇性比約大于25∶1。
6．如權(quán)利要求1所述的方法，其中，所述蝕刻劑源氣體還基本上對(duì)所述多晶硅層具有選擇性。
7．如權(quán)利要求6所述的方法，其中，所述蝕刻劑源氣體對(duì)氧化物多晶硅的選擇性比約大于25∶1。
8．如權(quán)利要求1所述的方法，其中，所述基片用于自對(duì)準(zhǔn)場(chǎng)效應(yīng)晶體管器件的制造。
9．如權(quán)利要求1所述的方法，其中，所述基片用于制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。
10．如權(quán)利要求1所述的方法，還包括在部分蝕刻掉所述第一區(qū)之前的一穿透蝕刻步驟，所述穿透蝕刻步驟采用包括CHF3和CF4的穿透蝕刻源氣體。
11．如權(quán)利要求1所述的方法，其中，用包括SF6和NF3的多晶硅除去源氣體進(jìn)行所述除去所述多晶硅層的步驟。
12．一種用于制造一淺溝槽隔離場(chǎng)效應(yīng)晶體管器件的方法，所述場(chǎng)效應(yīng)晶體管器件形成于一硅基片的硅臺(tái)面之上，所述方法包括在所述硅臺(tái)面之上沉積一層襯墊氮化物層；在所述襯墊氮化物層和所述硅基片的上表面之上保形沉積一層TEOS層；在所述TEOS層上面保形沉積一層多晶硅層；利用化學(xué)機(jī)械拋光工藝使所述多晶硅層平面化，直至它向下到達(dá)至少所述TEOS層的一表面，以暴露所述TEOS層的一第一區(qū)，所述第一區(qū)位于所述襯墊氮化物層之上；利用第一蝕刻參數(shù)部分蝕刻掉所述TEOS層的第一區(qū)，所述第一蝕刻參數(shù)設(shè)計(jì)成在所述襯墊氮化物層上面保留一所述TEOS薄層，所述第一蝕刻劑參數(shù)包括一蝕刻劑源氣體，它基本上對(duì)所述襯墊氮化物層具有選擇性，以保證既使存在化學(xué)機(jī)械拋光缺陷，所述襯墊氮化物層也不會(huì)被蝕刻掉；以及在部分蝕刻掉所述介電層的所述第一區(qū)以后，除去所述多晶硅層。
13．如權(quán)利要求12所述的方法，其中，所述化學(xué)機(jī)械拋光缺陷包括在所述TEOS層的所述第一區(qū)內(nèi)的一劃痕。
14．如權(quán)利要求13所述的方法，其中，所述蝕刻劑源氣體包括C4F8。
15．如權(quán)利要求14所述的方法，其中，所述蝕刻劑源氣體還包括氬氣。
16．如權(quán)利要求15所述的方法，其中，所述蝕刻劑源氣體還包括CO。
17．如權(quán)利要求12所述的方法，其中，所述化學(xué)機(jī)械拋光缺陷包括過拋光所述TEOS層的所述第一區(qū)。
18．如權(quán)利要求12所述的方法，其中，所述蝕刻劑源氣體對(duì)氧化物襯墊氮化物的選擇性比大于約25∶1。
19．如權(quán)利要求12所述的方法，其中，所述蝕刻劑源氣體對(duì)所述多晶硅層基本上也具有選擇性。
20．如權(quán)利要求19所述的方法，其中，所述蝕刻劑源氣體對(duì)氧化物多晶硅的選擇性比大于約25∶1。
21．如權(quán)利要求12所述的方法，其中，所述基片用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器集成電路的制造。
全文摘要
一種防止設(shè)在臺(tái)面的襯墊氮化物下面的基片受化學(xué)機(jī)械拋光誘發(fā)的損壞的方法,其利用化學(xué)機(jī)械拋光使多晶硅層平面化,直至它向下到達(dá)至少介電層的表面,以暴露介電層的一第一區(qū)域;用第一蝕刻參數(shù)部分蝕刻介電層的第一區(qū)域,第一蝕刻參數(shù)包括一蝕刻劑源氣體,它基本上對(duì)襯墊氮化物層具有選擇性,以保證即使存在化學(xué)機(jī)械拋光缺陷,襯墊氮化物層也不會(huì)被蝕刻掉;在部分蝕刻介電層的第一區(qū)域以后,除去多晶硅層。
文檔編號(hào)H01L21/76GK1211065SQ9811524
公開日1999年3月17日 申請(qǐng)日期1998年6月25日 優(yōu)先權(quán)日1997年6月27日
發(fā)明者馬克斯·G·利維, 沃爾夫?qū)げ窦{, 伯恩哈德·菲格爾, 喬治·R·戈斯, 保羅·帕里斯, 馬修·J·森德爾巴赫, 王廷浩, 威廉·C·威爾, 于爾根·威特曼 申請(qǐng)人:西門子公司, 國(guó)際商業(yè)機(jī)器公司