專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，特別涉及一種諸如掩模ROM(只讀存儲器)之類的半導(dǎo)體器件的制造方法，這類半導(dǎo)體器件的編碼程序是通過離子注入寫入的存儲信息。
在一塊掩模ROM中，由于是在其晶片形成步驟中作編碼程序的，因而要求將掩模ROM的往返時(shí)間(TAT)縮小到比臨近晶片形成的最終步驟時(shí)的編碼程序步驟短。也就是說，由于在掩模ROM的制造中在緊接編碼程序步驟之前有許多晶片是處于存放步驟之中，而它們的編碼程序步驟是按照各自用戶的編碼數(shù)據(jù)進(jìn)行的，因而若能縮短編碼程序步驟與最終步驟之間的時(shí)間就能提前提交掩模ROM。
在常規(guī)的半導(dǎo)體器件制造方法中，是在形成柵電極或是形成一層夾層絕緣膜之后進(jìn)行編碼程序的，與此相反，在有一種制造方法中，為了縮短產(chǎn)品的TAT，在形成鋁布線之后進(jìn)行編碼程序。
對后一種方法將參照圖9至13予以描述。圖9中是一“非與”(NAND)型掩模ROM存儲器陣列的平面視圖，設(shè)置了元件隔離區(qū)42以及與元件隔離區(qū)42正交的柵電極44。一層鋁布線46排列在元件隔離區(qū)42上，蓋住后述區(qū)域。編碼程序的離子注入?yún)^(qū)47被安排成使它們蓋住存儲單元晶體管的溝道。
圖10是沿圖9中的A-B線所取的存儲器陣列的一剖面圖，它示出了一過量刻蝕深度為t4時(shí)的編碼程序步驟。在圖10中，由一層場氧化膜形成的元件隔離區(qū)42形成在一塊P型半導(dǎo)體基片41上，而一層多晶硅的柵電極44則經(jīng)元件隔離區(qū)42以及形成在鄰近元件隔離區(qū)42之間的柵絕緣膜43形成在半導(dǎo)體基片上。在柵電極44上形成一層夾層絕緣膜45，并在部分夾層絕緣膜45上形成一層鋁布線46，夾層絕緣膜45在元件隔離區(qū)42的正上方。在鋁布線46上形成一層光刻膠膜49，并經(jīng)對光刻膠膜49進(jìn)行圖形加工對夾層絕緣膜45而后對編碼程序的離子注入?yún)^(qū)47(圖9)進(jìn)行開孔。編碼程序的離子注入是經(jīng)光刻膠膜49的開孔部位并以鋁布線46作掩模進(jìn)行的。經(jīng)夾層絕緣膜45、柵電極44和柵絕緣膜43注入N型離子(例如，磷離子P+)，并在存儲單元晶體管的溝道區(qū)內(nèi)形成N型的擴(kuò)散層50。編碼程序取決于存儲單元晶體管的溝道區(qū)內(nèi)是否形成有N型擴(kuò)散層50。未形成有N型擴(kuò)散層50的存儲單元晶體管的閾值未變，并保持為增強(qiáng)型晶體管，而形成有N型擴(kuò)散層50的存儲單元晶體管則閾值下降，并變成耗盡型晶體管。
圖11為沿圖9的A-B線所取的存儲器單元陣列的剖面圖，它示出一過量刻蝕深度為t5時(shí)的編碼程序，t5大于t4。圖10和11之間過量刻蝕深度的差別是由在半導(dǎo)體器件制造步驟中的刻蝕裝置等的刻蝕條件不同造成夾層絕緣膜45的過量刻蝕深度不同而引起的。由于t5大于t4，自基片表面起測量的圖11中為編碼程序進(jìn)行離子注入形成在半導(dǎo)體基片41中的N型擴(kuò)散層50要比圖10中所示的情形深。因而，圖11中所示情形的存儲單元晶體管的閾值沒有得到充分降低，就有可能造成錯(cuò)誤的編碼程序。此外，由于N型擴(kuò)散層50形成得深，鄰近存儲器單元晶體管之間的區(qū)域P中的元件隔離被降低，這也可能產(chǎn)生錯(cuò)誤的程序。
圖12和13是沿圖9中A-B線所取存儲器單元陣列的剖面圖，它們分別示出了當(dāng)夾層絕緣膜45的厚度為t6和為t7時(shí)的編碼程序步驟。圖12和圖13之間夾層絕緣膜45的厚度差是半導(dǎo)體器件制造步驟中的薄膜形成裝置等的薄膜形成條件不同造成的。由于t6大于t7，自基片表面起測量的圖13中為編碼程序進(jìn)行離子注入形成的N型擴(kuò)散層50的深度相比起來要大于圖12中所示情形，即使當(dāng)過量刻蝕深度相同時(shí)也是如此。因而，圖13所示情形的存儲器單元晶體管的閾值沒有得到充分降低，就有可能造成錯(cuò)誤的編碼程序。此外，由于N型擴(kuò)散層50的深度大，鄰近的N型擴(kuò)散層50之間的區(qū)域P內(nèi)的元件隔離特性下降，要引起編碼程序差錯(cuò)。
通常在晶片制造中存在著制造條件的變動。特別是，可能引起編碼程序差錯(cuò)的制造條件變動可使晶片加工的成品率下降。此外，由于在一片晶片內(nèi)以及在晶片之間出現(xiàn)制造條件的變動，就有多種變動的制造條件引起編碼程序差錯(cuò)。
在過去，是由于在鋁布線圖形加工中出現(xiàn)的夾層絕緣膜的厚度變動以及夾層絕緣膜的過量刻蝕深度的變動引起差錯(cuò)的程序。也就是說，為編碼程序進(jìn)行離子注入所通過的夾層絕緣膜的厚度受這兩類的變動而變動。因此，由離子穿過厚度變化的夾層絕緣膜形成的N型擴(kuò)散層深度也是變化的，這使存儲器單元晶體管的閾值變動，引起編碼程序差錯(cuò)。特別是，在NAND型單元陣列的情況下，當(dāng)N型擴(kuò)散層的深度增大時(shí)，鄰近存儲器單元晶體管之間元件隔離區(qū)的元件隔離特性下降，導(dǎo)致差錯(cuò)的程序。
具體地說，所處的情況例如是，夾層絕緣的厚度為300毫微米(nm)且在鋁布線圖形加工中夾層絕緣膜的過量刻蝕深度為100nm，而所處的制造條件變動為±10％，為編碼程序進(jìn)行離子注入所穿過的夾層絕緣膜厚度的最大值則為(300+30)-(100-10)=220nm，而夾層絕緣膜厚度的最小值則為(300-30)-(100+10)=160nm。也就是說，夾層絕緣膜的厚度變動變?yōu)?0nm，N型擴(kuò)散層深度以60nm相似地變動。以這樣的擴(kuò)散層深度變動，存儲器單元晶體管得不到充分的耗盡，引起差錯(cuò)程序。
此外，由于通常為了提供一層供編碼程序的離子注入掩膜，在晶片表面上有一層要進(jìn)行圖形加工的光刻膠膜，晶片表面由于在其上形成一層鋁布線而不平坦，這就由于在晶片表面的存在臺階部位造成在光刻膠的曝光步驟中焦點(diǎn)散離而難以精確加工光刻膠的薄膜圖形。也就是說，當(dāng)光刻膠的圖形窗孔尺寸超過預(yù)定值時(shí)，離子就可能注入到非注入?yún)^(qū)上，導(dǎo)致差錯(cuò)程序。在另一方面，當(dāng)光刻膠圖形的窗孔尺寸小于預(yù)定值時(shí)，注入到注入?yún)^(qū)的離子不充分，也導(dǎo)致差錯(cuò)程序。
本發(fā)明的一項(xiàng)目的是要提供一種半導(dǎo)體器件的制造方法，它能減少由于制造條件變動所引起的差錯(cuò)程序。
為了實(shí)現(xiàn)上述目的，按照本發(fā)明的一種方式，一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有在一塊半導(dǎo)體基片中形成存儲器單元晶體管，在存儲器單元晶體管上經(jīng)一層夾層絕緣膜形成一層金屬布線、形成一層絕緣膜并使后述這層膜掩埋住金屬布線、平整絕緣膜以及利用加工成圖形的光刻膠膜和金屬布線作掩膜向絕緣膜注入離子。
按照本發(fā)明的另一種方式，一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有，在一塊半導(dǎo)體基片中形成存儲器單元晶體管，在存儲器單元晶體管上經(jīng)一層夾層絕緣膜形成一層金屬布線、形成一層絕緣膜并使后述這層膜掩埋住金屬布線、平整絕緣膜、利用加工成圖形的光刻膠膜和金屬布線作掩膜刻蝕去一部分平整的絕緣膜和夾層絕緣膜以及利用未刻蝕掉的部分絕緣膜、夾層絕緣膜和金屬布線作掩膜注入離子。
按照本發(fā)明的又一種方式，一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有，在一塊半導(dǎo)體基片上形成存儲器單元晶體管，在存儲器單元晶體管上經(jīng)一層夾層絕緣膜形成一層金屬布線、形成一層絕緣膜并使后述這層膜掩埋住金屬布線、平整絕緣膜、在平整的絕緣膜上形成一層覆蓋膜、平整覆蓋膜、利用一層加工成圖形的光刻膠膜和金屬布線作掩膜刻除部分平整的覆蓋膜、絕緣膜和夾層絕緣膜以及利用未刻除的部分覆蓋膜、夾層絕緣膜和金屬布線作掩膜注入離子。
對本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)，通過結(jié)合附圖參閱以下具體的發(fā)明說明將會更加清楚，其中圖1為說明本發(fā)明的第一實(shí)施例的一種半導(dǎo)體器件的平面示意圖；圖2為說明本發(fā)明第一實(shí)施例的制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖3為說明本發(fā)明第一實(shí)施例的另一制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖4為說明本發(fā)明第一實(shí)施例的另一制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖5為說明本發(fā)明第一實(shí)施例的另一制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖6為說明本發(fā)明第一實(shí)施例的另一制造步驟的一種半導(dǎo)體器件的剖面示意圖7為說明本發(fā)明第二實(shí)施例的制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖8為說明本發(fā)明第三實(shí)施例的制造步驟的一種半導(dǎo)體器件的剖面示意圖；圖9為一種常規(guī)半導(dǎo)體器件的平面示意圖；圖10為說明一種常規(guī)半導(dǎo)體器件的制造方法的半導(dǎo)體器件的剖面示意圖；圖11為說明一種常規(guī)半導(dǎo)體器件的制造方法的另一半導(dǎo)體器件的剖面示意12為說明一種常規(guī)半導(dǎo)體器件的制造方法的另一半導(dǎo)體器件的剖面示意圖；以及圖13為說明一種常規(guī)半導(dǎo)體器件的制造方法的另一半導(dǎo)體器件的剖面示意圖；下面將參照圖1至8對本發(fā)明的最佳實(shí)施例進(jìn)行說明。
圖1為一NAND型掩模只讀存儲器(ROM)的一存儲器單元陣列的平面圖，在此存儲器單元陣列中，在一塊半導(dǎo)體基片上形成元件隔離區(qū)2和與元件隔離區(qū)2正交的柵電極4。形成一層鋁布線6覆蓋著元件隔離區(qū)2。所設(shè)的編碼程序的離子注入?yún)^(qū)7分別覆蓋著存儲器單元晶體管的溝道。
圖2至6為用以說明本發(fā)明第一實(shí)施例的一種半導(dǎo)體器件的制造方法的剖面示意圖。如圖2中所示，由一層場氧化膜在一塊P型半導(dǎo)體基片1上形成元件隔離區(qū)2。10nm厚度的柵絕緣膜3形成在除形成有元件隔離區(qū)2的部分以外的部分P型半導(dǎo)體基片1上。然后，在P型半導(dǎo)體基片1的整個(gè)表面上形成一層多晶硅的柵電極4。柵電極4是由形成在P型半導(dǎo)體基片1的整個(gè)表面上的一層100nm厚度的多晶硅膜形成的，而后在多晶硅膜上形成一層100nm厚度的硅化物膜。
然后，如圖3中所示，在多晶硅柵電極4上形成一層300nm厚度的夾層絕緣膜5，并在夾層絕緣膜5上形成鋁布線6。鋁布線6是通過對形成在夾層絕緣膜5上的一層500nm厚度的鋁膜進(jìn)行圖形加工形成的。在此情況下，在加工鋁布線6的圖形中，夾層絕緣膜5被過量刻蝕100nm的深度。
此后，如圖4中所示，形成一層700nm厚度的絕緣膜8填充鋁布線6的間隙。然后，如圖5中所示，用化學(xué)-機(jī)械拋光法(CMP)使絕緣膜8平整。當(dāng)然，也可用CMP以外的其它方法平整絕緣膜8。
如圖6中所示，編碼程序是通過在平整的絕緣膜8上形成一層光刻膠膜9，對光刻膠膜9加工圖形以及利用加工圖形的光刻膠膜9和鋁布線6作掩膜進(jìn)行編碼程序的離子注入實(shí)現(xiàn)的。在注入磷離子的情況下，離子的注入能量約為1000KeV。磷離子經(jīng)絕緣膜8、夾層絕緣膜5、柵電極4和柵絕緣膜3注入，并在存儲器單元晶體管的溝道區(qū)內(nèi)形成N型的擴(kuò)散層10。
在圖6中，離子注入通過的絕緣膜8和夾層絕緣膜5的全部厚度為t1。全部的厚度t1既不取決于夾層絕緣膜5的厚度也不取決于在鋁布線6的圖形加工中夾層絕緣膜5的過量刻蝕變動。因而，傾向于由編碼程序的離子注入形成N型擴(kuò)散層10的深度變動，從而減小了差錯(cuò)程序的可能性。此外，由于離子注入掩膜的光刻膠圖形是設(shè)在平整的下層表面上，這就有可能限制了在光刻膠曝光中由于散焦而造成的圖形尺寸變動。
這里，將參照圖7對本發(fā)明的半導(dǎo)體器件制造方法的第二實(shí)施例進(jìn)行說明，圖7為表示第二實(shí)施例中編碼程序步驟的半導(dǎo)體器件的剖面示意圖。圖7中所示進(jìn)行編碼程序步驟的晶片是經(jīng)與圖2至5所示第一實(shí)施例類似的相應(yīng)步驟順序在一塊P型半導(dǎo)體基片1上形成有元件隔離區(qū)2、柵絕緣膜3、柵電極4、一層夾層絕緣膜5、一層鋁布線6和一層平整的絕緣膜8。
如圖7中所示，在平整的絕緣膜8上形成一層加工成圖形的光刻膠膜9，而后利用光刻膠膜9和鋁布線6作掩膜刻除部分絕緣膜8和夾層絕緣膜5。此后，利用未刻除的絕緣膜8、夾層絕緣膜5和金屬布線6作掩膜進(jìn)行離子注入。在注入磷離子的情況下，離子的注入能量約為160KeV。磷離子通過柵電極4和柵絕緣膜3注入，并在存儲器單元晶體管的溝道區(qū)內(nèi)形成N型的擴(kuò)散層10。在此情況下，通過注入離子的絕緣膜8和夾層絕緣膜5的全部薄膜厚度t2為0。因此，在第二實(shí)施例中，有可能比第一實(shí)施例減少了注入能量，它能限制注入離子沿橫向的擴(kuò)散并進(jìn)一步降低了差錯(cuò)程序的可能性。
圖8為表示本發(fā)明制造方法的第三實(shí)施例中編碼程序步驟的半導(dǎo)體器件的剖面示意圖。圖8中所示進(jìn)行編碼程序步驟的晶片是經(jīng)與圖2至5所示第一實(shí)施例類似的相應(yīng)步驟順序在一塊P型半導(dǎo)體基片1上形成有元件隔離區(qū)2、柵絕緣膜3、一層?xùn)烹姌O4、一層夾層絕緣膜5、一層鋁布線6和一層平整的絕緣膜8。
如圖8中所示，具有300nm厚度的一層覆蓋膜11形成在平整的絕緣膜8上。然后，用CMP法對覆蓋膜11進(jìn)行平整。平整的方法不僅限于CMP法。此后，在平整的覆蓋膜11上形成一層加工成圖形的光刻膠膜9，而后利用光刻膠膜9和鋁布線6作掩膜刻除部分覆蓋膜11、絕緣膜8和夾層絕緣膜5。此后，利用未刻除的光刻膠膜9和金屬布線6作掩膜經(jīng)覆蓋膜11、絕緣膜8和夾層絕緣膜5注入離子，形成N型擴(kuò)散區(qū)10。在注入磷離子的情況下，離子的注入能量約為1200KeV。由于在第三實(shí)施例中編碼程序工藝是在形成覆蓋膜11之后進(jìn)行的，它與本發(fā)明的第一實(shí)施例相比具有縮短了TAT的好處。
如前所述，按照本發(fā)明的第一實(shí)施例，能夠避免在編碼程序中由離子注入形成N型擴(kuò)散層的深度變動以及在光刻膠曝光步驟中的散焦，從而能夠減少由于制造條件變動而引起的差錯(cuò)程序。
按照本發(fā)明的第二實(shí)施例，有可能降低離子注入的能量并限制注入離子的橫向擴(kuò)散。因而，在第一實(shí)施例所取得的優(yōu)點(diǎn)之外還取得了有可能進(jìn)一步減少差錯(cuò)程序的優(yōu)點(diǎn)。
按照本發(fā)明的第三實(shí)施例，由于編碼程序工藝是在覆蓋膜形成之后進(jìn)行的，因而在第一和第二實(shí)施例之外，它還有可能取得進(jìn)一步縮短TAT的優(yōu)點(diǎn)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有在一塊半導(dǎo)體基片上形成存儲器單元晶體管；經(jīng)一層夾層絕緣膜在所述的存儲器單元晶體管上形成一層金屬布線；形成一層絕緣膜用以埋住所述的金屬布線；平整所述的絕緣膜；以及利用加工成圖形的一層光刻膠膜和所述的金屬布線作為掩膜經(jīng)所述絕緣膜向所述的半導(dǎo)體基片注入離子。
2.按照權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述的平整步驟是用化學(xué)機(jī)械拋光的方法進(jìn)行的。
3.一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有在一塊半導(dǎo)體基片上形成存儲器單元晶體管；經(jīng)一層夾層絕緣膜在所述的存儲器單元晶體管上形成一層金屬布線；形成一層絕緣膜用以埋住所述的金屬布線；平整所述的絕緣膜；利用加工成圖形的一層光刻膠膜和所述的金屬布線作掩膜刻蝕掉部分所述的平整絕緣膜和所述的夾層絕緣膜；以及利用未刻蝕掉的部分所述絕緣膜、所述夾層絕緣膜和所述金屬布線作掩膜注入離子。
4.按照權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述的平整步驟是用化學(xué)機(jī)械拋光的方法進(jìn)行的。2
5.一種半導(dǎo)體器件的制造方法，其特征在于，它包括的步驟有在一塊半導(dǎo)體基片上形成存儲器單元晶體管；經(jīng)一層夾層絕緣膜在所述的存儲器單元晶體管上形成一層金屬布線；形成一層絕緣膜用以埋住所述的金屬布線；平整所述的絕緣膜；在所述平整的絕緣膜上形成一層覆蓋膜；平整所述的覆蓋膜；利用加工成圖形的一層光刻膠膜和所述的金屬布線作掩膜刻蝕掉部分所述的平整覆蓋膜、所述的絕緣膜和所述的夾層絕緣膜；以及利用未刻蝕掉的部分所述覆蓋膜、所述絕緣膜、所述夾層絕緣膜和所述金屬布線作掩膜注入離子。
6.按照權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，所述的絕緣膜平整步驟和所述的覆蓋膜平整步驟是分別用化學(xué)機(jī)械拋光的方法進(jìn)行的。
全文摘要
為了減少因制造條件變動而引起的掩模ROM等半導(dǎo)體器件差誤程序的幾率,本發(fā)明的方法包括的步驟有:在半導(dǎo)體基片上形成存儲單元晶體管、在這些晶體管上形成金屬布線、形成絕緣膜埋住金屬布線、平整絕緣膜以及利用加工的薄膜圖形和金屬布線作掩膜注入離子。本發(fā)明的方法還可以包括利用光刻膠膜和金屬布線作掩膜刻蝕掉部分平整的絕緣膜和夾層絕緣膜并利用未刻蝕掉的部分絕緣膜和夾層絕緣膜以及金屬布線作掩膜進(jìn)行離子注入等步驟。
文檔編號H01L21/70GK1209653SQ98117209
公開日1999年3月3日 申請日期1998年8月5日 優(yōu)先權(quán)日1997年8月25日
發(fā)明者小槻一貴 申請人:日本電氣株式會社