專利名稱：制造帶有硅化結(jié)和注入結(jié)的半導(dǎo)體芯片的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片，更詳細(xì)地說，涉及用于在同一半導(dǎo)體芯片上產(chǎn)生硅化結(jié)和注入結(jié)的方法。
埋入式存儲器芯片已迅速日益變成為更加不可缺少的高工藝技術(shù)元件。埋入式存儲器芯片，例如埋入式動態(tài)隨機(jī)存取存儲器(DRAM)，是指半導(dǎo)體芯片包括帶有“埋入”其中的存儲器陣列的邏輯電路。埋入式DRAM芯片改善了數(shù)據(jù)傳輸速率以及增加芯片的帶寬。埋入式DRAM芯片在多媒體和通信領(lǐng)域有許多應(yīng)用。
雖然埋入式DRAM芯片是需要的，但制造卻相對地更加困難。一般，邏輯電路需要硅化結(jié)而同時(shí)存儲器陣列采用注入結(jié)。這兩種類型的結(jié)要用兩種不同的工藝來產(chǎn)生，結(jié)合成簡單的工藝過程序列有一些困難。例如，需要較高的反應(yīng)溫度形成硅化物結(jié)，可能會出現(xiàn)與注入結(jié)完整性有關(guān)的問題。進(jìn)而，必須把硅化工藝和注入工藝結(jié)合成一體，而不過分使工藝過程序列復(fù)雜化或過分增加全部工藝過程所需的熱處理過程的次數(shù)。離子注入結(jié)是用摻雜劑離子轟擊硅表面形成的。離子注入結(jié)不象硅化結(jié)那樣具有低薄層電阻。但是，離子注入結(jié)具有可控制的亞表面深度摻雜濃度。
為了降低整個(gè)半導(dǎo)體結(jié)的薄層電阻來形成硅化結(jié)。在覆蓋含硅層的半導(dǎo)體芯片表面上，淀積難熔金屬。使該難熔金屬，例如，鈦或鈷與底下的含硅層起反應(yīng)，形成硅化物。在硅表面上形成硅化物由金屬硅界面狀態(tài)決定。為了進(jìn)行硅化物反應(yīng)，要求淀積高純金屬和潔凈表面。任何一點(diǎn)殘留物或污染物都將導(dǎo)致不均勻的硅化物層。
因此，需要有一種半導(dǎo)體器件，其中能以簡單的工藝過程序列在同一半導(dǎo)體芯片上形成硅化結(jié)和注入結(jié)。
一種半導(dǎo)體器件的制造方法，包括下列步驟提供帶有一存儲器區(qū)和一邏輯電路區(qū)的一半導(dǎo)體芯片；各自具有形成于其中的柵結(jié)構(gòu)；以及順序地在該邏輯電路區(qū)形成硅化結(jié)和在該存儲器區(qū)形成注入結(jié)。
特別是，一種半導(dǎo)體器件的制造方法，包括下列步驟提供帶有一存儲器區(qū)和一邏輯電路區(qū)的半導(dǎo)體器件；刻蝕一第一介質(zhì)層，從邏輯電路區(qū)上除去第一介質(zhì)層和把在存儲器區(qū)上的第一介質(zhì)層制成圖形；刻蝕在存儲器區(qū)和邏輯電路區(qū)兩者上配置在第一介質(zhì)層之下的第二介質(zhì)層，形成柵結(jié)構(gòu)和露出在第二介質(zhì)層下的含硅柵氧化層；在存儲器區(qū)和從邏輯電路區(qū)除去間隔層的該邏輯電路區(qū)的上邊，淀積一間隔層；在該存儲器區(qū)和該邏輯電路區(qū)上淀積難熔金屬層，該難熔金屬與柵氧化層的該露出區(qū)接觸；退火該難熔金屬層以與該柵氧化層的露出區(qū)形成金屬硅化物，以及除去難熔金屬層和間隔層。
本發(fā)明的實(shí)施例包括該第一介質(zhì)層為氮化硅和該第二介質(zhì)層為多晶硅。該難熔金屬層為鈦或鈷而該金屬硅化物是使用金屬為基的化合物?？梢圆迦胍贿^渡區(qū)以隔離邏輯電路區(qū)和存儲器區(qū)以及留出該邏輯電路區(qū)與該存儲器區(qū)之間的過渡區(qū)的步驟，安置該邏輯電路區(qū)與該存儲器區(qū)分開的距離在3μm和．5μm之間。進(jìn)而，可以留下在柵結(jié)構(gòu)上側(cè)面配置的一部分間隔層，作為注入期間柵結(jié)構(gòu)的保護(hù)層。
在下面描述優(yōu)選的實(shí)施例中，將參照下列各附圖，詳細(xì)說明各實(shí)施例，其中

圖1示出具有已形成于第一介質(zhì)層上的光刻膠掩模半導(dǎo)體芯片剖面圖；圖2示出了在刻蝕第一介質(zhì)層之后和在使覆蓋在邏輯電路區(qū)上的光刻膠掩模顯影之后的半導(dǎo)體芯片剖面圖；圖3示出了在刻蝕第二介質(zhì)層之后和在使覆蓋在邏輯電路區(qū)和存儲器區(qū)上的光刻膠掩模顯影之后的半導(dǎo)體芯片剖面圖；圖4示出了在刻蝕第一介質(zhì)層之后和在使覆蓋在邏輯電路區(qū)上的光刻膠掩模顯影之后的半導(dǎo)體芯片剖面圖；圖5示出了從邏輯電路區(qū)上除去了間隔層之后淀積了難熔金屬層后的剖面圖；圖6示出了形成金屬硅化物后的半導(dǎo)體芯片剖面圖；以及圖7示出準(zhǔn)備從事進(jìn)一步加工和在單個(gè)半導(dǎo)體芯片上已具有硅化物的和注入的結(jié)的半導(dǎo)體芯片剖面圖。
本發(fā)明涉及一種集成電路(IC)及其形成。尤其是，本發(fā)明涉及一種IC，包括硅化物的和注入的結(jié)兩者。這樣的IC，例如包括一種合并存儲器-邏輯電路，諸如埋入式DRAM-邏輯電路、RAM、DRAM(DRAM)、同步DRAM(SDRAM)、或靜態(tài)RAM(SRAM)之類。這種IC也可以是邏輯器件，諸如可編程邏輯陣列(PLA)或?qū)Ｓ肐C(ASIC)，或任何電路器件。
典型地說，在半導(dǎo)體襯底，例如硅圓片上，并行地制造數(shù)個(gè)IC。在加工之后，將該圓片切成小片，以便把IC分離為多個(gè)單獨(dú)的芯片。然后將芯片封裝成為成品供使用，例如，用戶產(chǎn)品諸如計(jì)算機(jī)系統(tǒng)、蜂窩電話、個(gè)人數(shù)字助理(PDA)、以及其它電子產(chǎn)品之類。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，該IC包括埋入式DRAM-邏輯器件。對于邏輯電路元件采用硅化結(jié)，而對于存儲器陣列元件采用注入結(jié)。本發(fā)明將提供以簡單的工藝過程序列，形成硅化結(jié)和注入結(jié)，即可用于在一個(gè)芯片上形成兩種類型的結(jié)。
現(xiàn)在具體詳細(xì)地參照附圖，其中所有各圖同樣的標(biāo)號表示類似或同樣的構(gòu)件，由圖1開始，半導(dǎo)體芯片10由硅襯底12形成。該襯底，例如包括硅圓片。其它半導(dǎo)體襯底諸如砷化鎵、鍺、絕緣體上硅(SOI)、或其它半導(dǎo)體材料也可以使用。襯底，例如可以以預(yù)定導(dǎo)電性的摻雜劑進(jìn)行輕摻雜或重?fù)诫s，獲得所需要的電特性。襯底可以包括在其局部中形成的器件特征(未示出)，例如用于存儲單元中的槽式電容。
如圖所示，在硅襯底12上形成柵氧化層14。在柵氧化層14上形成多晶硅層16和在多晶硅層16上形成介質(zhì)材料層18，例如氮化硅。在存儲器陣列區(qū)22的預(yù)定圖形上邊，使光刻膠掩模20位于所要求的位置，以保護(hù)所掩蔽的區(qū)域在后工藝步驟中不受刻蝕。過渡區(qū)24為存儲器陣列區(qū)22與邏輯電路區(qū)26進(jìn)行隔離所必須。在邏輯電路區(qū)26中就不需要有氮化硅層18，故不加上光刻膠層。由于過渡區(qū)24用作存儲器陣列22與邏輯電路區(qū)26之間的隔離，所以要求保持該氮化硅層18用于下面步驟加工。故此，把光刻膠掩模20施加到過渡區(qū)24上。該過渡區(qū)24使邏輯電路區(qū)26與存儲器陣列22隔開為，例如0.3μm到0.5μm之間的距離。
在存儲器陣列22上邊將光刻膠掩模20制成圖形，形成晶體管柵極。應(yīng)用任何適當(dāng)?shù)谋绢I(lǐng)域技術(shù)人員公知的技術(shù)，例如干式刻蝕法，在沒有光刻膠掩模20的表面區(qū)上，除去氮化硅層18。用于該干式刻蝕工藝的實(shí)際條件將取決于許多因素。在一個(gè)實(shí)施例中，這一干式刻蝕步驟包括使半導(dǎo)體芯片的表面曝露于CF4、CHF3或Ar氣體中。這種工藝在沒有光刻膠掩模20的區(qū)域上曝露出多晶硅16的層。用這種刻蝕工藝也可以從邏輯電路區(qū)26上除去氮化硅層18。在刻蝕之后除去光刻膠掩模20。
現(xiàn)在參照圖2，過渡區(qū)24包括一氮化硅蓋層30，使存儲器陣列22邏輯電路區(qū)26隔離。該已露出多晶硅層16的區(qū)域是待刻蝕區(qū)。把光刻膠掩模28施加到邏輯電路區(qū)26上來保護(hù)多晶硅層16。氮化硅層18作為掩模以保護(hù)在存儲器陣列22中的多晶硅層16?？捎帽绢I(lǐng)域技術(shù)人員公知的任何適當(dāng)技術(shù)，除去存儲器陣列22中那些沒有氮化硅層18的區(qū)域上的多晶硅層16。在一個(gè)實(shí)施例中，采用干式刻蝕法。如同上述的刻蝕步驟一樣，在刻蝕過程中采用的實(shí)際參數(shù)將取決于許多因素諸如，例如層16的厚度和掩蔽材料的性質(zhì)。一般，無論如何，該干式刻蝕工藝?yán)肏Cl氣體。刻蝕之后除去光刻膠掩模28。在多晶硅層16的刻蝕后，進(jìn)行離子注入，在硅襯底12內(nèi)產(chǎn)生摻雜區(qū)，以形成存儲器陣列22中的注入結(jié)。因?yàn)榈鑼?8和光刻膠掩模28用作注入掩模，該注入是自對準(zhǔn)進(jìn)行的。摻雜劑包括例如砷、硼、或磷。
參照圖3，以所需的圖形把光刻膠掩模32施加到邏輯電路區(qū)26上。用光刻膠掩模34保護(hù)存儲器陣列22，使得在去除邏輯電路區(qū)26上已沒有掩蔽的部分的層16的過程中該多晶硅層16再受刻蝕。再者，可應(yīng)用任何本領(lǐng)域技術(shù)人員公知的適當(dāng)技術(shù)除去沒有掩蔽的部分多晶硅層16，這里使用干式刻蝕。通?？涛g技術(shù)包括使用HCl氣體。除去多晶硅層16后露出邏輯電路區(qū)26上的柵氧化層14。連續(xù)進(jìn)行刻蝕除去光刻膠掩模32和光刻膠掩模34。
參照圖4，在整個(gè)半導(dǎo)體芯片10上淀積間隔層36。使存儲器陣列22、過渡區(qū)24和邏輯電路區(qū)26都為間隔層36所覆蓋。間隔層36可由任何介質(zhì)材料諸如，例如氮化硅制成。一般用化學(xué)汽相淀積(CVD)法或低壓化學(xué)汽相淀積法(LPCVD)法施加到間隔層36。在備有將被從邏輯電路區(qū)26除去的間隔層36的存儲器陣列22上使光刻膠掩模38顯影。
參照圖5，用任何適當(dāng)?shù)募夹g(shù)，例如前面用過的應(yīng)用光刻膠掩蔽陣列區(qū)刻蝕氮化硅的工藝技術(shù)，從邏輯電路區(qū)26上刻蝕掉間隔層36。該刻蝕技術(shù)的副產(chǎn)品是留下橫向形成在介質(zhì)層上的間隔層42。邏輯電路區(qū)26具有橫向形成在多晶硅層16的留下部分上的間隔層，接近邏輯電路區(qū)26的過渡區(qū)24則具有橫向形成于多晶硅層16和氮化硅層18兩者上的間隔層42。在整個(gè)半導(dǎo)體芯片10的表面上淀積難熔金屬層40。該難熔金屬層40例如可由鈦或鈷制成。其它難熔金屬也可以使用。
難熔金屬層40的淀積是本領(lǐng)域技術(shù)人員范圍內(nèi)的事。因此，例如可在半導(dǎo)體芯片10的表面上濺射或外延生長難熔金屬層40。由于在邏輯電路區(qū)26已刻蝕掉間隔層36，故在區(qū)域44中露出柵氧化層14。淀積難熔金屬層40的時(shí)候，就與柵氧化層14接觸。柵氧化層14由含硅的混合物，例如由會與難熔金屬層40起反應(yīng)的二氧化硅構(gòu)成。
半導(dǎo)體芯片10經(jīng)受快速熱退火(RTA)。這種工藝過程包括把半導(dǎo)體芯片10加熱到750～900℃之間。導(dǎo)入惰性氣體例如氦或氬，有助于防止半導(dǎo)體芯片10表面上的表面反應(yīng)。RTA引起難熔金屬層40與柵氧化層14起反應(yīng)，在區(qū)域44中形成硅化結(jié)。硅化結(jié)44其中可以有，例如硅化鈦。在RTA之后，用已知的技術(shù)除去難熔金屬層40。這里該難熔金屬層40是鈷或鈦，可采用用硝酸的濕式工藝過程，溶解或除去難熔金屬層40。
參照圖6，從存儲器陣列22上除去間隔層36。在刻蝕間隔層36之前，在邏輯電路區(qū)26上顯影光刻膠掩模46，保護(hù)那個(gè)區(qū)域不受下面的刻蝕過程。干式刻蝕工藝可應(yīng)用類似用于圖5說過的干式刻蝕工藝，從存儲器陣列22上除去間隔層36。在柵氧化層14中示出硅化結(jié)44。
現(xiàn)在，參照圖7，如圖6所示，把間隔層36刻蝕掉，但留下橫向淀積于氮化硅層18和多晶硅層16上的間隔層48。柵結(jié)構(gòu)50包括保留在半導(dǎo)體芯片10上的抬高的介質(zhì)部分。在后面的注入工藝過程中分隔層48協(xié)同保護(hù)這些柵結(jié)構(gòu)50。
這里描述的工藝提供了同時(shí)具有一存儲器陣列22和一邏輯電路區(qū)26的半導(dǎo)體芯片10，包括把硅化結(jié)和注入結(jié)兩者制作到同一半導(dǎo)體芯片10之中。
還可以設(shè)想，進(jìn)一步進(jìn)行該芯片的加工。這樣的進(jìn)一步加工包括例如，離子注入摻入與柵結(jié)構(gòu)50鄰接的區(qū)域，形成擴(kuò)散區(qū)。執(zhí)行離子注入工藝來增加?xùn)沤Y(jié)構(gòu)50之間結(jié)區(qū)的摻雜濃度。離子注入包括p-型摻雜和n-型摻雜。在n-型摻雜時(shí)掩蔽待p-型摻雜的區(qū)域，而在p-型摻雜時(shí)掩蔽待n-型摻雜的區(qū)域。在擴(kuò)散區(qū)上完成阻擋層淀積，用作對繼續(xù)淀積的接觸金屬的擴(kuò)散阻擋層。阻擋層淀積還提供通過擴(kuò)散區(qū)到接觸點(diǎn)的導(dǎo)電通路。然后，可向半導(dǎo)體芯片10表面上邊淀積鈍化層(未示出)。該鈍化層以由硼磷硅酸鹽玻璃(BPSG)形成為好。可繼續(xù)在該鈍化層中形成接觸開口(未示出)。
已說過的新穎實(shí)施例，以簡單的工藝過程序列(作為說明而不是限制)用于具有注入結(jié)和硅化結(jié)的半導(dǎo)體芯片，應(yīng)注意的是，本領(lǐng)域的技術(shù)人員根據(jù)上述的教導(dǎo)可以作出各種修改和改變。因此，應(yīng)該知道，在已公開的本發(fā)明的具體的實(shí)施例中可作出種種變化，都在由權(quán)利要求書限定的本發(fā)明的范圍和構(gòu)思內(nèi)。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括下列步驟提供帶有一存儲器區(qū)和一邏輯電路區(qū)的一半導(dǎo)體芯片，該存儲器區(qū)和該邏輯電路區(qū)各自具有形成于其中的柵結(jié)構(gòu)；以及順序地在該邏輯電路區(qū)形成硅化結(jié)和在該存儲器區(qū)形成注入結(jié)。
2.根據(jù)權(quán)利要求1所述的方法，其中順序地在該邏輯電路區(qū)形成硅化結(jié)和在該存儲器區(qū)形成注入結(jié)的步驟包括在與該柵結(jié)構(gòu)鄰接的該存儲器區(qū)中注入摻雜劑離子；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一間隔層；從該邏輯電路區(qū)上除去該間隔層；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一難熔金屬層，該難熔金屬層與配置在該柵結(jié)構(gòu)下的一柵氧化層接觸；以及對該難熔金屬層進(jìn)行退火以與該柵氧化層的露出區(qū)形成金屬硅化物。
3.根據(jù)權(quán)利要求1的方法制造的半導(dǎo)體芯片。
4.根據(jù)權(quán)利要求1所述的方法，還包括在該邏輯電路區(qū)和該存儲器區(qū)之間保留過渡區(qū)的步驟。
5.根據(jù)權(quán)利要求1所述的方法，其中，提供在該存儲器區(qū)和該邏輯電路區(qū)中具有柵結(jié)構(gòu)的半導(dǎo)體芯片的步驟包括刻蝕一第一介質(zhì)層，從邏輯電路區(qū)上除去該第一介質(zhì)層和把在該存儲器區(qū)上的該第一介質(zhì)層制成圖形；刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者中配置在該第一介質(zhì)層之下的第二介質(zhì)層，以形成柵結(jié)構(gòu)和露出在該第二介質(zhì)層之下的含硅柵氧化層。
6.一種制造半導(dǎo)體器件的方法，包括下列步驟提供帶有一存儲器區(qū)和一邏輯電路區(qū)的一半導(dǎo)體芯片；刻蝕一第一介質(zhì)層，從該邏輯電路區(qū)上除去該第一介質(zhì)層和把在存儲器區(qū)上的該第一介質(zhì)層制成圖形；刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者上配置在該第一介質(zhì)層之下的該第二介質(zhì)層，以形成柵結(jié)構(gòu)和露出在該第二介質(zhì)層下的一含硅柵氧化層；在與該柵結(jié)構(gòu)鄰接的該存儲器區(qū)中注入摻雜劑離子；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一間隔層；從該邏輯電路區(qū)上除去該間隔層；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一難熔金屬層，該難熔金屬與該柵氧化層的該露出區(qū)接觸；對該難熔金屬層進(jìn)行退火，以與該柵氧化層的露出區(qū)形成一金屬硅化物；以及除去該難熔金屬層和該間隔層。
7.根據(jù)權(quán)利要求6所述的方法，其中，刻蝕一第一介質(zhì)層以從該邏輯電路區(qū)除去該第一介質(zhì)層和把該存儲器區(qū)制成圖形的該步驟包括刻蝕一氮化硅層，從該邏輯電路區(qū)上除去氮化硅層和把該存儲器區(qū)制成圖形。
8.根據(jù)權(quán)利要求6所述的方法，其中，刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者中配置于該第一介質(zhì)層之下的一第二介質(zhì)層，來形成柵結(jié)構(gòu)和露出在該第二介質(zhì)層之下的含硅柵氧化層的步驟包括刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者中配置于該第一介質(zhì)層之下的一多晶硅層，來形成柵結(jié)構(gòu)和露出在該多晶硅層之下的一含硅柵氧化層。
9.根據(jù)權(quán)利要求6所述的方法，其中，該難熔金屬層是鈦和該金屬硅化物是硅化鈦。
10.根據(jù)權(quán)利要求6所述的方法，其中，該難熔金屬層是鈷和該金屬硅化物是硅化鈷。
11.根據(jù)權(quán)利要求6所述的方法，其中，對該難熔金屬層進(jìn)行退火，用快速熱退火法執(zhí)行。
12.根據(jù)權(quán)利要求6的方法制造的半導(dǎo)體芯片。
13.根據(jù)權(quán)利要求6所述的方法，還包括在該邏輯電路區(qū)和該存儲器區(qū)之間保留一過渡區(qū)的步驟。
14.根據(jù)權(quán)利要求13所述的方法，該過渡區(qū)使該邏輯電路區(qū)與該存儲器區(qū)隔開為.3μm到.5μm之間的距離。
15.根據(jù)權(quán)利要求6所述的方法，其中，該間隔層的一部分橫向配置留下在該柵結(jié)構(gòu)上。
16.一種制造半導(dǎo)體器件的方法，包括下列步驟提供帶有一存儲器區(qū)和一邏輯電路區(qū)的一半導(dǎo)體芯片；刻蝕一氮化硅層，從該邏輯電路區(qū)上除去氮化硅層和把在存儲器區(qū)上的該氮化硅層制成圖形；刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者上配置在該氮化硅層之下的一多晶硅層，以形成柵結(jié)構(gòu)和露出在該多晶硅層之下的一柵氧化層；在與該柵結(jié)構(gòu)鄰接的該存儲器區(qū)中注入摻雜劑離子；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一氮化硅的間隔層；從該邏輯電路區(qū)上除去該間隔層；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一鈦層，該鈦層與該柵氧化層的該露出區(qū)接觸；對該鈦層進(jìn)行退火，以與該柵氧化層的露出區(qū)形成硅化鈦；除去該鈦層和該間隔層。
17.根據(jù)權(quán)利要求16的方法制造的半導(dǎo)體芯片。
18.根據(jù)權(quán)利要求16所述的方法，還包括在該邏輯電路區(qū)和該存儲器區(qū)之間保留一過渡區(qū)的步驟。
19.根據(jù)引用的權(quán)利要求18所述的方法，其中，該過渡區(qū)使該邏輯電路區(qū)與該存儲器區(qū)隔開為.3μm到.5μm之間的巨離。
20.根據(jù)權(quán)利要求16所述的方法，其中，該間隔層的一部分橫向配置留下在該柵結(jié)構(gòu)上。
21.一種制造半導(dǎo)體器件的方法，包括下列步驟提供帶有一存儲器區(qū)、一邏輯電路區(qū)和配置在該邏輯電路區(qū)與該存儲器區(qū)之間的過渡區(qū)的一半導(dǎo)體芯片；刻蝕一氮化硅層，從該邏輯電路區(qū)上除去氮化硅層和把在存儲器區(qū)上的該氮化硅層制成圖形；刻蝕在該存儲器區(qū)和該邏輯電路區(qū)兩者上配置在該氮化硅層之下的一多晶硅層，以形成柵結(jié)構(gòu)和露出在該多晶硅層之下的一柵氧化層；在與該柵結(jié)構(gòu)鄰接的該存儲器區(qū)中注入摻雜劑離子；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一氮化硅的間隔層；從該邏輯電路區(qū)上除去該間隔層；在該存儲器區(qū)和該邏輯電路區(qū)上淀積一鈦層，該鈦層與該柵氧化層的該露出區(qū)接觸；對該鈦層進(jìn)行退火，以與該柵氧化層的露出區(qū)形成硅化鈦；除去該鈦層和該間隔層。
22.根據(jù)權(quán)利要求21的方法制造的半導(dǎo)體芯片。
23.根據(jù)權(quán)利要求21所述的方法，還包括在該邏輯電路區(qū)和該存儲器區(qū)之間保留一過渡區(qū)的步驟。
24.根據(jù)權(quán)利要求23所述的方法，該過渡區(qū)使該邏輯電路區(qū)與該存儲器區(qū)隔開為.3μm到.5μm之間的距離。
25.根據(jù)引用的權(quán)利要求21所述的方法，其中，間隔層的一部分橫向配置留下在該柵結(jié)構(gòu)上。
全文摘要
一種制造半導(dǎo)體器件的方法包括下列步驟:提供帶有存儲器陣列區(qū)和邏輯電路區(qū)的半導(dǎo)體芯片。該存儲器陣列區(qū)和邏輯電路區(qū)都具有形成于其中的柵結(jié)構(gòu)。還包括順序在該邏輯電路區(qū)中形成硅化結(jié)和在該存儲器陣列區(qū)中形成注入結(jié)的步驟。
文檔編號H01L27/105GK1225505SQ9811918
公開日1999年8月11日 申請日期1998年9月15日 優(yōu)先權(quán)日1997年9月25日
發(fā)明者弗蘭克·普里恩 申請人:西門子公司