專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，更具體地說(shuō)，涉及具有連接不同的導(dǎo)電型的雜質(zhì)區(qū)的局部布線的半導(dǎo)體裝置及其制造方法。
作為利用局部布線來(lái)連接不同的導(dǎo)電型的雜質(zhì)區(qū)的半導(dǎo)體裝置的一例，已知有靜態(tài)隨機(jī)存取存儲(chǔ)器(以下簡(jiǎn)單地稱為「SRAM」)。在圖69中示出了例如在特開平2-150062號(hào)公報(bào)中公布的現(xiàn)有的CMOS(互補(bǔ)型金屬氧化物半導(dǎo)體)型SRAM的等效電路圖。
如圖69中所示，SRAM的存儲(chǔ)單元包含2個(gè)負(fù)載用pMOS晶體管T1、T3和4個(gè)nMOS晶體管T2、T4、T5、T6。
將1對(duì)驅(qū)動(dòng)nMOS晶體管T2、T4的各漏極連接到另一方的柵電極上，將負(fù)載用pMOS晶體管T1、T3的各漏極連接到驅(qū)動(dòng)nMOS晶體管T2、T4的各漏極上。將驅(qū)動(dòng)nMOS晶體管T2、T4的源極固定于預(yù)定的電位(例如接地電位)上，將電源電位Vcc加到負(fù)載用pMOS晶體管T1、T3的源極上。其結(jié)果，就將電流供給由驅(qū)動(dòng)nMOS晶體管T2、T4和負(fù)載用pMOS晶體管T1、T3構(gòu)成的觸發(fā)電路。
將存取nMOS晶體管T5、T6連接到上述觸發(fā)電路的存儲(chǔ)節(jié)點(diǎn)17a、17b上。存取nMOS晶體管T5、T6的柵電極與字線6連接。
其次，使用圖70更具體地說(shuō)明上述CMOS型SRAM的存儲(chǔ)單元的結(jié)構(gòu)。圖70是CMOS型SRAM的1位部分的存儲(chǔ)單元的平面圖。
如圖70中所示，在半導(dǎo)體襯底的主表面中的元件分離區(qū)中形成分離氧化膜2。在用該分離氧化膜2包圍的元件形成區(qū)中形成n+雜質(zhì)區(qū)11a1、11a2、11a3、11b1、11b2、11b3。此外，在元件形成區(qū)中形成p+雜質(zhì)區(qū)10a1、10a2、10b1、10b2。n+雜質(zhì)區(qū)11a1～11b3成為驅(qū)動(dòng)nMOS晶體管T2、T4和存取nMOS晶體管T5、T6的源/漏區(qū)。此外，p+雜質(zhì)區(qū)10a1～10b2成為負(fù)載用pMOS晶體管T1、T3的源/漏區(qū)。
例如，由多晶硅構(gòu)成的柵電極8起到負(fù)載用pMOS晶體管T3和驅(qū)動(dòng)nMOS晶體管T4的柵電極的功能。此外，柵電極8具有延伸到負(fù)載用pMOS晶體管T1附近的延伸部。柵電極7起到負(fù)載用pMOS晶體管T1和驅(qū)動(dòng)nMOS晶體管T2的柵電極的功能，具有延伸到驅(qū)動(dòng)nMOS晶體管T4附近的延伸部。柵電極6是存取nMOS晶體管T5、T6的柵電極，同時(shí)也作為字線使用。
形成絕緣膜(圖中未示出)以便覆蓋上述柵電極6～8，在該絕緣膜上形成由鋁膜構(gòu)成的局部布線39a、39b。p+雜質(zhì)區(qū)10a2、柵電極7的延伸部、n+雜質(zhì)區(qū)11a2通過(guò)在上述絕緣膜中形成的接觸孔17a、16a、15a并利用局部布線39a相互連接。此外，p+雜質(zhì)區(qū)10b2、柵電極8的延伸部、n+雜質(zhì)區(qū)11b2通過(guò)在上述絕緣膜中形成的接觸孔15b、16b、17b并利用局部布線39b相互連接。
其次，使用圖71，說(shuō)明沿圖70中的X1-X2線的剖面結(jié)構(gòu)。參照?qǐng)D71，在半導(dǎo)體襯底的主表面上形成p阱3和n阱4。在p阱3內(nèi)形成n+雜質(zhì)區(qū)11a2、11a3，在n阱4內(nèi)形成p+雜質(zhì)區(qū)10a2。
在柵電極6～8的側(cè)壁上形成側(cè)壁絕緣膜9。形成層間絕緣膜12以便覆蓋柵電極6～8。在層間絕緣膜12中設(shè)有到達(dá)n+雜質(zhì)區(qū)11a2的接觸孔15a、到達(dá)柵電極7的接觸孔16a和到達(dá)p+雜質(zhì)區(qū)10a2的接觸孔17a。
形成由鋁膜構(gòu)成的局部布線39a，使其從接觸孔15a～17a內(nèi)延伸到層間絕緣膜12上。形成層間絕緣膜20以便覆蓋該局部布線39a。形成接觸孔21，使其貫通層間絕緣膜20和層間絕緣膜12到達(dá)n+雜質(zhì)區(qū)11a3。形成鋁布線22，使其從接觸孔21內(nèi)延伸到層間絕緣膜20上。
如上所述，利用鋁膜等金屬膜構(gòu)成了連接p+雜質(zhì)區(qū)10a2與n+雜質(zhì)區(qū)11a2的局部布線39a。這是為了在連接不同的導(dǎo)電型的雜質(zhì)區(qū)時(shí)在布線內(nèi)不形成pn結(jié)。
但是，由于使用鋁膜等金屬膜作為局部布線39a，產(chǎn)生了如下說(shuō)明的問(wèn)題。
局部布線39a通過(guò)接觸部40與n+雜質(zhì)區(qū)11a2相接，通過(guò)接觸部41與柵電極7相接，通過(guò)接觸部42與p+雜質(zhì)區(qū)10a2相接。因此，通過(guò)局部布線39a將n+雜質(zhì)區(qū)11a3中的雜質(zhì)、p+雜質(zhì)區(qū)10a2中的雜質(zhì)和柵電極7中的雜質(zhì)吸上來(lái)。由此，產(chǎn)生在接觸部40～42中接觸電阻增大的問(wèn)題。
此外，例如在接觸部40、42中，也存在局部布線39a中的金屬成分?jǐn)U散到半導(dǎo)體襯底1內(nèi)，從而產(chǎn)生漏泄電流的問(wèn)題。
其結(jié)果，存在SRAM的可靠性下降的問(wèn)題。再有，上述的問(wèn)題不限于SRAM，在具有連接n型雜質(zhì)區(qū)與p型雜質(zhì)區(qū)的布線的半導(dǎo)體裝置中也存在這方面的擔(dān)心。
本發(fā)明是為了解決上述那樣的課題而提出的。本發(fā)明的目的在于在具有連接不同的導(dǎo)電型的雜質(zhì)區(qū)的布線的半導(dǎo)體裝置中降低該布線與雜質(zhì)區(qū)間的接觸電阻，而且抑制漏泄電流的發(fā)生。
在與本發(fā)明有關(guān)的第1方面的半導(dǎo)體裝置具備第1和第2雜質(zhì)區(qū)；絕緣層；以及布線層。第1導(dǎo)電型的第1雜質(zhì)區(qū)在半導(dǎo)體襯底的表面中形成。第2導(dǎo)電型的第2雜質(zhì)區(qū)與第1雜質(zhì)區(qū)隔開一定間隔在上述表面中形成。絕緣層在半導(dǎo)體襯底的表面上形成，具有到達(dá)第1和第2雜質(zhì)區(qū)的一對(duì)接觸孔。布線層包括非金屬性導(dǎo)電膜和金屬性導(dǎo)電膜，其中，所述非金屬性導(dǎo)電膜通過(guò)接觸孔與第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接并覆蓋接觸孔內(nèi)底部和側(cè)部，分別與第1和第2雜質(zhì)區(qū)相接，所述金屬性導(dǎo)電膜不與該非金屬性導(dǎo)電膜的接觸孔內(nèi)底部的表面相接，與非金屬性導(dǎo)電膜連接。金屬性導(dǎo)電膜不僅包含金屬，而且也包含硅化物。
上述金屬性導(dǎo)電膜最好在絕緣層上形成，在第1和第2接觸孔上具有開口。在本發(fā)明的另一方面中，在位于第1和第2接觸孔內(nèi)的非金屬性導(dǎo)電膜上形成第1和第2絕緣層，金屬性導(dǎo)電膜也可延伸到上述絕緣層和第1及第2絕緣層上。
在與本發(fā)明有關(guān)的第2方面的半導(dǎo)體裝置具備第1導(dǎo)電型的第1雜質(zhì)區(qū)；第2導(dǎo)電型的第2雜質(zhì)區(qū)；以及布線。第1雜質(zhì)區(qū)在半導(dǎo)體襯底的主表面中形成。第2雜質(zhì)區(qū)與第1雜質(zhì)區(qū)隔開一定間隔在上述主表面中形成。布線包括第1、第2和第3導(dǎo)體部。第1和第2導(dǎo)體部由不含金屬的導(dǎo)電膜構(gòu)成，通過(guò)第1和第2接觸部分別與第1和第2雜質(zhì)區(qū)相接。第3導(dǎo)體部由包含金屬的導(dǎo)電膜構(gòu)成，不與位于第1和第2接觸部的正上方的第1和第2導(dǎo)體部的一部分表面相接，通過(guò)導(dǎo)電性地連接第1和第2導(dǎo)體部與第1和第2雜質(zhì)區(qū)。再有，第1和第2導(dǎo)體部可以是一體的非金屬性導(dǎo)電膜的一部分，也可以被分割。
如上所述，由于用不含金屬的導(dǎo)電膜構(gòu)成的第1和第2導(dǎo)體部與第1和第2雜質(zhì)區(qū)連接，故可有效地抑制如現(xiàn)有例那樣將雜質(zhì)從第1和第2雜質(zhì)區(qū)吸上來(lái)從而使接觸電阻增加的情況。此外，由于用不含金屬的導(dǎo)電膜構(gòu)成第1和第2導(dǎo)體部，故也可抑制因金屬擴(kuò)散到半導(dǎo)體襯底中而引起的漏泄電流的發(fā)生。再者，由于位于第1和第2接觸部的正上方的第1和第2導(dǎo)體部的一部分表面與第3導(dǎo)體部沒有相接，故在第1和第2導(dǎo)體部中導(dǎo)入用于提高導(dǎo)電性的雜質(zhì)時(shí)，也可有效地抑制該雜質(zhì)被第3導(dǎo)體部吸收。這一點(diǎn)也有助于降低第1和第2導(dǎo)體部與第1和第2雜質(zhì)區(qū)間的接觸電阻。
上述的第3導(dǎo)體部也可在第1和第2導(dǎo)體部的一部分表面上具有開口。
由于第3導(dǎo)體部具有上述那樣的開口，可避免第3導(dǎo)體部與上述的一部分表面相接。由此，如上所述可降低接觸電阻。
此外，也可在上述的主表面上形成具有到達(dá)第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的層間絕緣膜。此時(shí)，第1和第2導(dǎo)體部也可分別具有在第1和第2接觸孔內(nèi)形成的、延伸到第1和第2接觸孔的側(cè)壁上的第1和第2延伸部。第3導(dǎo)體部在層間絕緣膜上形成，在第1和第2接觸孔上具有開口，與第1和第2延伸部連接。
如上所述，在第1和第2接觸孔內(nèi)形成第1和第2導(dǎo)體部的情況下，由于第3導(dǎo)體部在第1和第2接觸孔中具有開口，故可避免第1和第2導(dǎo)體部的一部分表面與第3導(dǎo)體部相接。此外，由于第3導(dǎo)體部與第1和第2延伸部連接，故在離開第1和第2接觸部的位置上第1和第2導(dǎo)體部與第3導(dǎo)體部連接。由此，可抑制雜質(zhì)從位于第1和第2接觸部附近的第1和第2導(dǎo)體部被第3導(dǎo)體部吸收。這一點(diǎn)也有助于降低第1和第2雜質(zhì)區(qū)與布線間的接觸電阻。
此外，也可在第1和第2導(dǎo)體部中導(dǎo)入用于提高該第1和第2導(dǎo)體部的導(dǎo)電性的雜質(zhì)。而且上述第3導(dǎo)體部也可將用于防止上述雜質(zhì)被第3導(dǎo)體部吸收的雜質(zhì)擴(kuò)散防止膜夾在中間而延伸到第1和第2導(dǎo)體部的一部分表面上。再有，可利用來(lái)自第1和第2雜質(zhì)區(qū)的擴(kuò)散從下方導(dǎo)入上述雜質(zhì)，也可利用離子注入等方法從上方導(dǎo)入上述雜質(zhì)。
如上所述，通過(guò)在第1和第2導(dǎo)體部的一部分表面上形成雜質(zhì)擴(kuò)散防止膜，可防止用于提高導(dǎo)電性的雜質(zhì)從位于第1和第2接觸部正上方的第1和第2導(dǎo)體部被第3導(dǎo)體部吸收。由此，可降低第1和第2接觸部中的接觸電阻。
此外，也可在上述的主表面上形成具有到達(dá)第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的層間絕緣膜。此時(shí)，第1和第2導(dǎo)體部也可分別在第1和第2接觸孔內(nèi)形成，具有分別延伸到第1和第2接觸孔的側(cè)壁上的第1和第2延伸部。雜質(zhì)擴(kuò)散防止膜分別在第1和第2接觸孔內(nèi)形成。第3導(dǎo)體部與上述的第1和第2延伸部連接。
如上所述，在雜質(zhì)擴(kuò)散防止膜分別在第1和第2接觸孔內(nèi)形成的情況下，與上述的情況相同，也可有效地阻止雜質(zhì)從位于第1和第2接觸部正上方的第1和第2導(dǎo)體部被第3導(dǎo)體部吸收。由此，可降低第1和第2接觸部中的接觸電阻。
此外，上述的半導(dǎo)體裝置也可具備包含一對(duì)驅(qū)動(dòng)MOS晶體管、一對(duì)存取MOS晶體管以及一對(duì)負(fù)載用MOS晶體管的存儲(chǔ)單元。此時(shí)，驅(qū)動(dòng)MOS晶體管或存取MOS晶體管具有上述的第1雜質(zhì)區(qū)，負(fù)載用MOS晶體管具有上述的第2雜質(zhì)區(qū)。
可舉出SRAM作為具有連接不同的導(dǎo)電型的雜質(zhì)區(qū)的布線的半導(dǎo)體裝置，通過(guò)在這樣的SRAM中應(yīng)用本發(fā)明可得到高性能、高可靠性的SRAM。
此外，上述的第1和第2導(dǎo)體部也可包含導(dǎo)入了用于提高導(dǎo)電性的雜質(zhì)的多晶硅膜。第3導(dǎo)體部也可包含金屬硅化物膜。
作為不包含金屬的導(dǎo)電膜的一例，可舉出導(dǎo)入了雜質(zhì)的多晶硅膜，通過(guò)將該多晶硅膜作為第1和第2導(dǎo)體部來(lái)使用，可解決金屬擴(kuò)散到半導(dǎo)體襯底中并產(chǎn)生漏泄電流這樣的現(xiàn)有例的問(wèn)題。此外，如上所述，由于第3導(dǎo)體部沒有與第1和第2導(dǎo)體部的一部分表面相接，故即使第3導(dǎo)體部包含金屬硅化物膜，也可有效地抑制雜質(zhì)從位于第1和第2接觸部附近的第1和第2導(dǎo)體部被該金屬硅化物膜吸收。其結(jié)果，可降低第1和第2雜質(zhì)區(qū)與布線間的接觸電阻。再有，在第1和第2導(dǎo)體部由一體的多晶硅膜構(gòu)成的情況下，可在多晶硅膜中形成pn結(jié)。但是，由于第3導(dǎo)體部包含金屬硅化物膜，故可利用該第3導(dǎo)體部對(duì)第1和第2導(dǎo)體部進(jìn)行導(dǎo)電性連接。因此，即使在多晶硅膜中形成了pn結(jié)，也可有效地抑制布線的電阻值上升。
與本發(fā)明有關(guān)的半導(dǎo)體裝置的制造方法具備下述的各工序。在半導(dǎo)體襯底的主表面中隔開一定間隔形成第1導(dǎo)電型的第1雜質(zhì)區(qū)和第2導(dǎo)電型的第2雜質(zhì)區(qū)。在主表面上形成由不包含金屬的導(dǎo)電膜構(gòu)成的第1和第2導(dǎo)體部，使其分別通過(guò)第1和第2接觸部與第1和第2雜質(zhì)區(qū)相接。在主表面上形成由金屬性導(dǎo)電膜構(gòu)成的第3導(dǎo)體部，使其不與位于第1和第2接觸部正上方的第1和第2導(dǎo)體部的一部分表面相接，并通過(guò)第1和第2導(dǎo)體部與第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接。
如上所述，通過(guò)形成由不包含金屬的導(dǎo)電膜構(gòu)成的第1和第2導(dǎo)體部，使其與第1和第2雜質(zhì)區(qū)相接，可有效地抑制金屬成分?jǐn)U散到半導(dǎo)體襯底中從而產(chǎn)生漏泄電流的情況。此外，通過(guò)由不包含金屬的導(dǎo)電膜構(gòu)成第1和第2導(dǎo)體部，與以往相比可降低將雜質(zhì)從第1和第2雜質(zhì)區(qū)吸上來(lái)的程度。由此，可降低第1和第2接觸部中的接觸電阻。此外，通過(guò)形成第3導(dǎo)體部，使其不與第1和第2導(dǎo)體部的一部分表面相接，并通過(guò)第1和第2導(dǎo)體部與第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接，在第1和第2導(dǎo)體部中摻了用于提高導(dǎo)電性的雜質(zhì)的情況下，可抑制上述雜質(zhì)從位于第1和第2接觸部附近的第1和第2導(dǎo)體部被第3導(dǎo)體部吸收。這一點(diǎn)也有助于降低接觸電阻。
形成上述的第3導(dǎo)體部的工序也可包含在主表面上形成層間絕緣膜的工序；在該層間絕緣膜上形成包含金屬的導(dǎo)電膜的工序；以及形成貫通包含金屬的導(dǎo)電膜和層間絕緣膜分別到達(dá)第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的工序。此外，形成第1和第2導(dǎo)體部的工序也可包含形成第1和第2導(dǎo)體部使其從第1和第2接觸孔內(nèi)延伸到第3導(dǎo)體部上并與第3導(dǎo)體部進(jìn)行導(dǎo)電性連接的工序。
如上所述，通過(guò)形成第1和第2接觸孔使其貫通包含在層間絕緣膜上形成的金屬的導(dǎo)電膜，可在層間絕緣膜上形成在第1和第2接觸孔上具有貫通孔的第3導(dǎo)體部。此外，通過(guò)形成第1和第2導(dǎo)體部使其從第1和第2接觸孔內(nèi)延伸到第3導(dǎo)體部上，可避免第1和第2導(dǎo)體部的一部分表面與第3導(dǎo)體部相接，同時(shí)可將第1和第2導(dǎo)體部夾在中間利用第3導(dǎo)體部來(lái)連接第1和第2雜質(zhì)區(qū)。由此，可得到與上述的情況相同的效果。
此外，形成第1和第2導(dǎo)體部的工序也可包括在主表面上形成層間絕緣膜的工序；在層間絕緣膜中形成到達(dá)第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的工序；在第1和第2接觸孔內(nèi)形成第1和第2導(dǎo)體部的工序；在第1和第2導(dǎo)體部中分別導(dǎo)入第1導(dǎo)電型的雜質(zhì)和第2導(dǎo)電型的雜質(zhì)的工序；以及在一部分表面上形成用于防止雜質(zhì)從第1和第2導(dǎo)體部被第3導(dǎo)體部吸收的雜質(zhì)擴(kuò)散防止膜的工序。此外，第3導(dǎo)體部的形成工序也可包含在層間絕緣膜上形成第3導(dǎo)體部使其與第1和第2導(dǎo)體部進(jìn)行導(dǎo)電性連接的工序。
如上所述，通過(guò)在第1和第2導(dǎo)體部的一部分表面上形成雜質(zhì)擴(kuò)散防止膜，即使在其上形成了第3導(dǎo)體部，也可有效地阻止雜質(zhì)從位于第1和第2接觸部附近的第1和第2導(dǎo)體部被第3導(dǎo)體部吸收。由此，可降低第1和第2接觸部中的接觸電阻。
此外，上述第1和第2導(dǎo)體部包含多晶硅膜，也可延伸到層間絕緣膜上。此時(shí)，第3導(dǎo)體部的形成工序也可包含形成金屬膜使其覆蓋第1和第2導(dǎo)體部和雜質(zhì)擴(kuò)散防止膜的工序和對(duì)金屬膜進(jìn)行熱處理從而對(duì)沒有被雜質(zhì)擴(kuò)散防止膜覆蓋的第1和第2導(dǎo)體部的表面進(jìn)行硅化處理來(lái)形成第3導(dǎo)體部的工序。
如上所述，通過(guò)在第1和第2導(dǎo)體部的一部分表面上形成雜質(zhì)擴(kuò)散防止膜，可有選擇地對(duì)沒有被雜質(zhì)擴(kuò)散防止膜覆蓋的第1和第2導(dǎo)體部的表面進(jìn)行硅化處理。通過(guò)連接該經(jīng)過(guò)硅化處理的部分，可不與第1和第2導(dǎo)體部的一部分表面相接而形成與第1和第2導(dǎo)體部進(jìn)行導(dǎo)電性連接的第3導(dǎo)體部。由此，如上所述，可降低第1和第2接觸部中的接觸電阻。


圖1是本發(fā)明的實(shí)施例1中的SRAM的剖面圖。
圖2～圖6是示出圖1中示出的SRAM的制造工序的特征性的第1～第5工序的剖面圖。
圖7是示出本發(fā)明的實(shí)施例2中的SRAM的剖面圖。
圖8～圖12是示出圖7中示出的SRAM的制造工序的特征性的第1～第5工序的剖面圖。
圖13是示出本發(fā)明的實(shí)施例3中的SRAM的剖面圖。
圖14～圖19是示出圖13中示出的SRAM的制造工序的特征性的第1～第6工序的剖面圖。
圖20是示出本發(fā)明的實(shí)施例4中的SRAM的剖面圖。
圖21～圖23是示出圖20中示出的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
圖24是示出本發(fā)明的實(shí)施例5中的SRAM的剖面圖。
圖25～圖28是示出圖24中示出的SRAM的制造工序的特征性的第1～第4工序的剖面圖。
圖29是示出本發(fā)明的實(shí)施例6中的SRAM的剖面圖。
圖30～圖32是示出圖29中示出的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
圖33是示出本發(fā)明的實(shí)施例7中的SRAM的剖面圖。
圖34～圖38是示出圖33中示出的SRAM的制造工序的特征性的第1～第5工序的剖面圖。
圖39是示出本發(fā)明的實(shí)施例8中的SRAM的剖面圖。
圖40～圖42是示出圖39中示出的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
圖43是示出本發(fā)明的實(shí)施例9中的SRAM的剖面圖。
圖44和圖45是示出圖43中示出的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖46是示出本發(fā)明的實(shí)施例10中的SRAM的剖面圖。
圖47是示出圖46中示出的SRAM特征性的制造工序的剖面圖。
圖48是示出本發(fā)明的實(shí)施例12中的SRAM的剖面圖。
圖49是示出圖48中示出的SRAM的制造工序的特征性的制造工序的剖面圖。
圖50是示出本發(fā)明的實(shí)施例13中的SRAM的剖面圖。
圖51和圖52是示出圖50中示出的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖53是示出本發(fā)明的實(shí)施例14中的SRAM的剖面圖。
圖54是示出圖53中示出的SRAM的特征性的制造工序的剖面圖。
圖55是示出本發(fā)明的實(shí)施例15中的SRAM的剖面圖。
圖56和圖57是示出圖55中示出的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖58是示出本發(fā)明的實(shí)施例16中的SRAM的剖面圖。
圖59是示出圖58中示出的SRAM的特征性的制造工序的剖面圖。
圖60是示出本發(fā)明的實(shí)施例17中的SRAM的剖面圖。
圖61和圖62是示出圖60中示出的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖63和圖64是示出本發(fā)明的實(shí)施例18的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖65和圖66是示出本發(fā)明的實(shí)施例19的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖67和圖68是示出本發(fā)明的實(shí)施例20的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
圖69是現(xiàn)有的SRAM的等效電路圖。
圖70是圖69中示出的SRAM的平面圖。
圖71是沿圖70中的X1-X2線的剖面圖。
以下使用圖1～圖68說(shuō)明本發(fā)明的實(shí)施例。
(實(shí)施例1)首先使用圖1～圖6說(shuō)明本發(fā)明的實(shí)施例1。圖1是本發(fā)明的實(shí)施例1的CMOS型SRAM的存儲(chǔ)單元的剖面圖，是示出對(duì)應(yīng)于圖71中示出的剖面的圖。
參照?qǐng)D1，在半導(dǎo)體襯底1的主表面上形成p阱3和n阱4。在p阱3內(nèi)形成n+雜質(zhì)區(qū)11a2、11a3，在n阱4內(nèi)形成p+雜質(zhì)區(qū)10a2。在p阱3上將柵氧化膜5夾在中間形成柵電極6。柵電極7、8延伸到分離氧化膜2上。在柵電極6～8的側(cè)壁上形成側(cè)壁絕緣膜9。
以約100～500nm的厚度形成由氧化硅膜等構(gòu)成的層間絕緣膜12，以便覆蓋柵電極6～8。在層間絕緣膜12上形成硅化鎢等金屬硅化物膜(金屬性導(dǎo)電膜)13，形成接觸孔15a、16a、17a，使其貫通該金屬硅化物膜13和層間絕緣膜12。形成多晶硅膜(非金屬性導(dǎo)電膜)18，使其從金屬硅化物膜13上延伸到接觸孔15a、16a、17a內(nèi)。
以非摻雜狀態(tài)形成多晶硅膜18，雜質(zhì)從n+雜質(zhì)區(qū)11a3、柵電極7和p+雜質(zhì)區(qū)10a2擴(kuò)散到多晶硅膜18中。由此，多晶硅膜18具有與p+雜質(zhì)區(qū)10a2相接的p型多晶硅部、與n+雜質(zhì)區(qū)11a3或柵電極7相接的n型多晶硅部。因此，雖然有在多晶硅膜18中形成pn結(jié)的情況，但由于在多晶硅膜18下形成金屬硅化物膜13，故可通過(guò)金屬硅化物膜13將p型多晶硅部與n型多晶硅部導(dǎo)電性地連接起來(lái)。
再有，上述的多晶硅膜18的厚度例如約50～200nm，用多晶硅膜18和金屬硅化物膜13來(lái)構(gòu)成局部布線19a。
如圖1中所示，由于不含金屬的導(dǎo)電膜即多晶硅膜18與n+雜質(zhì)區(qū)11a3相接，故與以往相比可降低n+雜質(zhì)區(qū)11a3內(nèi)包含的n型雜質(zhì)被局部布線19a吸收的程度。由此，與現(xiàn)有例相比，可降低局部布線19a與n+雜質(zhì)區(qū)11a3的接觸電阻?？梢哉f(shuō)在接觸部41、42中也是同樣的情況。
此外，由于在多晶硅膜18中實(shí)際上沒有包含金屬，故也可避免金屬?gòu)木植坎季€19a與n+雜質(zhì)區(qū)11a3等的接觸部40～42擴(kuò)散到半導(dǎo)體襯底1中。由此，也可有效地阻止起因于金屬擴(kuò)散到半導(dǎo)體襯底1中而引起的漏泄電流的產(chǎn)生。
再者，金屬硅化物膜13在接觸孔15a、16a、17a上分別具有貫通孔13a、13b、13c。因此，在位于接觸部40～42的正上方的多晶硅膜18的一部分表面上不形成金屬硅化物膜13。由此，可有效地抑制雜質(zhì)被金屬硅化物膜13從位于接觸部40～42附近的多晶硅膜18吸收。這一點(diǎn)也有助于有效地降低接觸電阻。再有，也可采用包含金屬的其它導(dǎo)電膜來(lái)代替金屬硅化物膜13。
形成由厚度約為100～1000nm的氧化硅膜等構(gòu)成的層間絕緣膜20，以便覆蓋上述局部布線19a。形成接觸孔21，使其貫通該層間絕緣膜20和層間絕緣膜12并到達(dá)n+雜質(zhì)區(qū)11a2。在接觸孔21內(nèi)和層間絕緣膜20上形成厚度約為500～2000nm的鋁布線22。
其次，使用圖2～圖6說(shuō)明圖1中示出的SRAM的制造方法。圖2～圖6是示出圖1中示出的SRAM的制造工序的第1工序～第5工序的剖面圖。
首先，參照?qǐng)D2，利用眾所周知的方法，直到形成層間絕緣膜12。在該層間絕緣膜12上使用CVD(化學(xué)汽相淀積)法或?yàn)R射法等，形成金屬硅化物膜13。
其次，如圖3中所示，在金屬硅化物膜13上涂敷抗蝕劑14a，對(duì)其進(jìn)行圖形刻蝕，成為預(yù)定的形狀。使用經(jīng)過(guò)圖形刻蝕的抗蝕劑14a作為掩模，刻蝕金屬硅化物膜13和層間絕緣膜12。由此，分別形成接觸孔15a、16a、17a。
其次，參照?qǐng)D4，使用CVD法等，以50～200nm的厚度淀積用于提高導(dǎo)電性的沒有摻雜的多晶硅膜18，使其從接觸孔15a～17a內(nèi)延伸到金屬硅化物膜13上。
其次，如圖5中所示，在多晶硅膜18上形成刻蝕成預(yù)定形狀的抗蝕劑14b。使用該抗蝕劑14b作為掩模，對(duì)多晶硅膜18和金屬硅化物膜13進(jìn)行圖形刻蝕。由此形成局部布線19a。
其次，如圖6中所示，在除去了抗蝕劑14b后，使用CVD法等，淀積由氧化硅膜等構(gòu)成的層間絕緣膜20，以便覆蓋局部布線19a。通過(guò)此時(shí)或其后的熱處理，雜質(zhì)從p+雜質(zhì)區(qū)10a2、n+雜質(zhì)區(qū)11a3、和柵電極7擴(kuò)散到多晶硅膜18中。其次，利用光刻形成貫通層間絕緣膜20和層間絕緣膜12并到達(dá)n+雜質(zhì)區(qū)11a2的接觸孔21。
其次，使用濺射法等，在接觸孔21內(nèi)和層間絕緣膜20上淀積厚度約為500～2000nm的鋁膜。通過(guò)將該鋁膜刻蝕成預(yù)定形狀，形成鋁等的金屬布線22。經(jīng)過(guò)以上的工序，就形成圖1中示出的SRAM。
(實(shí)施例2)其次，使用圖7～圖12說(shuō)明本發(fā)明的實(shí)施例2。圖7是示出本發(fā)明的實(shí)施例2中的SRAM的剖面圖。
參照?qǐng)D7，在本實(shí)施例2中，在金屬硅化物膜13的上下形成了多晶硅膜18、23。除此以外的結(jié)構(gòu)與實(shí)施例1的情況相同。
如上所述，由于局部布線24a具有多晶硅膜18、23，故可抑制SRAM的制造工藝中的金屬硅化物膜13的膜厚的減少。由此可有效地抑制局部布線24a的電阻值的增加。
其次，使用圖8～圖12，說(shuō)明圖7中示出的SRAM的制造方法。圖8～圖12是示出圖7中示出的SRAM的制造工序的特征性的第1～第5工序的剖面圖。
參照?qǐng)D8，經(jīng)過(guò)與實(shí)施例1相同的工序，直到形成層間絕緣膜12。在該層間絕緣膜12上使用CVD法等，淀積沒有摻雜的多晶硅膜23和金屬硅化物膜13。
其次，參照?qǐng)D9，在金屬硅化物膜13上涂敷抗蝕劑14a，對(duì)其進(jìn)行圖形刻蝕，成為預(yù)定的形狀。然后，使用經(jīng)過(guò)圖形刻蝕的抗蝕劑14a作為掩模，依次刻蝕金屬硅化物膜13、多晶硅膜23和層間絕緣膜12。由此，形成接觸孔15a～17a。
其次，參照?qǐng)D10，使用CVD法等，形成多晶硅膜18，使其從接觸孔15a～17a內(nèi)延伸到金屬硅化物膜13上。其次，如圖11中所示，用與實(shí)施例1的情況相同的方法形成抗蝕劑14b。使用該抗蝕劑14b作為掩模，對(duì)多晶硅膜18、金屬硅化物膜13和多晶硅膜23進(jìn)行圖形刻蝕。由此，形成局部布線24a。
其次，參照?qǐng)D12，使用CVD法等，形成層間絕緣膜20，以便覆蓋局部布線24a。通過(guò)有選擇地刻蝕層間絕緣膜20和層間絕緣膜12，形成接觸孔21。其后經(jīng)過(guò)與上述的實(shí)施例1相同的工序，就形成圖7中示出的SRAM。
(實(shí)施例3)其次使用圖13～圖19說(shuō)明本發(fā)明的實(shí)施例3。圖13是示出本發(fā)明的實(shí)施例3中的SRAM的剖面圖。
參照?qǐng)D13，在本實(shí)施例3中，在位于接觸孔15a～17a內(nèi)的多晶硅膜18的表面上形成了氧化硅膜等絕緣膜26。而且，在沒有被絕緣膜26覆蓋的多晶硅膜18的表面上形成了金屬硅化物膜25。該金屬硅化物膜25通過(guò)對(duì)多晶硅膜18的表面進(jìn)行硅化(silicidation)來(lái)形成。除此以外的結(jié)構(gòu)與實(shí)施例1的情況相同。
如圖13中所示，通過(guò)在接觸孔1Sa～17a內(nèi)埋入絕緣膜26，可阻止在位于接觸部40～42的正上方的多晶硅膜18的一部分表面上形成金屬硅化物膜25。由此，與上述的各實(shí)施例的情況相同，可降低接觸電阻。
其次，使用圖14～圖19，說(shuō)明本實(shí)施例中的SRAM的制造方法。圖14～圖19是示出本實(shí)施例3中的SRAM的制造工序的特征性的第1～第6工序的剖面圖。
參照?qǐng)D14，經(jīng)過(guò)與實(shí)施例相同的工序，直到形成層間絕緣膜12，在層間絕緣膜12上涂敷抗蝕劑14a。在對(duì)抗蝕劑14a進(jìn)行圖形刻蝕使其成為預(yù)定形狀后，使用經(jīng)過(guò)圖形刻蝕的抗蝕劑14a作為掩模，對(duì)層間絕緣膜12進(jìn)行刻蝕。由此，形成接觸孔15a～17a。
其次，參照?qǐng)D15，在除去了抗蝕劑14a后，使用CVD法等，形成多晶硅膜18，使其從接觸孔15a～17a內(nèi)延伸到層間絕緣膜12上。在該多晶硅膜18上使用CVD法等，以約100～500nm的厚度淀積由氧化硅膜等構(gòu)成的絕緣膜26。
其次，參照?qǐng)D16，使用回刻(etchback)或CMP(化學(xué)機(jī)械拋光)法等，減少絕緣膜26的厚度。由此，在接觸孔15a～17a內(nèi)遺留絕緣膜26。
其次，在多晶硅膜18和絕緣膜26上淀積金屬膜(圖中未示出)。對(duì)該金屬膜進(jìn)行RTA(快速熱處理)等的熱處理。由此，對(duì)沒有被絕緣膜26覆蓋的多晶硅膜18的表面進(jìn)行硅化。由此，在多晶硅膜18的表面上有選擇地形成金屬硅化物膜25。
其次，參照?qǐng)D18，為了覆蓋金屬硅化物膜25而涂敷抗蝕劑14b，對(duì)其進(jìn)行圖形刻蝕，成為預(yù)定的形狀。使用經(jīng)過(guò)圖形刻蝕的抗蝕劑14b作為掩模，依次刻蝕金屬硅化物膜25和多晶硅膜18。由此，形成局部布線27a。
其次，參照?qǐng)D19，用與實(shí)施例1相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1相同的工序，就形成圖13中示出的SRAM。
(實(shí)施例4)其次，使用圖20～圖23說(shuō)明本發(fā)明的實(shí)施例4。圖20是示出本發(fā)明的實(shí)施例4中的SRAM的剖面圖。
參照?qǐng)D20，在本實(shí)施例4中，金屬硅化物膜25a延伸到絕緣膜26上。除此以外的結(jié)構(gòu)與實(shí)施例3相同。
如上所述，通過(guò)形成金屬硅化物膜25a使其延伸到絕緣膜26上，與上述的實(shí)施例3的情況相比，可增大局部布線28a內(nèi)的金屬硅化物膜25a的比例。由此，與上述的實(shí)施例3的情況相比，可進(jìn)一步降低局部布線28a的電阻值。
再有，雖然金屬硅化物膜25a延伸到絕緣膜26上，但由于絕緣膜26具有防止金屬硅化物膜25a從位于接觸部40～42附近的多晶硅膜18吸收雜質(zhì)的雜質(zhì)擴(kuò)散防止膜的功能，故可避免接觸電阻的增大。再有，可使用由具有防止雜質(zhì)擴(kuò)散功能并在硅化反應(yīng)中能起到掩模的功能的材料構(gòu)成的膜來(lái)代替絕緣膜26。
其次，使用圖21～圖23，說(shuō)明本實(shí)施例4中的SRAM的制造方法。圖21～圖23是示出本實(shí)施例4中的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
首先，參照?qǐng)D21，經(jīng)過(guò)與實(shí)施例3相同的工序，直到形成絕緣膜26。使用濺射法或CVD法等，在該絕緣膜26和多晶硅膜18上淀積金屬硅化物膜25a。
其次，參照?qǐng)D22，以預(yù)定形狀在金屬硅化物膜25a上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14b。使用該抗蝕劑14b作為掩模，刻蝕金屬硅化物膜25a和多晶硅膜18。由此，形成局部布線28a。
其次，參照?qǐng)D23，用與實(shí)施例1相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1的情況相同的工序，就形成圖20中示出的SRAM。
(實(shí)施例5)其次，使用圖24～圖28說(shuō)明本發(fā)明的實(shí)施例5。圖24是示出本發(fā)明的實(shí)施例5中的SRAM的剖面圖。
參照?qǐng)D24，在本實(shí)施例5中，形成絕緣膜29，使其充填到接觸孔15a～17a內(nèi)，并且延伸到位于接觸孔15a～17a的側(cè)壁上的多晶硅膜18上。該絕緣膜29的材料與絕緣膜26的材料相同。而且，在沒有被絕緣膜29覆蓋的多晶硅膜18的表面上形成金屬硅化物膜30。利用該金屬硅化物膜30和多晶硅膜18構(gòu)成局部布線31a。除此以外的結(jié)構(gòu)與實(shí)施例1相同。
如上所述，通過(guò)形成絕緣膜29以便覆蓋接觸孔15a～17a，可阻止位于接觸孔15a～17a內(nèi)的多晶硅膜18被硅化。
其次，使用圖25～圖28，說(shuō)明本實(shí)施例5中的SRAM的制造方法。圖25～圖28是示出本實(shí)施例5中的SRAM的制造工序的特征性的第1～第4工序的剖面圖。
參照?qǐng)D25，經(jīng)過(guò)與實(shí)施例3的情況相同的工序，直到形成多晶硅膜18。其次，使用CVD法等淀積氧化硅膜等的絕緣膜29，使其充填到接觸孔15a～17a內(nèi)，并且覆蓋多晶硅膜18。以預(yù)定形狀在該絕緣膜29上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14c。此時(shí)，在接觸孔15a～17a的正上方形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14c。使用該抗蝕劑14c作為掩模，刻蝕絕緣膜29。由此，形成分別充填到接觸孔15a～17a中的絕緣膜29。
其次，參照?qǐng)D26，用與實(shí)施例3的情況相同的方法形成金屬硅化物膜30。如圖27中所示，以預(yù)定形狀在該金屬硅化物膜30上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14b。使用該經(jīng)過(guò)圖形刻蝕的抗蝕劑14b作為掩模，依次刻蝕金屬硅化物膜30和多晶硅膜18。由此，形成局部布線31a。
其次，參照?qǐng)D28，用與實(shí)施例1的情況相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1相同的工序，就形成圖24中示出的SRAM。
(實(shí)施例6)其次，使用圖29～圖32說(shuō)明本發(fā)明的實(shí)施例6。圖29是示出本發(fā)明的實(shí)施例6中的SRAM的剖面圖。
參照?qǐng)D29，在本實(shí)施例6中，金屬硅化物膜31延伸到絕緣膜29上。利用該金屬硅化物膜32和多晶硅膜18形成局部布線33a。除此以外的結(jié)構(gòu)與上述的實(shí)施例5相同。
如上所述，通過(guò)金屬硅化物膜32延伸到絕緣膜29上，與實(shí)施例4的情況相同，可降低局部布線33a的電阻值。
其次，使用圖30～圖32，說(shuō)明本實(shí)施例6中的SRAM的制造方法。圖30～圖32是示出本發(fā)明實(shí)施例6中的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
參照?qǐng)D30，經(jīng)過(guò)與實(shí)施例5的情況相同的工序，直到形成絕緣膜29。使用CVD法或?yàn)R射法等，在該絕緣膜29和多晶硅膜18上淀積金屬硅化物膜32。
其次，參照?qǐng)D31，以預(yù)定形狀在金屬硅化物膜32上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14b。使用該抗蝕劑14b作為掩模，依次刻蝕金屬硅化物膜32和多晶硅膜18。由此，形成局部布線33a。
其次，在除去了抗蝕劑14b后，如圖32中所示，用與實(shí)施例1的情況相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1的情況相同的工序，就形成圖29中示出的SRAM。
(實(shí)施例7)其次使用圖33～圖38說(shuō)明本發(fā)明的實(shí)施例7。圖33是示出本發(fā)明的實(shí)施例7中的SRAM的剖面圖。
參照?qǐng)D33，在本實(shí)施例7中，形成了氧化硅膜或氮化硅膜等的絕緣膜34，使其覆蓋位于接觸孔15a～17a內(nèi)的多晶硅膜18的表面。也與實(shí)施例6的情況相同，為覆蓋接觸孔15a～17a而形成該絕緣膜34。該絕緣膜34最好具有約50～100nm的厚度。而且，在沒有被絕緣膜34覆蓋的多晶硅膜18的表面上形成金屬硅化物膜35。利用該金屬硅化物膜35和多晶硅膜18形成局部布線36a。除此以外的結(jié)構(gòu)與實(shí)施例1的情況相同。
其次，使用圖34～圖38，說(shuō)明本實(shí)施例7中的SRAM的制造方法。圖34～圖38是示出本發(fā)明實(shí)施例7中的SRAM的制造工序的特征性的第1～第5工序的剖面圖。
參照?qǐng)D34，經(jīng)過(guò)與實(shí)施例3相同的工序，直到形成多晶硅膜18。通過(guò)對(duì)該多晶硅膜18的表面進(jìn)行氧化或氮化，在多晶硅膜18的表面上形成厚度約為50～100nm的氧化硅膜或氮化硅膜等的絕緣膜34。
其次，參照?qǐng)D35，在絕緣膜34上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14d，使其覆蓋接觸孔15a～17a。使用該抗蝕劑14d作為掩模，刻蝕絕緣膜34。由此，形成絕緣膜34，使其覆蓋位于接觸孔15a～17a內(nèi)的多晶硅膜18的表面。
其次，參照?qǐng)D36，用與實(shí)施例3的情況相同的方法，對(duì)沒有被絕緣膜34覆蓋的多晶硅膜18的表面進(jìn)行硅化。由此，在多晶硅膜18的表面上有選擇地形成金屬硅化物膜35。
其次，參照?qǐng)D37，以預(yù)定形狀在金屬硅化物膜35上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14b。使用該抗蝕劑14b作為掩模，依次刻蝕金屬硅化物膜35和多晶硅膜18。由此，形成局部布線36a。
其次，參照?qǐng)D38，用與實(shí)施例1的情況相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1的情況相同的工序，就形成圖33中示出的SRAM。
(實(shí)施例8)其次，使用圖39～圖42說(shuō)明本發(fā)明的實(shí)施例8。圖39是示出本發(fā)明的實(shí)施例8中的SRAM的剖面圖。
參照?qǐng)D39，在本實(shí)施例8中，金屬硅化物膜37也延伸到絕緣膜34上。利用金屬硅化物膜37和多晶硅膜18形成局部布線38a。除此以外的結(jié)構(gòu)與實(shí)施例7的情況相同。
如上所述，通過(guò)形成金屬硅化物膜37，使其延伸到絕緣膜34上，與實(shí)施例4的情況相同，可降低局部布線38a的電阻值。
其次，使用圖40～圖42，說(shuō)明本實(shí)施例8中的SRAM的制造方法。圖40～圖42是示出本發(fā)明實(shí)施例8中的SRAM的制造工序的特征性的第1～第3工序的剖面圖。
參照?qǐng)D40，經(jīng)過(guò)與實(shí)施例7相同的工序，直到形成絕緣膜34。使用CVD法或?yàn)R射法等，在該絕緣膜34上淀積金屬硅化物膜37。
其次，參照?qǐng)D41，以預(yù)定形狀在金屬硅化物膜37上形成經(jīng)過(guò)圖形刻蝕的抗蝕劑14b。使用該經(jīng)過(guò)圖形刻蝕的抗蝕劑14b作為掩模，依次刻蝕金屬硅化物膜37和多晶硅膜18。由此，形成局部布線38a。
其次，參照?qǐng)D42，用與實(shí)施例1相同的方法形成層間絕緣膜20和接觸孔21。其后，經(jīng)過(guò)與實(shí)施例1相同的工序，就形成圖39中示出的SRAM。
(實(shí)施例9)其次，使用圖43～圖45說(shuō)明本發(fā)明的實(shí)施例9。圖43是示出本發(fā)明的實(shí)施例9中的SRAM的剖面圖。
參照?qǐng)D43，在本實(shí)施例9中，將多晶硅膜18分割為與p+雜質(zhì)區(qū)10a2相接的p型多晶硅部、與柵電極7相接的n型多晶硅部和與n+雜質(zhì)區(qū)11a3相接的n型多晶硅部。然后，將這些部分用金屬硅化物膜13進(jìn)行導(dǎo)電性連接。除此以外的結(jié)構(gòu)與實(shí)施例1的情況相同。
如上所述，通過(guò)分割多晶硅膜18，可阻止在多晶硅膜18中形成pn結(jié)。
其次，使用圖44和圖45，說(shuō)明本實(shí)施例9中的SRAM的制造方法。圖44和圖45是示出本發(fā)明實(shí)施例9中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
參照?qǐng)D44，經(jīng)過(guò)與實(shí)施例1相同的工序，直到形成多晶硅膜18。在多晶硅膜18上涂敷抗蝕劑14e，對(duì)該抗蝕劑14e進(jìn)行圖形刻蝕，使其成為預(yù)定的形狀。然后，使用經(jīng)過(guò)圖形刻蝕的抗蝕劑14e作為掩模，對(duì)多晶硅膜18進(jìn)行刻蝕。由此來(lái)分割多晶硅膜18。
其次，參照?qǐng)D45，用與實(shí)施例1的情況相同的方法形成抗蝕劑14b，使用該抗蝕劑14b作為掩模對(duì)金屬硅化物膜13進(jìn)行圖形刻蝕。由此，形成局部布線19a。
其后，經(jīng)過(guò)與實(shí)施例1相同的工序，就形成圖43中示出的SRAM。
(實(shí)施例10)其次使用圖46和圖47說(shuō)明本發(fā)明的實(shí)施例10。圖46是示出本發(fā)明的實(shí)施例10中的SRAM的剖面圖。
參照?qǐng)D46，在本實(shí)施例10中，只在接觸孔15a、16a、17a內(nèi)形成多晶硅膜18，形成金屬硅化物膜13，使其從多晶硅膜18的上端部延伸到層間絕緣膜12上。除此以外的結(jié)構(gòu)與實(shí)施例1的情況相同。
如上所述，通過(guò)用金屬硅化物膜13來(lái)連接多晶硅膜18，與實(shí)施例9的情況相同，可阻止在多晶硅膜18中形成pn結(jié)。
其次，使用圖47，說(shuō)明本實(shí)施例10中的SRAM的制造方法。圖47是示出本實(shí)施例10中的SRAM的特征性的制造工序的剖面圖。
參照?qǐng)D47，經(jīng)過(guò)與實(shí)施例1相同的工序，直到形成多晶硅膜18。然后，進(jìn)行RTA等的熱處理，對(duì)位于層間絕緣膜12上的多晶硅膜18進(jìn)行硅化處理。由此，只在接觸孔15a～17a內(nèi)遺留多晶硅膜18，同時(shí)可在層間絕緣膜12上形成與該層間絕緣膜12連接的金屬硅化物膜13。
再有，也可在圖4中示出的狀態(tài)的多晶硅膜18上有選擇地形成了金屬膜后進(jìn)行上述的RTA處理。此外，也可將金屬硅化物膜13作為富金屬狀態(tài)預(yù)先進(jìn)行上述RTA處理。
如上所述，在形成了金屬硅化物膜13后，經(jīng)過(guò)與實(shí)施例1相同的工序，就形成圖46中示出的SRAM。
(實(shí)施例11)
其次，說(shuō)明本發(fā)明的實(shí)施例11。
在本實(shí)施例11中，通過(guò)對(duì)圖10中示出的多晶硅膜18、23進(jìn)行硅化處理，形成金屬硅化物膜13。因此，與實(shí)施例10的情況相比，形成厚度厚的金屬硅化物膜13，除此以外的結(jié)構(gòu)與圖46中示出的情況相同。這樣，通過(guò)增大金屬硅化物膜13的厚度，不僅有助于降低局部布線24a的電阻，而且可避免因金屬硅化物膜13的厚度減少引起的不利情況。
其次，說(shuō)明本實(shí)施例11中的SRAM的制造方法。
經(jīng)過(guò)與實(shí)施例2相同的工序，直到形成圖10中示出的多晶硅膜18。其后，用與實(shí)施例10相同的方法，對(duì)位于層間絕緣膜12上的多晶硅膜18、23進(jìn)行硅化處理。其后經(jīng)過(guò)與實(shí)施例2相同的工序，就形成SRAM。
(實(shí)施例12)其次，使用圖48和圖49說(shuō)明本發(fā)明的實(shí)施例12。圖48是示出本發(fā)明的實(shí)施例12中的SRAM的剖面圖。
參照?qǐng)D48，在本實(shí)施例12中，將圖13中的位于層間絕緣膜12上的多晶硅膜18全部變換成金屬硅化物膜25。除此以外的結(jié)構(gòu)與圖13中示出的實(shí)施例3的情況相同。
其次，使用圖49，說(shuō)明本實(shí)施例12中的SRAM的制造方法。圖49是示出本實(shí)施例12中的SRAM的特征性的制造工序的剖面圖。
參照?qǐng)D49，經(jīng)過(guò)與實(shí)施例3的情況相同的工序，直到形成絕緣膜26。其次，在圖16中示出的狀態(tài)的多晶硅膜18上形成金屬膜(圖中未示出)，對(duì)其進(jìn)行RTA等的熱處理。由此，對(duì)位于圖16中的層間絕緣膜12上的全部多晶硅膜18進(jìn)行硅化處理。由此，形成圖49中示出的金屬硅化物膜25。其后經(jīng)過(guò)與實(shí)施例3的情況相同的工序，就形成圖48中示出的SRAM。
(實(shí)施例13)其次，使用圖50～圖52說(shuō)明本發(fā)明的實(shí)施例13。圖50是示出本發(fā)明的實(shí)施例13中的SRAM的剖面圖。
參照?qǐng)D50，在本實(shí)施例13中，與實(shí)施例9的情況相同，對(duì)多晶硅膜18進(jìn)行分割，在該被分割的多晶硅膜18上形成絕緣膜26。形成金屬硅化物膜25，使其從該絕緣膜26上延伸到層間絕緣膜12上。除此以外的結(jié)構(gòu)與實(shí)施例3的情況相同。
其次，使用圖51和圖52，說(shuō)明本實(shí)施例13中的SRAM的制造方法。圖51和圖52是示出本實(shí)施例13中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
參照?qǐng)D51，經(jīng)過(guò)與實(shí)施例4的情況相同的工序，直到形成圖16中示出的絕緣膜26。其次，用與實(shí)施例9的情況相同的方法形成抗蝕劑14e，將其作為掩模使用，對(duì)多晶硅膜18進(jìn)行圖形刻蝕。
其次，使用濺射法或CVD法等，如圖52所示，在整個(gè)面上淀積金屬硅化物膜25。其后，經(jīng)過(guò)與實(shí)施例4的情況相同的工序，就形成圖50中示出的SRAM。
(實(shí)施例14)其次，使用圖53和圖54說(shuō)明本發(fā)明的實(shí)施例14。圖53是示出本發(fā)明的實(shí)施例14中的SRAM的剖面圖。
參照?qǐng)D53，在本實(shí)施例14中，對(duì)位于層間絕緣膜12上的全部局部布線31a進(jìn)行硅化處理。除此以外的結(jié)構(gòu)與圖24中示出的實(shí)施例5的情況相同。
其次，使用圖54，說(shuō)明本實(shí)施例14中的SRAM的制造方法。圖54是示出本實(shí)施例14中的SRAM的特征性的制造工序的剖面圖。
參照?qǐng)D54，經(jīng)過(guò)與實(shí)施例5的情況相同的工序，直到形成絕緣膜29。其次，在整個(gè)面上淀積了金屬膜(圖中未示出)后，對(duì)其進(jìn)行RTA等的熱處理。由此，對(duì)位于層間絕緣膜12上的全部多晶硅膜18進(jìn)行硅化處理。由此，形成圖54中示出的金屬硅化物膜30。其后經(jīng)過(guò)與實(shí)施例5的情況相同的工序，就形成圖53中示出的SRAM。
(實(shí)施例15)其次，使用圖55～圖57說(shuō)明本發(fā)明的實(shí)施例15。圖55是示出本發(fā)明的實(shí)施例15中的SRAM的剖面圖。
參照?qǐng)D55，在本實(shí)施例15中，對(duì)多晶硅膜18進(jìn)行分割，金屬硅化物膜32只延伸到層間絕緣膜12上。除此以外的結(jié)構(gòu)與圖29中示出的實(shí)施例6中的SRAM相同。
其次，使用圖56和圖57，說(shuō)明本實(shí)施例15中的SRAM的制造方法。圖56和圖57是示出本實(shí)施例15中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
參照?qǐng)D56，經(jīng)過(guò)與實(shí)施例6的情況相同的工序，直到形成絕緣膜29，其后，接著刻蝕多晶硅膜18。由此，除去位于層間絕緣膜12上的多晶硅膜18。
其次，參照?qǐng)D57，使用CVD法或?yàn)R射法等，在整個(gè)面上淀積金屬硅化物膜32。其后，經(jīng)過(guò)與實(shí)施例6的情況相同的工序，就形成圖55中示出的SRAM。
(實(shí)施例16)其次使用圖58和圖59說(shuō)明本發(fā)明的實(shí)施例16。圖58是示出本發(fā)明的實(shí)施例16中的SRAM的剖面圖。
參照?qǐng)D58，在本實(shí)施例16中，對(duì)多晶硅膜18進(jìn)行分割，金屬硅化物膜35只延伸到層間絕緣膜12上。除此以外的結(jié)構(gòu)與圖33中示出的實(shí)施例7中的SRAM相同。
其次，使用圖59，說(shuō)明本實(shí)施例16中的SRAM的制造方法。圖59是示出本實(shí)施例16中的SRAM的特征性的制造工序的剖面圖。
參照?qǐng)D59，經(jīng)過(guò)與實(shí)施例7的情況相同的工序，直到形成絕緣膜34。其次，在圖35中的多晶硅膜18上形成金屬膜(圖中未示出)，對(duì)其進(jìn)行RTA等的熱處理。由此，對(duì)位于層間絕緣膜12上的全部多晶硅膜18進(jìn)行硅化處理。其后經(jīng)過(guò)與實(shí)施例7的情況相同的工序，就形成圖58中示出的SRAM。
(實(shí)施例17)其次，使用圖60～圖62說(shuō)明本發(fā)明的實(shí)施例17。圖60是示出本發(fā)明的實(shí)施例17中的SRAM的剖面圖。
參照?qǐng)D60，在本實(shí)施例17中，對(duì)多晶硅膜18進(jìn)行分割，金屬硅化物膜37只延伸到層間絕緣膜12上。除此以外的結(jié)構(gòu)與圖39中示出的實(shí)施例8中的SRAM相同。
其次，使用圖61和圖62，說(shuō)明圖60中所示的本實(shí)施例17中的SRAM的制造方法。圖61和圖62是示出本實(shí)施例17中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
首先，參照?qǐng)D61，經(jīng)過(guò)與實(shí)施例7的情況相同的工序，直到形成絕緣膜34，接著對(duì)多晶硅膜18進(jìn)行圖形刻蝕。
其后，除去抗蝕劑14d，使用CVD法或?yàn)R射法等，在整個(gè)面上淀積金屬硅化物膜37。其后，經(jīng)過(guò)與實(shí)施例8的情況相同的工序，就形成圖60中示出的SRAM。
(實(shí)施例18)
其次使用圖63和圖64說(shuō)明本發(fā)明的實(shí)施例18。圖63和圖64是示出本實(shí)施例18中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
在上述各實(shí)施例中，淀積非摻雜的多晶硅膜18，通過(guò)將雜質(zhì)從p+雜質(zhì)區(qū)10a2等擴(kuò)散到該多晶硅膜18中來(lái)提高多晶硅膜18的導(dǎo)電性。但是，在本實(shí)施例18和后述的實(shí)施例19、20中，將p型雜質(zhì)導(dǎo)入到與p+雜質(zhì)區(qū)10a2相接的多晶硅膜18中，將n型雜質(zhì)導(dǎo)入到與n+雜質(zhì)區(qū)11a3和柵電極7相接的部分中的多晶硅膜18中。由此，與上述的各實(shí)施例的情況相比，可提高p型多晶硅部和n型多晶硅部的濃度，可降低這些部分的電阻。
參照?qǐng)D63，經(jīng)過(guò)與實(shí)施例1、9或10相同的工序，直到形成多晶硅膜18。在該多晶硅膜18上涂敷抗蝕劑14f，對(duì)其進(jìn)行圖形刻蝕。由此，形成覆蓋接觸孔15a、16a的抗蝕劑14f。使用該抗蝕劑14f作為掩模，將p型雜質(zhì)注入到多晶硅膜18中。由此，形成p型多晶硅部。
其次，在除去了抗蝕劑14f后，形成抗蝕劑14g，使其覆蓋接觸孔17a。使用該抗蝕劑14g作為掩模，將n型雜質(zhì)注入到多晶硅膜18中。由此，形成n型多晶硅部。其后，經(jīng)過(guò)與實(shí)施例1、9或10的情況相同的工序，就形成本實(shí)施例18中的SRAM。
(實(shí)施例19)其次，使用圖65和圖66說(shuō)明本發(fā)明的實(shí)施例19。圖65和圖66是示出本實(shí)施例19中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
本實(shí)施例19將實(shí)施例18的思想應(yīng)用于上述的實(shí)施例2、11中的SRAM。參照?qǐng)D65，在經(jīng)過(guò)與實(shí)施例2、11相同的工序直到形成了多晶硅膜18后，用與實(shí)施例18的情況相同的方法形成抗蝕劑14f。使用該抗蝕劑14f作為掩模，將p型雜質(zhì)注入到多晶硅膜18、23中。
其次，參照?qǐng)D66，用與實(shí)施例18相同的方法形成抗蝕劑14g，使用該抗蝕劑14g作為掩模，將n型雜質(zhì)注入到多晶硅膜18、23中。其后，經(jīng)過(guò)與實(shí)施例2、11的情況相同的工序，就形成本實(shí)施例19中的SRAM。
(實(shí)施例20)其次，使用圖67和圖68說(shuō)明本發(fā)明的實(shí)施例20。圖67和圖68是示出本實(shí)施例20中的SRAM的制造工序的特征性的第1和第2工序的剖面圖。
本實(shí)施例20將實(shí)施例18的思想應(yīng)用于實(shí)施例3～8或12～17中。
參照?qǐng)D67，經(jīng)過(guò)與實(shí)施例3～8或12～17相同的工序，直到形成了多晶硅膜18。其次，用與實(shí)施例18相同的方法形成抗蝕劑14f。使用該抗蝕劑14f作為掩模，將p型雜質(zhì)注入到多晶硅膜18中。
其次，參照?qǐng)D68，用與實(shí)施例18相同的方法形成抗蝕劑14g，使用該抗蝕劑14g作為掩模，將n型雜質(zhì)注入到多晶硅膜18中。其后，經(jīng)過(guò)與實(shí)施例3～8或12～17相同的工序，就形成本實(shí)施例20中的SRAM。
再有，上述的各實(shí)施例中，關(guān)于將本發(fā)明應(yīng)用于CMOS型SRAM的情況進(jìn)行了說(shuō)明，但只要是具有連接不同的導(dǎo)電型的雜質(zhì)區(qū)的布線的半導(dǎo)體裝置，都可應(yīng)用本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型的第1雜質(zhì)區(qū)(11a3)，在半導(dǎo)體襯底(1)的表面上形成；第2導(dǎo)電型的第2雜質(zhì)區(qū)(10a2)，與所述第1雜質(zhì)區(qū)隔開一定間隔、在所述表面上形成；絕緣層(12)，在所述表面上形成，具有到達(dá)所述第1和第2雜質(zhì)區(qū)的第1和第2接觸孔(15a、17a)；非金屬性導(dǎo)電膜(18)，通過(guò)所述第1和第2接觸孔與所述第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接，覆蓋所述第1和第2接觸孔內(nèi)底部和側(cè)部，分別與所述第1和第2雜質(zhì)區(qū)相接；以及布線層，包括金屬性導(dǎo)電膜(13)，該導(dǎo)電膜(13)不與該非金屬性導(dǎo)電膜的所述第1和第2接觸孔內(nèi)底部的表面相接，而與所述非金屬性導(dǎo)電膜連接。
2.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于所述金屬性導(dǎo)電膜(13)在所述絕緣層(12)上形成，在所述第1和第2接觸孔(15a、17a)上具有貫通孔(13a、13c)。
3.如權(quán)利要求1中所述的半導(dǎo)體裝置，其特征在于在位于所述第1和第2接觸孔(15a、17a)內(nèi)的所述非金屬性導(dǎo)電膜(18)上分別形成第1和第2絕緣層(26、26)，所述金屬性導(dǎo)電膜(25a)延伸到所述絕緣層(12)上和所述第1和第2絕緣層上。
4.一種半導(dǎo)體裝置，其特征在于，包括第1導(dǎo)電型的第1雜質(zhì)區(qū)(11a3)，在半導(dǎo)體襯底(1)的主表面上形成；第2導(dǎo)電型的第2雜質(zhì)區(qū)(10a2)，與所述第1雜質(zhì)區(qū)隔開一定間隔、在所述主表面上形成；以及布線，所述布線包括第1和第2導(dǎo)體部(18)，由不含金屬的導(dǎo)電膜構(gòu)成，通過(guò)第1和第2接觸部(40、42)分別與所述第1和第2雜質(zhì)區(qū)相接；以及第3導(dǎo)體部(13)，由包含金屬的導(dǎo)電膜構(gòu)成，不與位于所述第1和第2接觸部的正上方的所述第1和第2導(dǎo)體部的一部分表面相接，通過(guò)所述第1和第2導(dǎo)體部與所述第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接。
5.如權(quán)利要求4中所述的半導(dǎo)體裝置，其特征在于所述第3導(dǎo)體部在所述第1和第2導(dǎo)體部的一部分表面上具有開口(13a、13c)。
6.如權(quán)利要求5中所述的半導(dǎo)體裝置，其特征在于在所述主表面上形成具有到達(dá)所述第1和第2雜質(zhì)區(qū)的第1和第2接觸孔(15a、17a)的層間絕緣膜，所述第1和第2導(dǎo)體部在所述第1和第2接觸孔內(nèi)形成，分別具有延伸到所述第1和第2接觸孔的側(cè)壁上的第1和第2延伸部，所述第3導(dǎo)體部在所述層間絕緣膜上形成，在所述第1和第2接觸孔上具有開口，與所述第1和第2延伸部連接。
7.如權(quán)利要求4中所述的半導(dǎo)體裝置，其特征在于將用于提高該第1和第2導(dǎo)體部的導(dǎo)電性的雜質(zhì)導(dǎo)入到所述第1和第2導(dǎo)體部中，所述第3導(dǎo)體部將用于防止所述雜質(zhì)被所述第3導(dǎo)體部吸收的雜質(zhì)擴(kuò)散防止膜(26)夾在中間，延伸到所述第1和第2導(dǎo)體部的一部分表面上。
8.如權(quán)利要求7中所述的半導(dǎo)體裝置，其特征在于在所述主表面上形成具有到達(dá)所述第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的層間絕緣膜，所述第1和第2導(dǎo)體部(18、18)分別在所述第1和第2接觸孔內(nèi)形成，分別具有延伸到所述第1和第2接觸孔的側(cè)壁上的第1和第2延伸部，所述雜質(zhì)擴(kuò)散防止膜分別在所述第1和第2接觸孔內(nèi)形成，所述第3導(dǎo)體部與所述第1和第2延伸部連接。
9.如權(quán)利要求4中所述的半導(dǎo)體裝置，其特征在于所述半導(dǎo)體裝置具備存儲(chǔ)單元，該存儲(chǔ)單元包括一對(duì)驅(qū)動(dòng)MOS晶體管；一對(duì)存取MOS晶體管；以及一對(duì)負(fù)載用MOS晶體管，所述驅(qū)動(dòng)MOS晶體管或所述存取MOS晶體管具有所述第1雜質(zhì)區(qū)，所述負(fù)載用MOS晶體管具有所述第2雜質(zhì)區(qū)。
10.如權(quán)利要求4中所述的半導(dǎo)體裝置，其特征在于所述第1和第2導(dǎo)體部包含導(dǎo)入了用于提高導(dǎo)電性的雜質(zhì)的多晶硅膜，所述第3導(dǎo)體部包含金屬硅化物膜。
11.一種半導(dǎo)體裝置的制造方法，其特征在于，包括在半導(dǎo)體襯底(1)的主表面上隔開一定間隔形成第1導(dǎo)電型的第1雜質(zhì)區(qū)(11a3)和第2導(dǎo)電型的第2雜質(zhì)區(qū)(10a2)的工序；在所述主表面上形成由不含金屬的導(dǎo)電膜構(gòu)成的第1和第2導(dǎo)體部(18)的工序，其中，第1和第2導(dǎo)體部(18)通過(guò)第1和第2接觸部(40、42)分別與所述第1和第2雜質(zhì)區(qū)相接；以及在所述主表面上形成由包含金屬的導(dǎo)電膜構(gòu)成的第3導(dǎo)體部(13)的工序，其中，第3導(dǎo)體部(13)不與位于所述第1和第2接觸部的正上方的所述第1和第2導(dǎo)體部的一部分表面相接，通過(guò)所述第1和第2導(dǎo)體部與所述第1和第2雜質(zhì)區(qū)進(jìn)行導(dǎo)電性連接。
12.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于所述形成第3導(dǎo)體部(13)的工序包括在所述主表面上形成層間絕緣膜(12)的工序；在所述層間絕緣膜上形成包含所述金屬的導(dǎo)電膜(13)的工序；以及形成貫通包含所述金屬的導(dǎo)電膜和所述層間絕緣膜分別到達(dá)所述第1和第2雜質(zhì)區(qū)的第1和第2接觸孔(15a、15b)的工序，形成所述第1和第2導(dǎo)體部(18)的工序包括形成所述第1和第2導(dǎo)體部(18)使其從所述第1和第2接觸孔內(nèi)延伸到所述第3導(dǎo)體部上并與所述第3導(dǎo)體部進(jìn)行導(dǎo)電性連接的工序。
13.如權(quán)利要求11中所述的半導(dǎo)體裝置的制造方法，其特征在于形成所述第1和第2導(dǎo)體部的工序包括在所述主表面上形成層間絕緣膜的工序；在所述層間絕緣膜中形成到達(dá)所述第1和第2雜質(zhì)區(qū)的第1和第2接觸孔的工序；在所述第1和第2接觸孔內(nèi)形成所述第1和第2導(dǎo)體部的工序；在所述第1和第2導(dǎo)體部中分別導(dǎo)入第1導(dǎo)電型的雜質(zhì)和第2導(dǎo)電型的雜質(zhì)的工序；以及在所述一部分表面上形成用于防止所述雜質(zhì)被所述第3導(dǎo)體部從所述第1和第2導(dǎo)體部吸收的雜質(zhì)擴(kuò)散防止膜(26)的工序，所述第3導(dǎo)體部的形成工序包括形成所述第3導(dǎo)體部使其在所述層間絕緣膜上與所述第1和第2導(dǎo)體部進(jìn)行導(dǎo)電性連接的工序。
14.如權(quán)利要求13中所述的半導(dǎo)體裝置的制造方法，其特征在于所述第1和第2導(dǎo)體部包含多晶硅膜并延伸到所述層間絕緣膜上，所述第3導(dǎo)體部的形成工序包括形成金屬膜使其覆蓋所述第1和第2導(dǎo)體部和所述雜質(zhì)擴(kuò)散防止膜的工序；以及通過(guò)對(duì)所述金屬膜進(jìn)行熱處理對(duì)沒有被所述雜質(zhì)擴(kuò)散防止膜覆蓋的所述第1和第2導(dǎo)體部的表面進(jìn)行硅化處理來(lái)形成所述第3導(dǎo)體部(25)的工序。
全文摘要
在半導(dǎo)體襯底(1)的主表面上形成具有接觸孔(15a～17a)的層間絕緣膜(12)。在層間絕緣膜(12)上形成金屬硅化物膜(13)。形成多晶硅膜(18),使其從接觸孔(15a～17a)內(nèi)延伸到金屬硅化物膜(13)上。利用該多晶硅膜(18)和金屬硅化物膜(13)形成局部布線(19a)。
文檔編號(hào)H01L21/768GK1229280SQ9811966
公開日1999年9月22日 申請(qǐng)日期1998年9月21日 優(yōu)先權(quán)日1998年3月13日
發(fā)明者石田雅宏 申請(qǐng)人:三菱電機(jī)株式會(huì)社