專利名稱：高可靠性的槽式電容器型存儲器單元的制作方法
技術領域：
本發(fā)明涉及半導體存儲器，特別涉及動態(tài)隨機存取存儲器(DRAM)的槽式電容器型存儲器單元。
由單個傳輸門(transfer gate)晶體管和單個電容器構成DRAM器件的存儲器單元，以制備器件。由于這種結構適于高集成化的DRAM，因而它被廣泛地使用。已開發(fā)出三維構形的電容器并將其用于這種存儲器單元，以實現(xiàn)DRAM器件的高集成度化。
DRAM器件存儲器單元的三維構形的電容器可以為疊層結構或槽式結構中的任一種結構。盡管這些結構各有其優(yōu)缺點，但從實現(xiàn)器件表面極好的平坦性的角度來看，槽式結構有其優(yōu)勢，因而可有效地用于包括邏輯電路和存儲電路的硅上系統(tǒng)型(system-on-silicon type)半導體器件。
已研究了用于槽式結構電容器的各種可能的結構選擇。這些結構選擇中的一種是這樣實現(xiàn)的在用于電容器的硅襯底側上形成單元板，在槽內形成電容器電極，以對由入射的α射線引起的和/或來自電路的噪聲提供強的抵抗力。該電容器將被稱為襯底板型槽式電容器。
在由單個襯底板型槽式電容器和單個傳輸門晶體管構成的存儲器單元中，要求傳輸門晶體管的雜質擴散源/漏區(qū)與電容器電極相互電連接。已提出各種技術來實現(xiàn)該電連接。
在第一現(xiàn)有技術的襯底-板槽式電容器型存儲器單元(參見JP-A-1-173714)中，外延生長選擇性單晶硅層，以橋接在源/漏區(qū)和電容器電極上。結果，選擇性硅層與源/漏區(qū)和電容器電極電連接。這將在下文中詳細說明。
在上述第一現(xiàn)有技術的存儲器單元中，電容器絕緣層很薄，以便增加襯底板型槽式電容器的電容。結果，選擇性硅層可橋接在源/漏區(qū)和電容器電極上。從而，在某一條件下，在器件中出現(xiàn)寄生MOS晶體管。結果，可通過寄生MOS晶體管流過漏電流。如果電容器絕緣層增加，那么可防止這種寄生MOS晶體管在器件中起作用。可是，在這種情況下，難以生長選擇性硅層和在源/漏區(qū)和電容器電極之間實現(xiàn)可靠的電連接。
在第二現(xiàn)有技術的襯底-板槽式電容器型存儲器單元(參見JP-A-8-88331)中，在槽上部的側壁上形成厚絕緣層，同時在槽下部的槽側壁上形成電容器絕緣層。此外，在槽的外周邊上形成抗反轉層(溝道中止層)，用設置于厚絕緣層頂部上的連接電極電連接源/漏區(qū)和電容器電極。
在上述第二現(xiàn)有技術的存儲器單元中，利用光刻和腐蝕工藝方法形成連接電極的圖形。可是，由于存儲器單元是小尺寸的，在源/漏區(qū)和電容器電極之間的距離被減小，這使連接電極圖形的形成變得困難。因此，只要使用連接電極，就難以減小存儲器單元的尺寸。
本發(fā)明的目的是提供可提高可靠性和減小器件尺寸的槽式電容器型存儲器單元。
本發(fā)明的另一個目的是提供制造上述存儲器單元的方法。
按照本發(fā)明，提供一種包括半導體襯底的槽式電容器型半導體存儲器，該襯底帶有槽和第一和第二雜質擴散源/漏區(qū)，埋置于所述槽中的電容器電極，在半導體襯底內且與電容器電極的下部相鄰的襯底側電容器電極和電容器絕緣層，在半導體襯底與電容器電極的上部之間形成埋置的絕緣層。埋置的絕緣層厚于電容器絕緣層。可是，在第二雜質擴散源/漏區(qū)表面上的埋置的絕緣層較薄，或與電容器電極直接接觸。在第二雜質擴散源/漏區(qū)和電容器電極上形成硅化物層。
由于埋置的絕緣層較厚，因而可抑制寄生MOS晶體管的產(chǎn)生。此外，由于源/漏區(qū)和電容器電極通過埋置的絕緣層的較薄部分相互接觸，或者相互之間進行直接接觸，因此，硅化物層可容易地橋接在源/漏區(qū)和電容器電極之間。
根據(jù)下面參照附圖所作的與現(xiàn)有技術的比較和描述，可更清楚地理解本發(fā)明。


圖1是展示第一現(xiàn)有技術的襯底-板槽式電容器型存儲器單元的剖面圖；圖2是展示第二現(xiàn)有技術的襯底-板槽式電容器型存儲器單元的剖面圖；圖3是展示本發(fā)明的襯底-板槽式電容器型存儲器單元的實施例的剖面圖；圖4A至4L是用于說明制造圖3的存儲器單元的第一種方法的剖面圖；圖5A至5G是用于說明制造圖3的存儲器單元的第二種方法的剖面圖；圖6A至6F是用于說明制造圖3的存儲器單元的第三種方法的剖面圖；圖7A至7I是用于說明制造圖3的存儲器單元的第四種方法的剖面圖；圖8是展示圖3的存儲器單元的改型例的剖面圖。
在描述最佳實施例之前，將參照圖1和2說明現(xiàn)有技術的襯底-板槽式電容器型存儲器單元。
在展示第一現(xiàn)有技術的襯底-板槽式電容器型存儲器單元(參見JP-A-1-173714)的圖1中，在P+型單晶硅襯底101上形成N型阱102。在N型阱102的表面上形成場氧化硅層103。在由場氧化硅層103包圍的區(qū)域中形成傳輸門晶體管和襯底板型槽式電容器。
然后，在單晶硅襯底101和N型阱102中形成槽104，在槽104的內壁上形成電容器絕緣層105。用摻有P型雜質的多晶硅層106填充槽104。這樣，形成襯底板型槽式電容器。
然后，在N型阱102的表面上形成柵絕緣層107，在柵絕緣層107上形成柵多晶硅層108。在柵多晶硅層108和柵絕緣層107的側表面上形成側壁間隔層109。
接著，在N型層102中形成P+型雜質擴散源/漏區(qū)110和111，從而使柵多晶硅層108夾置在它們之間。這樣便形成傳輸門晶體管。
然后，用化學汽相淀積(CVD)法使用SiH2Cl2和HCl的混合氣體外延生長選擇性單晶硅層112，使其橋接在源/漏區(qū)111和摻有P型雜質的多晶硅層106上。結果，選擇性硅層112與源/漏區(qū)111和摻有P型雜質的多晶硅層106電連接。應指出，選擇性單晶硅層113和114也與選擇性單晶硅層112同時生長。
包括難熔金屬的硅化物可以按與選擇性硅層112、113和114自對準的方式形成，以減小其電阻。
在圖1的存儲器單元中，形成于槽104上部的側面上的電容器絕緣層104很薄，以增加襯底板型槽式電容器的電容。結果，選擇性單晶硅層112可橋接于源/漏區(qū)108和摻有P型雜質的多晶硅層105上。這樣，在某一條件下，在器件中可出現(xiàn)寄生MOS晶體管，其中電容器絕緣層105起柵絕緣層的作用，摻有P型雜質的多晶硅層105起柵極作用，而源/漏區(qū)111和單晶硅襯底101起源/漏區(qū)作用。因此，可通過寄生MOS晶體管流過漏電流。如果增加電容器絕緣層105，那么可防止這樣的寄生MOS晶體管在器件中工作。可是，在這種情況下，難以生長選擇性單晶硅層112和實現(xiàn)源/漏區(qū)111與摻有P型雜質的多晶硅層106之間的電連接。
在展示第二現(xiàn)有技術的襯底-板槽式電容器型存儲器單元(參見JP-A-8-88331)的圖2中，在N-型單晶硅襯底201上形成P-型阱202。
接著，在P型阱202的表面上形成場氧化硅層203，在由場氧化硅層203包圍的區(qū)域中形成傳輸門晶體管和襯底板型槽式電容器。
然后，在N-型單晶硅襯底201上和P-型阱202中形成槽204。此外，在槽204上部的側壁上形成厚氧化硅層205。在未被氧化硅層205覆蓋的區(qū)域中的槽內壁上形成電容器絕緣層206。在槽204中埋置電容器電極207。另外，在槽204下部的外周邊上設置N+型雜質擴散層208，以起單元板電極的作用。在槽204的外周邊上的N+型雜質擴散層208的頂部上形成P+型反型層(溝道中止層)209。這樣，便形成襯底板型槽式電容器。
然后，在P型阱202的表面上形成柵絕緣層210，在柵絕緣層210上形成柵極211。在柵極211的側表面上形成側壁間隔層212，然后在柵極211的頂部表面上形成保護絕緣層213。接著，形成N+型雜質擴散源/漏區(qū)214和215，以使柵極212夾置在它們之間。這樣便形成傳輸門晶體管。
用連接電極216電連接源/漏區(qū)215和電容器電極207。另一方面，源/漏區(qū)214與位線217電連接。應指出連接電極216設置在厚氧化硅層205的頂部上。
圖2中，用光刻和腐蝕工藝方法形成連接電極216的圖形?？墒?，由于存儲器單元尺寸小，在源/漏區(qū)215與電容器電極207之間放置側壁間隔層212的距離被減小，從而難以形成連接電極216的圖形。因此，只要使用連接電極216，就難以減小圖2的存儲器單元的尺寸。
在展示本發(fā)明襯底-板槽式電容器型存儲器單元實施例的圖3中，在P-型單晶硅襯底1中形成N-型襯底板極2。
在硅襯底1的表面上形成場氧化硅層3。在由場氧化硅層3包圍的區(qū)域中形成傳輸門晶體管和襯底板型槽式電容器。
然后，在硅襯底1中形成槽4。此外，在槽4側壁的上部形成埋置的氧化硅膜層5。更具體地說，將埋置的氧化硅層5從硅襯底1的主表面埋進硅襯底50nm至150nm。埋置氧化硅層5的厚度在20nm至100nm之間。
然后，在槽4的內壁上形成電容器絕緣層6。在槽4中埋置存儲電極7，并形成在電容器絕緣層6上。另外，在槽4下部的外周邊上形成N+型襯底側電容器電極8。襯底側電容器電極8與襯底板電極2一起構成存儲器單元的單元板電極。這樣，便形成襯底板型槽式電容器。
此外，在硅襯底1的表面上形成柵絕緣層9，在柵絕緣層9上形成柵多晶硅層10。在柵多晶硅層10和柵絕緣層9的側表面上形成側壁間隔層13。然后在硅襯底1中形成N+型雜質擴散源/漏區(qū)12和13，以使柵多晶硅層10夾置在它們之間。這樣便形成傳輸門晶體管。
然后，用硅化物層15電連接源/漏區(qū)13和存儲電極7。用于電連接的硅層15按自對準方式形成在側壁間隔層11之間。
如圖3所示，在其頂部上的埋置的氧化硅層10的厚度薄，例如不大于10nm。結果，使硅化物層15橋接電容器絕緣層6。這是因為在埋置的氧化硅層10的較薄部分上可容易地制造鈦或其它金屬的硅化物。
在圖3中，應注意，參考標號14代表隔離絕緣層。此外，分別對應于柵多晶硅層10和硅化物層16的柵多晶硅層10a和硅化物層16a被用于相鄰存儲器單元。
下面，參照圖4A至4L和圖3說明制造圖3的存儲器單元的第一種方法。
首先，參照圖4A，以約500keV至1MeV的能量將磷離子注入P型單晶硅襯底1中，然后進行退火處理。從而，在硅襯底1中形成具有其濃度約為1018至1019原子/cm3的磷的襯底板電極2。
接著，用硅的局部氧化(LOCOS)法，在硅襯底1的表面上選擇性地形成厚度約為500nm的場氧化硅層3。
然后，順序形成厚度約為20nm的氧化硅層21、厚度約為50nm的氮化硅層22和厚度約為500nm的掩模氧化物層23，以形成將要經(jīng)受如圖4A所示構圖處理的多層結構。此后，用反應離子腐蝕(RIE)法在硅襯底1中形成槽24。槽24的深度約為50nm至150nm。
接著，參照圖4B，在槽24內的氧化硅層21、氮化硅層22、掩模氧化物層23和硅襯底1的側壁上形成由氮化硅構成的厚約50nm的側壁絕緣層25。
然后，參照圖4C，用RIE法進行干腐蝕處理，進一步腐蝕槽24的底部。形成深度約為0.5μm至1.5μm的槽26。
接著，參照圖4D，在槽26內的硅襯底1上熱生長厚約20至100nm的硅氧化層27。在這種情況下，在熱氧化處理期間，用側壁氮化硅層25對槽26側壁的上部作掩模，以便在槽26側壁的上部上不形成熱氧化層。
然后，參照圖4E，用各向異性干腐蝕法深腐蝕氧化硅層27，以僅僅去除氧化硅層27的底部。
下面，參照圖4F，用RIE技術使硅襯底1再次經(jīng)受干腐蝕處理，以產(chǎn)生槽4。槽4的深度約為5μm。在這種情況下，在槽4側壁的上部埋置氧化硅層27，作為埋置的氧化硅層5。
然后，參照圖4G，用旋轉傾斜(rotational oblique)離子注入法在硅襯底1和襯底板極2中注入約1014至1015離子/cm3的砷。之后，進行退火處理，以便在槽4的內壁上形成襯底側電容器電極8。
接著，參照圖4H，用熱磷酸溶液去除側壁氮化硅層25。
然后，參照圖4I，用CVD法在襯底側電容器電極8上形成由氮化硅構成的厚約10nm的電容器絕緣層6。
隨后，參照圖4J，用CVD法在整個表面上沉積包括磷的多晶硅層。在這種情況下，多晶硅層中的磷濃度約為1020原子/cm3。然后，用干腐蝕法深腐蝕多晶硅層，以使電容器電極7埋置于槽4中。在這種情況下，清除氧化硅層23。應指出可用化學機械研磨(CMP)法代替干腐蝕法。
然后，參照圖4K，用氮化硅層22作掩模，在電容器電極7上熱生長由氧化硅構成的厚約50nm的隔離絕緣層14。用熱磷酸溶液清除氮化硅層22，用氟酸溶液清除氧化硅層21。
接著，參照圖4L，在硅襯底1上熱生長厚約6nm的氧化硅，然后，用CVD法在氧化硅層上淀積多晶硅層。對該多晶硅層和氧化硅層構圖，以便形成柵絕緣層9和柵多晶硅層10。用CVD法淀積氧化硅層，和用各向異性干腐蝕法進行深腐蝕，在柵多晶硅層10和柵絕緣層9的側壁上形成側壁間隔層11。在這種情況下，用干腐蝕法通過隔離絕緣層14形成開口，以局部露出電容器電極7。
此后，在硅襯底1中注入砷離子，然后進行退火處理，由此在硅襯底1中形成用于傳輸門晶體管的N+型雜質擴散源/漏區(qū)12和13。
在圖4L中，應指出柵多晶硅層10a與柵多晶硅層10同時形成。
最后，參照圖3，用濺射法在整個表面上形成鈦層，然后用熱處理進行硅化。即，作為熱處理的結果，在柵多晶硅層10和10a上生長硅化物層16和16a，在源/漏區(qū)13上和在電容器電極7的開口中選擇性地生長硅化物層15。因而發(fā)生外延的硅化作用。應指出形成在埋置的氧化硅層5之上的電容器絕緣層6被插入源/漏區(qū)13與電容器電極7之間?？墒牵谛纬晒杌飳?5的過程中，硅原子也從電容器電極7擴散入電容器絕緣層6中，以硅化在電容器絕緣層6上的鈦層。因此，硅化物層15橋接源/漏區(qū)13與電容器電極7之間的間隙。
因此，用相對于側壁間隔層自對準的硅化物層15電連接傳輸門晶體管的源/漏區(qū)13與襯底板型槽式電容器的電容器電極7。
下面參照圖5A至5G說明制造圖3的存儲器單元的第二種方法。
首先，參照圖5A，用與圖4A相似的方式，以約500keV至1MeV的能量將磷離子注入P型單晶硅襯底1中，然后進行退火處理。從而，在硅襯底1中形成具有其濃度約為1018至1019原子/cm3的磷的襯底板電極2。
接著，用LOCOS法，在硅襯底1的表面上選擇性地形成厚度約為500nm的場氧化硅層3。
然后，順序形成厚度約為20nm的氧化硅層21、厚度約為50nm的氮化硅層22和厚度約為800nm的掩模氧化物層23，以形成將要經(jīng)受如圖5A所示構圖處理的多層結構。此后，參照圖5B，用RIE法在硅襯底1中形成槽31。槽31的深度約為0.6μm。
然后，參照圖5C，用CVD法在整個表面上淀積厚約100nm的氧化硅層32。
接著，參照圖5D，用各向異性干腐蝕法深腐蝕氧化硅層32，以形成側壁氧化硅層32a。在此階段，在槽31底部的氧化硅層32也被去除。
下面，參照圖5E，用干腐蝕法從側壁氧化硅層32a的上部去除厚度約為100nm側壁氧化硅層32a，以形成在槽31側壁上的埋置的氧化硅層5。在這種情況下，還腐蝕氧化硅層23，以獲得比氧化硅層23薄的氧化硅層23a。
然后，參照圖5F，用RIE技術使硅襯底1再次經(jīng)受干腐蝕處理，以產(chǎn)生槽4。槽4的深度約為10μm。
然后，參照圖5G，將磷離子熱擴散入襯底板電極2和硅襯底1中。結果，在槽4的內壁上形成襯底側電容器電極8。
隨后的所有步驟與參照圖4I、4J、4K和4L以及圖3所述的第一種方法相同。
在如圖5A至5G所示的第二種方法中，可使埋置的氧化硅層5的厚度厚于參照圖4A至4L所述的第一種方法中的該厚度。在第一種方法中，如果埋置它，以增加埋置的氧化硅層5的厚度，那么由于用熱氧化法形成氧化硅層5，因而在槽26的側壁中可能出現(xiàn)晶體缺陷。這樣，通過增加埋置的氧化硅層5的厚度，可完全防止出現(xiàn)任何寄生MOS晶體管，從而消除在源/漏區(qū)13與襯底板電極2之間的漏電流，延長存儲信息的存儲器單元對信息的保存時間。
下面，參照圖6A至6G說明制造圖3的存儲器單元的第三種方法。
首先，參照圖6A，用與圖5A相似的方式，以約500keV至1MeV的能量將磷離子注入P型單晶硅襯底1中，然后進行退火處理。從而，在硅襯底1中形成具有其濃度約為1018至1019原子/cm3的磷的襯底板電極2。
接著，用LOCOS法，在硅襯底1的表面上選擇性地形成厚度約為500nm的場氧化硅層3。
然后，順序形成厚度約為5nm的氧化硅層21、厚度約為100nm的氮化硅層22和厚度約為500nm的掩模氧化物層23，以形成將要經(jīng)受如圖6A所示構圖處理的多層結構。此后，參照圖6B，用與圖5B相似的方式，用RIE法在硅襯底1中形成槽31。槽31的深度為0.5μm。
然后，參照圖6C，熱氧化硅襯底1和襯底板電極2，以便在槽31的側壁上形成厚約50nm的氧化硅層41。由于氧化硅層21的厚度小于氧化硅層41的厚度，在該區(qū)域中出現(xiàn)大應力，從而在該區(qū)域產(chǎn)生長鳥嘴(bird’s beak)41a。鳥嘴41a的長度約為50nm。
接著，參照圖6D，用與圖5D相似的方式，用各向異性干腐蝕法深腐蝕氧化硅層32，以形成埋置的氧化硅層5。在該階段，去除在槽31底部上的氧化硅層41，在硅襯底1中埋置氧化硅層41，其頂部位于離硅襯底1主表面500nm深之處。
在這種情況下，還腐蝕氧化硅層23，以獲得比氧化硅層23薄的氧化硅層23a。
下面，參照圖6E，用與圖5F相似的方式，用RIE技術使硅襯底1再次經(jīng)受干腐蝕處理，以產(chǎn)生槽4。槽4的深度約為5μm。
然后，參照圖6F，用與圖5G相同的方式，將磷離子熱擴散入襯底板極2和硅襯底1中。結果，在槽4的內壁上形成襯底側電容器電極8。
隨后的所有步驟與參照圖4I、4J、4K和4L以及圖3所述的第一種方法相同。
在如圖6A至6F所示的第三種方法中，利用鳥嘴的形成，形成埋置的氧化硅層5。因此，形成埋置的氧化硅層5的工藝方法比上述第一種和第二種方法都要簡單，使得制造方法更可靠。
下面，參照圖7A至7H說明制造圖3的存儲器單元的第四種方法。第四種方法不同于第一種方法之處僅在于使襯底側電容器電極8可顯示出相對小的電阻。
圖7A至7E所示的步驟分別與圖4A至4E所示的步驟相同。
下面，參照圖7F，在側壁氮化硅層25和氧化硅層27的表面上形成厚約50nm的側壁氮化硅層51。具體地說，氮化硅層是形成于整個表面上然后以適當?shù)姆绞竭M行深腐蝕的厚約50nm的氮化硅層。
然后，參照圖7G，用與圖4F相似的方式，用RIE技術使硅襯底1再次經(jīng)受干腐蝕處理，以產(chǎn)生槽4。槽4的深度約為5μm。
接著，參照圖7H，用掩模氧化硅層23和側壁氮化硅層51作擴散掩模，擴散磷離子至高濃度水平。在約900℃的高溫下進行較長時間的磷離子擴散處理。結果，在槽4的內壁上產(chǎn)生作為襯底側電容器電極的較深擴散層。因此，襯底側電容器顯示較小的電阻。在這種情況下，用側壁氮化硅層51防止氧化硅層27的表面區(qū)域被轉變成磷玻璃。如果氧化硅層27的表面區(qū)域被轉變成磷玻璃，那么在隨后的工藝步驟中用氟酸溶液清除它，以使埋置的氧化硅層5(參見圖7I)具有極薄的厚度，使得因寄生MOS晶體管產(chǎn)生的漏電流增加，從而減小存儲器單元存儲信息的時間。但是，通過形成側壁氧化硅層51可防止這種缺陷產(chǎn)生。
然后，參照圖7I，用與圖4H相似的方式，用熱磷酸溶液去除側壁氮化硅層25和51。結果，埋置氧化硅層27，作為埋置的氧化硅層5。
下面所有的步驟與參照圖4I、4J、4K和4L以及圖3所述的第一種方法相同。
圖8表示圖3的存儲器單元的改型例，在N-型單晶硅襯底1′的整個表面上可將硼離子注入其中，可熱處理襯底1′，以實現(xiàn)在襯底1′上具有其濃度約為1017至1018原子/cm3的硼的P-型雜質擴散區(qū)。本發(fā)明還可用于圖8的存儲器單元。
此外，在傳輸門晶體管的硅化之前，用柵多晶硅門形成傳輸門晶體管的門。應注意如果柵由鎢多晶硅硅化物(polycide)構成，那么可應用本發(fā)明。還應注意，用難熔金屬硅化物例如鈷的硅化物代替鉭的硅化物，可形成硅化物層。
如上所述，按照本發(fā)明，可使在傳輸門晶體管與襯底板型醒式電容器之間的間隙最小，以有利于減小存儲器單元的尺寸，顯著地改善存儲器單元的可靠性。此外，制造存儲器單元的埋置氧化硅層的方法非常簡便并且高可靠，從而減少了制造成本。因此，本發(fā)明可顯著地促進DRAM的高集成化。
權利要求
1．一種半導體存儲器，包括第一導電型的半導體襯底(1)，在所述半導體襯底內形成有槽(14)；形成于所述半導體襯底內的第二導電型的第一和第二雜質擴散源/漏區(qū)(12,13)，所述第二雜質擴散區(qū)與所述槽相鄰；埋置于所述槽中的電容器電極(7)；所述第二導電型的襯底側電容器電極(8)，形成于所述半導體襯底內且與所述電容器電極的下部相鄰；電容器絕緣層(6)，形成于所述電容器電極與所述襯底側電容器電極之間；形成于所述半導體襯底與所述電容器電極的上部之間的埋置的絕緣層(5)，在所述半導體襯底上的所述埋置的絕緣層有第一厚度，該第一厚度大于所述電容器絕緣層的厚度，在所述第二雜質擴散源/漏區(qū)的表面上的所述埋置的絕緣層有第二厚度，該第二厚度小于所述第一厚度；和形成于所述第二雜質擴散源/漏區(qū)和所述電容器電極上的硅化物層(15)。
2．根據(jù)權利要求1所述的器件，其特征在于所述硅化物層由硅化鈦構成。
3．一種半導體存儲器，包括第一導電型的半導體襯底(1)，在所述半導體襯底內形成有槽(14)；形成于所述半導體襯底內的第二導電型的第一和第二雜質擴散源/漏區(qū)(12,13)，所述第二雜質擴散區(qū)與所述槽相鄰；埋置于所述槽中的電容器電極(7)；所述第二導電型的襯底側電容器電極(8)，形成于所述半導體襯底內且與所述電容器電極的下部相鄰；電容器絕緣層(6)，形成于所述電容器電極與所述襯底側電容器電極之間；形成于所述半導體襯底與所述電容器電極的上部之間的埋置的絕緣層(5)，在所述半導體襯底上的所述埋置的絕緣層有第一厚度，該第一厚度大于所述電容器絕緣層的厚度，所述第二雜質擴散源/漏區(qū)直接與在所述埋置的絕緣層上的所述電容器電極接觸；和形成于所述第二雜質擴散源/漏區(qū)和所述電容器電極上的硅化物層(15)。
4．根據(jù)權利要求3所述的器件，其特征在于所述硅化物層由硅化鈦構成。
5．一種半導體存儲器的制造方法，包括下列步驟在半導體襯底(1)上形成有開口的掩模絕緣層(21,22,23)；用所述掩模絕緣層作為掩模，在所述半導體襯底內鉆出第一槽(24)；在所述第一槽的側壁上形成側壁抗氧化層(25)；用所述側壁抗氧化層作為掩模，在所述半導體襯底內鉆出第二槽(26)；用所述側壁抗氧化層作為掩模，在所述半導體襯底上進行熱氧化處理，以便在所述第二槽內形成埋置的氧化硅層(27)；用干腐蝕法去除所述埋置的氧化硅層的底部；用所述側壁抗氧化層和所述埋置的氧化硅層作為掩模，在所述半導體襯底內鉆出第三槽(4)；在所述第三槽內表面上的所述半導體襯底內形成襯底側電容器電極(8)；在形成所述襯底側電容器電極之后，去除所述側壁抗氧化層；在去除所述側壁抗氧化層之后，在所述襯底側電容器電極上形成電容器絕緣層(6)；在形成所述電容器絕緣層之后，在所述第一、第二和第三槽中埋置電容器電極(7)；在所述半導體襯底內形成第一和第二源/漏區(qū)(12,13)，所述第二源/漏區(qū)通過所述埋置的氧化硅層與所述電容器電極接觸；和在所述第二源/漏區(qū)和所述電容器電極上生長硅化物層(15)。
6．根據(jù)權利要求5所述的方法，其特征在于，所述襯底側電容器電極形成步驟包括用旋轉傾斜離子注入法注入雜質離子的步驟。
7．一種半導體存儲器的制造方法，包括下列步驟在半導體襯底(1)上形成有開口的掩模絕緣層(21,22,23)；用所述掩模絕緣層作為掩模，在所述半導體襯底內鉆出第一槽(24)；在所述第一槽的側壁上形成側壁氧化硅層(32a)；去除所述側壁氧化硅層的頂部，以便獲得比所述半導體襯底頂表面低的埋置的氧化硅層(5)；用所述埋置的氧化硅層作為掩模，在所述半導體襯底內鉆出第二槽(4)；在所述第二槽內表面上的所述半導體襯底內形成襯底側電容器電極(8)；在所述襯底側電容器電極上形成電容器絕緣層(6)；在形成所述電容器絕緣層之后，在所述第一和第二槽中埋置電容器電極(7)；在所述半導體襯底內形成第一和第二源/漏區(qū)(12,13)，所述第二源/漏區(qū)與在所述埋置的氧化硅層之上的所述電容器電極接觸；和在所述第二源/漏區(qū)和所述電容器電極上生長硅化物層(15)。
8．根據(jù)權利要求7所述的方法，其特征在于，所述襯底側電容器電極形成步驟包括將雜質離子熱導入所述半導體襯底中的步驟。
9．一種半導體存儲器的制造方法，包括下列步驟在半導體襯底(1)上形成包括抗氧化層(22)且有開口的掩模絕緣層(21,22,23)；用所述掩模絕緣層作為掩模，在所述半導體襯底內鉆出第一槽(31)；用所述掩模絕緣層作為掩模，在所述半導體襯底上進行熱氧化處理，以便在所述第一槽內形成有鳥嘴(41a)的熱生長氧化硅層(41)；用干腐蝕法去除所述熱生長氧化硅層的底部；用所述熱生長氧化硅層作為掩模，在所述半導體襯底內鉆出第二槽(4)，以使所述熱生長氧化硅層變?yōu)槁裰玫难趸鑼?5)；在所述第二槽內表面上的所述半導體襯底內形成襯底側電容器電極(8)；在所述襯底側電容器電極上形成電容器絕緣層(6)；在形成所述電容器絕緣層之后，在所述第一和第二槽中埋置電容器電極(7)；在所述半導體襯底內形成第一和第二源/漏區(qū)(12,13)，所述第二源/漏區(qū)通過所述埋置的氧化硅層與所述電容器電極接觸；和在所述第二源/漏區(qū)和所述電容器電極上生長硅化物層(15)。
10．根據(jù)權利要求5所述的方法，其特征在于，所述襯底側電容器電極形成步驟包括將雜質離子熱導入所述半導體襯底中的步驟。
11．一種半導體存儲器的制造方法，包括下列步驟在半導體襯底(1)上形成有開口的掩模絕緣層(21,22,23)；用所述掩模絕緣層作為掩模，在所述半導體襯底內鉆出第一槽(24)；在所述第一槽的側壁上形成第一側壁抗氧化層(25)；用所述第一側壁抗氧化層作為掩模，在所述半導體襯底內鉆出第二槽(26)；用所述第一側壁抗氧化層作為掩模，在所述半導體襯底上進行熱氧化處理，以便在所述第二槽內形成埋置的氧化硅層(27)；用干腐蝕法去除所述埋置的氧化硅層的底部；在去除所述埋置的氧化硅層的底部之后，在所述第一側壁抗氧化層和所述埋置的氧化硅層上形成第二側壁抗氧化層(51)；用所述第二側壁抗氧化層作為掩模，在所述半導體襯底內鉆出第三槽(4)；在所述第三槽內表面上的所述半導體襯底內形成襯底側電容器電極(8)；在形成所述襯底側電容器電極之后，去除所述第一和第二側壁抗氧化層；在去除所述第一和第二側壁抗氧化層之后，在所述襯底側電容器電極上形成電容器絕緣層(6)；在形成所述電容器絕緣層之后，在所述第一、第二和第三槽中埋置電容器電極(7)；在所述半導體襯底內形成第一和第二源/漏區(qū)(12,13)，所述第二源/漏區(qū)通過所述埋置的氧化硅層與所述電容器電極接觸；和在所述第二源/漏區(qū)和所述電容器電極上生長硅化物層(15)。
12．根據(jù)權利要求11所述的方法，其特征在于，所述襯底側電容器電極形成步驟包括將雜質離子熱導入所述半導體襯底中的步驟。
全文摘要
一種槽式電容器型半導體存儲器,包括半導體襯底,該襯底帶有槽和第一和第二雜質擴散源/漏區(qū),埋置于槽中的電容器電極,在半導體襯底內且與電容器電極的下部相鄰的襯底側電容器電極和電容器絕緣層,在半導體襯底與電容器電極的上部之間形成埋置的絕緣層。埋置的絕緣層厚于電容器絕緣層。在第二雜質擴散源/漏區(qū)表面上的埋置的絕緣層較薄,或與電容器的電極直接接觸。在第二雜質擴散源/漏區(qū)和電容器電極上形成硅化物層。
文檔編號H01L21/8242GK1212454SQ9812002
公開日1999年3月31日 申請日期1998年9月22日 優(yōu)先權日1997年9月22日
發(fā)明者東鄉(xiāng)光洋 申請人:日本電氣株式會社