專利名稱：半導體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件及其制造方法，特別涉及諸如半導體器件中的對準標記的附屬圖形結(jié)構(gòu)，及其制造方法。
近年來，隨著LSI的高度集成，元件面積一年一年地被減少，在制造半導體器件中對準精度的提高是重要因素之一，同時要保持高生產(chǎn)率。對準精度主要依賴的一個因素是對準標記的可見度，并且由此保證好的光刻膠結(jié)構(gòu)。
在

圖1-4中，表示了在諸如使用疊置電容器結(jié)構(gòu)的DRAM的半導體器件中的常規(guī)對準標記的制造方法。在圖1中，標號1表示由P型硅等材料制成的半導體襯底。一般，在該半導體襯底1的無源區(qū)上，例如，依次形成由第一多晶硅層制成的字線(word line)和N-型擴散層。
接著，在半導體襯底1的整個表面上淀積第一層絕緣膜，例如SiO2層，BPSG層等，并且制備用于連接由第二多晶硅層制成的位線和N-型擴散層的接觸。然后，形成第二多晶硅層的位線。另外，淀積第二層間絕緣膜，以便覆蓋半導體襯底1的整個表面，然后形成用于連接具有由第三多晶硅層制成的疊置電容器結(jié)構(gòu)的存儲電極3和N-型擴散層的接觸。在形成存儲電極3之前淀積的第一層間絕緣膜和第二層間絕緣膜構(gòu)成層間絕緣膜2。
接下來，順次形成具有由第三多晶硅層制成的疊置電容器結(jié)構(gòu)的存儲電極3和由第四多晶硅制成的平板電極4，然后淀積具有相對厚結(jié)構(gòu)的第三層間絕緣膜5。此時，為了減少在元件區(qū)域和周邊電路區(qū)域之間由于形成存儲電極3產(chǎn)生的臺階，利用，例如CMP(化學機械拋光)技術(shù)等對第三層間絕緣膜5進行整平。而且，利用常規(guī)光刻技術(shù)和腐蝕技術(shù)形成劃線區(qū)域6。此時，形成在半導體襯底1上的總的膜厚為例如大約2000nm。
在圖2中，在第三層間絕緣膜5上形成第一上布線7，例如W、Al等，然后淀積由例如等離子體SiO2制成的金屬層間膜8a，從而覆蓋第一上布線7。然后形成用于耦合第一上布線7和第二上布線9(見圖3)的接觸(通孔)。同時，在劃線區(qū)6上，在后面步驟中形成第二上布線臺階(step)的對準標記的區(qū)域下面，制備由等離子體SiO2的金屬層間膜8a制成的接地膜8b。
在圖3中，淀積第二上布線層9，例如W、Al等，然后涂敷光刻膠膜10，以覆蓋整個表面。
最后，在圖4中，使用常規(guī)光刻技術(shù)構(gòu)圖光刻膠膜，以制備用于在制造區(qū)域內(nèi)形成第二上布線9的布線圖形的第一光刻膠圖形10a和用于形成對準標記的第二光刻膠圖形10b。此時，在第一和第二光刻膠圖形10a和10b之間制造約為2200-2400nm的臺階或高度差。
因此，在使用光刻技術(shù)情況下，用于制造區(qū)域內(nèi)的布線圖形的第一光刻膠圖形10a的焦距(focal length)與用于對準標記的第二光刻膠圖形10b是不同的。因此，用于形成對準標記的第二光刻膠圖形10b的光刻膠形狀極度退化，導致成品率下降等許多問題，并且使固定諸如對準標記的附屬圖形光刻膠失敗，從而在腐蝕第二上布線9時引起圖形分離，因而成品率下降。
就第一個問題來說，在形成第二上布線臺階的對準標記和附屬結(jié)構(gòu)時，沒有很好地制備對準標記和附屬結(jié)構(gòu)，從而使對準精度下降。
其原因如下隨著器件中的高度集成，總的疊層變厚，在制造區(qū)域內(nèi)的第二上布線臺階的第一圖形和諸如形成在比第一圖形低的位置中的對準標記的第二圖形之間產(chǎn)生了大臺階或高度差。因此，當使用常規(guī)光刻技術(shù)時，兩圖形的焦距是不同的，并且很難制備第二上布線臺階中的具有高精度(具有好的光刻膠形狀)的對準標記和附屬圖形。
就第二問題來說，在形成第二上布線臺階的對準標記和附屬圖形之后的腐蝕步驟中，圖形分離使對準標記部分和附屬圖形部分脫落，從而成品率下降。
其原因如下當使用常規(guī)光刻技術(shù)時，在制造區(qū)域內(nèi)的第二上布線臺階的第一圖形和形成在比第一圖形低的位置中的第二圖形或?qū)蕵擞浐透綄賵D形之間具有大的高度差，并且第一和第二光刻膠圖形的焦距是不同的。附屬圖形的光刻膠形狀，例如對準標記，極度變壞，并且沒有固定光刻膠，從而使腐蝕步驟中產(chǎn)生圖形分離。
因此本發(fā)明一個目的是就上述現(xiàn)有技術(shù)的問題提供半導體器件，它能在不增加生產(chǎn)步驟的情況下提高對準精度，并防止圖形對準標記部分脫落等，由此避免成品率下降。
本發(fā)明另一目的是提供半導體器件的制造方法，它能在不增加步驟的情況下提高對準精度，并防止圖形對準標記部分脫落等，由此避免成品率下降。
根據(jù)本發(fā)明的一個方案，提供的半導體器件包括襯底和形成在襯底上的用于形成附屬圖形的突起部分。
根據(jù)本發(fā)明的另一方案，提供的半導體器件的制造方法包括形成用于在襯底上形成附屬圖形的突起部分的步驟。
在本發(fā)明中，突起部分能包括多個絕緣層或多個導電層。突起部分的多個絕緣層或?qū)щ妼訉谛纬稍谝r底上的制造區(qū)域內(nèi)的圖形部分中的多個絕緣層或?qū)щ妼印?br> 在本發(fā)明中，突起部分形成步驟包括用于形成多個絕緣層或?qū)щ妼拥牟襟E。多個絕緣層或?qū)щ妼邮窃谟糜谠谝r底上制造區(qū)域內(nèi)的圖形部分中形成多個絕緣層或?qū)щ妼拥牟襟E中留下的。
另外，附屬圖形包括上布線臺階的對準標記。
根據(jù)本發(fā)明，布線圖形和附屬圖形之間的高度差大大減小了。因此，在不增加常規(guī)工藝中的步驟的情況下，可以提高上布線臺階的對準精度。另外，防止了對準標記和附屬圖形從表面脫落的圖形分離，并且防止了成品率的下降。
從下面參照附圖的詳細描述中，可以使本發(fā)明的目的、特點和優(yōu)點更明顯，其中圖1-4是表示按順序制造常規(guī)半導體器件的方法的示意截面圖，圖4表示最后的工藝；
圖5-9是表示根據(jù)本發(fā)明按順序制造半導體器件方法的示意截面圖，圖9表示最后的工藝。
現(xiàn)在參照附圖，圖5-9表示按順序制造諸如具有疊置電容器結(jié)構(gòu)的DRAM的半導體器件的方法，圖9表示制造方法的最后步驟。
首先，圖5中，在P型硅半導體襯底1上，利用LOCOS方法選擇形成厚度約為400nm的場氧化膜，以劃分有源區(qū)。利用熱氧化方法在有源區(qū)上形成厚度約為15nm的柵氧化膜。另外，在柵氧化膜上淀積厚度約為200nm的第一多晶硅層，然后使用常規(guī)的光刻技術(shù)對表面進行構(gòu)圖，以制備柵極。然后，使用場氧化膜和柵極作掩模，將雜質(zhì)，例如磷等，注入到半導體襯底1中，從而在其表面上形成N-型擴散層(LDD區(qū))。
然后，在整個半導體襯底表面上淀積第一層間絕緣膜，例如SiO2層、BPSG層等等，使用常規(guī)光刻技術(shù)和干法腐蝕(各向異性)技術(shù)制備用于連接由第二多晶硅層制成的位線和N-型擴散層的接觸。然后形成第二多晶硅層的位線。另外，淀積第二層間絕緣膜，以便覆蓋半導體襯底1的整個表面，此后，形成用于連接具有由第三多晶硅制成的疊層電容器結(jié)構(gòu)的存儲電極(見圖6-9)和N-型擴散層的接觸。在形成存儲電極3之前淀積的第一層間絕緣膜和第二層間絕緣膜構(gòu)成厚度約為600-700nm的層間絕緣膜2。
其次，圖6中，在半導體襯底1的整個表面上分別淀積構(gòu)成具有疊置電容器結(jié)構(gòu)的存儲電極3的厚度約為600-800nm的第三多晶硅層和構(gòu)成平板電極4的厚度約為200nm的第四多晶硅層，并且使用常規(guī)光刻技術(shù)和腐蝕技術(shù)依次在層間絕緣膜2上形成存儲電極3的第三多晶硅層和構(gòu)成平板電極4的第四多晶硅層有意地留在下面步驟中形成的第二上布線臺階的對準標記的區(qū)域下的層間絕緣膜2上。
接著，在整個表面上淀積具有約1500nm的相對大厚度的第三層間絕緣膜。此后，為了減少在元件區(qū)域和周邊電路區(qū)域之間由于形成存儲電極3產(chǎn)生的臺階或高度差，使用例如常規(guī)CMP(化學機械拋光)技術(shù)等通過拋光其表面約300nm而整平第三層間絕緣膜5?；蛘?，通過使用(63)BHF等進行例如深腐蝕而實施整平。
在圖7中，使用常規(guī)光刻技術(shù)和腐蝕技術(shù)形成用于連接例如W、Al等第一上布線7和N-型擴散層的接觸和劃線區(qū)域6。此時，在用于平板電極4的第四多晶硅層在腐蝕中作為掩模時，部分用于存儲電極3的第三多晶硅層和層間絕緣膜2可以留在后面步驟中形成第二上布線臺階的對準標記的區(qū)域的下面。
然后，在第三層間絕緣膜5上形成厚度約為400-500nm的第一上布線7，例如W、Al等，然后淀積厚度約為500nm、由例如等離子體SiO2制成的金屬層間膜8a，以覆蓋第一上布線7。另外，形成用于連接第一上布線7和第二上布線9(見圖8)的接觸(通孔)，同時在后面步驟中形成第二上布線臺階的對準標記的區(qū)域下面，在第四多晶硅層上淀積由等離子體SiO2的金屬層間膜8a制成的接地膜8b。
在圖8中，利用常規(guī)濺射方法在整個表面上淀積厚度約為800-900nm的第二上布線9，例如W、Al等，然后涂敷光刻膠膜10，以覆蓋整個表面。
最后，在圖9中，使用常規(guī)光刻技術(shù)構(gòu)圖光刻膠膜10，以制備用于制造區(qū)域內(nèi)形成第二上布線9的布線圖形的第一光刻膠圖形10a和用于形成例如對準標記的附屬圖形的第二光刻膠圖形10b。在本實施例中，在制造區(qū)域內(nèi)的第一光刻膠圖形10a和構(gòu)成對準標記的第二光刻膠圖形10b之間的臺階或高度差約為500-700nm，這與具有約2200-2400nm臺階的常規(guī)情況相比，減少了約1500-1700nm。
在本實施例中，如上所述，制造區(qū)域內(nèi)的布線圖形和例如對準標記的附屬圖形之間的高度差大大減小了，并且解決了兩圖形之間焦距差的問題。因此，可以以高精度制造用于形成對準標記的第二光刻膠圖形10b的光刻膠形狀；結(jié)果對準精度提高了，而且固定了例如對準標記的附屬圖形的好的光刻膠形狀，以防止圖形分離。
如上所述，根據(jù)本發(fā)明，在淀積半導體襯底1上的疊置突起部分11上形成用于形成例如對準標記的附屬圖形的第二光刻膠圖形10b。此突起部分11是由對應于常規(guī)接地膜8b和第二上布線9的絕緣層和導電層組成，并且絕緣層和導電層對應于本發(fā)明的層間絕緣膜2，存儲電極3和平板電極4。
根據(jù)本發(fā)明，可得到如下優(yōu)點。
第一，在不增加常規(guī)工藝中的步驟數(shù)量的情況下可以提高上布線臺階的對準精度。
其原因如下例如上布線臺階的對準標記的附屬圖形形成在突起部分上，其中突起部分是通過在半導體襯底1上有意留下例如由SiO2層和BPSG層制成的多晶硅層和層間絕緣膜而制備的。因此，例如對準標記的附屬圖形可以形成在不比制造區(qū)域內(nèi)的布線圖形低的位置上，布線圖形和附屬圖形之間的高度差大大減小了。
第二，在上布線臺階的腐蝕中，可以防止對準標記的圖形分離和附屬圖形脫離表面，并且防止了由于圖形分離造成的短路等引起的成品率下降。
其原因如下大大減小了制造區(qū)域內(nèi)的上布線臺階的布線圖形和例如一般形成在較低位置的對準標記的附屬圖形之間的高度差。因此，有效防止了例如對準標記的附屬圖形的光刻膠形狀的極度退化，并且得到具有高精度的光刻膠形狀。
本發(fā)明已參照具體實施例進行了描述，但是本發(fā)明不應受那些實施例的限制而只由所附的權(quán)利要求書限制。應該理解，在不脫離本發(fā)明的范圍和精神的情況下本領(lǐng)域技術(shù)人員可以修改和改變那些實施例。
權(quán)利要求
1．一種半導體器件，包括襯底和形成在襯底上的用于形成附屬圖形的突起部分。
2．如權(quán)利要求1的半導體器件，其特征在于突起部分包括多個絕緣層。
3．如權(quán)利要求1的半導體器件，其特征在于突起部分包括多個導電層。
4．如權(quán)利要求2的半導體器件，其特征在于突起部分的多個絕緣層對應于形成在襯底上的制造區(qū)域內(nèi)的圖形部分中的多個絕緣層。
5．如權(quán)利要求3的半導體器件，其特征在于突起部分的多個導電層對應于形成在襯底上的制造區(qū)域內(nèi)的圖形部分中的多個導電層。
6．如權(quán)利要求1的半導體器件，其特征在于附屬圖形包括上布線臺階的對準標記。
7．一種制造半導體器件的方法，包括形成用于在襯底上形成附屬圖形的突起部分的步驟。
8．如權(quán)利要求7的制造半導體器件的方法，其中突起部分形成步驟包括用于形成多個絕緣層的步驟。
9．如權(quán)利要求7的制造半導體器件的方法，其中突起部分形成步驟包括用于形成多個導電層的步驟。
10．如權(quán)利要求8的制造半導體器件的方法，其中多個絕緣層是在用于在襯底上制造區(qū)域內(nèi)的圖形部分中形成多個絕緣層的步驟中留下的。
11．如權(quán)利要求9的制造半導體器件的方法，其中多個導電層是在用于在襯底上制造區(qū)域內(nèi)的圖形部分中形成多個導電層的步驟中留下的。
12．如權(quán)利要求7的制造半導體器件的方法，其中附屬圖形包括上布線臺階的對準標記。
全文摘要
一種半導體器件及其制造方法,其中用于在制造區(qū)域內(nèi)形成布線圖形的第一光刻膠圖形和用于形成諸如對準標記的附屬圖形的第二光刻膠圖形之間的高度差或臺階大大減小了。第二光刻膠圖形形成在突起部分上。該突起部分是由故意留下的,由對應于第一和第二層間絕緣膜的絕緣層和導電層、形成在制造區(qū)域內(nèi)的布線圖形中的存儲電極和平板電極,以及常規(guī)器件的第二上布線和接地膜構(gòu)成。
文檔編號H01L27/108GK1214541SQ98120148
公開日1999年4月21日 申請日期1998年10月9日 優(yōu)先權(quán)日1997年10月9日
發(fā)明者安藤真照 申請人:日本電氣株式會社