專利名稱：Cmos器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)器件及其制造方法，它能提高運(yùn)行速度和可靠性。
為減小MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的尺寸，以能提供高集成度高性能的半導(dǎo)體芯片，使芯片尺寸降低到微米級，在半導(dǎo)體集成電路的制造中已不斷地努力。為了平衡各種器件的特性，應(yīng)在水平和垂直兩個方向減小半導(dǎo)體器件的尺寸。即，在減小器件尺寸中，如果晶體管內(nèi)的漏和源之間的距離變得較近，則會使器件特性出現(xiàn)不希望有的變化，其中，典型的變化是出現(xiàn)短溝道效應(yīng)。為改善高密度器件封裝后的短溝道效應(yīng)，采用LDD(輕摻雜漏)結(jié)構(gòu)，其中，在柵的側(cè)壁下形成低濃度結(jié)。
圖1是CMOS反向器的等效電路圖；通常，如圖1所示，CMOS設(shè)有NMOS晶體管Q1和PMOS晶體管Q2，并廣泛用于反向器中。用CMOS構(gòu)成的反向器設(shè)有串聯(lián)連接的NMOS晶體管Q1和PMOS晶體管Q2，其柵極適于按通用方式加輸入信號Vin,NMOS晶體管Q1的漏連接到接地端Vss,PMOS晶體管Q2的源適合于加靜電壓Vdd,NMOS晶體管Q1和PMOS晶體管Q2的連接端設(shè)置為輸出端Vout。
現(xiàn)結(jié)合
背景技術(shù)：
的CMOS器件及其制造方法。圖2示出背景技術(shù)CMOS器件的剖面圖。
參見圖2，現(xiàn)有的CMOS晶體管設(shè)置有在半導(dǎo)體襯底11的表面中形成的n-阱12和p-阱13，在隔離區(qū)和n-阱12和p-阱13的場區(qū)中形成的場氧化膜14，在用場氧化膜14隔離的n-阱12和p-阱13的有原區(qū)中的柵絕緣膜15上形成的第一和第二柵電極16a和16b，分別位于第一和第二柵電極16a和16b的兩側(cè)處的絕緣膜側(cè)壁22，和重?fù)诫s的P型雜質(zhì)區(qū)24和重?fù)诫s的n型雜質(zhì)區(qū)26，在半導(dǎo)體襯底11的表面中分別在第一和第二柵極16a和16b的兩個側(cè)邊上均具LDD結(jié)構(gòu)。
圖3A至3I展示出背景技術(shù)的制造CMOS器件的方法的各步驟的截面圖。
參見圖3A,n型雜質(zhì)離子和p型雜質(zhì)離子選擇性地注入半導(dǎo)體襯底11的預(yù)定區(qū)域中，并在擴(kuò)散中受到雜質(zhì)驅(qū)動，以在半導(dǎo)體襯底11的表面中形成n阱12和p阱13。之后，在半導(dǎo)體襯底11的整個表面上順序形成最初的氧化膜和氮化膜，經(jīng)光刻和腐蝕選擇地除去氮化膜，以限定場區(qū)和有源區(qū)，進(jìn)行LOCOS(硅局部氧化)，在n阱12和p阱13和場區(qū)的交界區(qū)上形成場氧化膜14。如圖3B所示，在包括場氧化膜14的半導(dǎo)體襯底11的整個表面上形成柵絕緣膜15和柵電極多晶硅層16。之后，多晶硅層16上形成第一光刻膠膜17，經(jīng)曝光和顯影對第一光刻膠膜17構(gòu)圖。如圖3C所示，用已構(gòu)圖的第一光刻膠膜17作掩模選擇除去多晶硅層16和柵絕緣膜15，以便在n阱12和p阱13上的有源區(qū)中形成第一和第二柵電極16a和16b。如圖3D所示，除去第一光刻膠膜17，在包括第一和第二柵電極16a和16b的半導(dǎo)體襯底11的整個表面上涂敷第二光刻膠膜18，應(yīng)用曝光和顯影對其構(gòu)圖，只留下p阱區(qū)13上的第二光刻膠膜18。之后，用已構(gòu)圖的第二光刻膠膜18作掩模把p型雜質(zhì)輕注入半導(dǎo)體襯底11的整個表面內(nèi)。以在第一柵電極16a兩側(cè)上的半導(dǎo)體襯底11的表面中形成第一LDD(輕摻雜漏)區(qū)。如圖3E所示，除去第二光刻膠膜18，在包括第一和第二柵電極16a和16b的半導(dǎo)體襯底11的整個表面上涂敷第三光刻膠膜20，并經(jīng)曝光和顯影構(gòu)圖，只留下n阱區(qū)12上的第三光刻膠膜20。之后，用已構(gòu)圖的第三光刻膠膜20作掩模給半導(dǎo)體襯底11的整個表面注入n型雜質(zhì)離子，以在第二柵電極16b的兩側(cè)上的半導(dǎo)體襯底11的表面中形成第二LDD區(qū)21。如圖3F所示，除去第三光刻膠膜20，在包括第一和第二柵電極16a和16b的半導(dǎo)體襯底11的整個表面上形成絕緣膜、并深腐蝕，以在第一和第二柵電極16a和16b的兩邊處形成絕緣膜側(cè)壁22。如圖3G所示，在包括第一和第二柵電極16a和16b的半導(dǎo)體襯底11的整個表面上涂敷第四光刻膠膜23，并經(jīng)曝光和顯影構(gòu)圖，只留下n阱區(qū)上的第四光刻膠膜23。之后，用已構(gòu)圖的第四光刻膠膜23作掩模，把源/漏p型雜質(zhì)重?fù)诫s到半導(dǎo)體襯底的整個表面中，形成連接到第一柵電極16a的兩側(cè)上的半導(dǎo)體襯底11的表面中的第一LDD區(qū)19的重?fù)诫sp型雜質(zhì)區(qū)24。第一柵電極16a和重?fù)诫s的p型雜質(zhì)區(qū)24構(gòu)成PMOS器件。如圖3H所示，除去第四光刻膠膜23。在包括第一和第二柵電極16a和16b的半導(dǎo)體襯底11的整個表面上涂敷第五光刻膠膜25，并經(jīng)曝光和顯影構(gòu)圖，只留下p阱區(qū)21上的第五光刻膠膜25。之后，用已構(gòu)圖的第五光刻膠膜25作掩模，把源/漏n型雜質(zhì)重?fù)诫s進(jìn)半導(dǎo)體襯底11的整個表面中，形成連接到第二柵電極16b兩側(cè)上的半導(dǎo)體襯底11的表面中的第二LDD區(qū)21的重?fù)诫sn型雜質(zhì)區(qū)26。第二柵電極16b及其兩側(cè)上的重?fù)诫s的雜質(zhì)區(qū)26構(gòu)成NMOS器件。如圖3I所示，除去第五光刻膠膜25，完成用分別在半導(dǎo)體襯底11中的n阱12和p阱13上的NMOS器件和PMOS器件構(gòu)成的CMOS器件的制造。
但是，背景技術(shù)的CMOS器件及其制造方法有以下問題。
首先，源/漏區(qū)之間的結(jié)電容所引起的熱載流子效應(yīng)和隨器件尺寸降低至亞微米級時增大的體積會降低器件的性能和可靠性。
第二，NMOS和PMOS之間出現(xiàn)的閉鎖降低器件性能。
第三，NMOS和PMOS形成中造成的不均勻表面引起布線形成困難。
因此，本發(fā)明涉及一種CMOS器件及其制造方法，由此，基本上克服了因有關(guān)技術(shù)的限制和缺陷所造成的幾個問題。
本發(fā)明的目的是，提供一種CMOS器件及其制造方法，其中，消除了結(jié)電容和寄生電容，因而提高了器件操作速度和布線的平面度。
以下的說明中將說明本發(fā)明的其它特征和優(yōu)點(diǎn)，一部分會以說明或通過對發(fā)明的實(shí)施中找到。通過說明書，權(quán)利要求書和附圖中所展示出的具體結(jié)構(gòu)能實(shí)現(xiàn)和達(dá)到發(fā)明的目的和優(yōu)點(diǎn)。
為獲得這些優(yōu)點(diǎn)和其它優(yōu)點(diǎn)，按本發(fā)明目的，如概括和概要說明，CMOS器件包括襯底上形成的絕緣膜，在絕緣膜上按固定間隔形成的第一和第二藍(lán)寶石圖形，在第一和第二藍(lán)寶石圖形上形成的第一和第二半導(dǎo)體層，分別在第一和第二藍(lán)寶石圖形和第一和第二半導(dǎo)體層之間形成的隔離膜，從第一和第二半導(dǎo)體層表面下預(yù)定深度形成的第一和第二溝槽，第一和第二溝槽的兩側(cè)形成的側(cè)壁襯墊層，側(cè)壁襯墊層之間的第一和第二半導(dǎo)體層的每個表面上形成的柵絕緣膜，柵絕緣膜上分別在第一和第二溝槽中形成的第一和第二柵電極，第一柵電極的兩側(cè)上的第一半導(dǎo)體層中形成的第一導(dǎo)電型雜質(zhì)區(qū)，第二柵電極的兩側(cè)上的第二半導(dǎo)體層中形成的第二導(dǎo)電型雜質(zhì)區(qū)。
本發(fā)明的另一方案中，提供CMOS器件的制造方法，包括的工藝步驟是(1)襯底上形成絕緣膜；(2)絕緣膜上按固定間隔形成第一和第二藍(lán)寶石圖形；(3)在第一和第二藍(lán)寶石圖形上分別形成第一和第二半導(dǎo)體層；(4)在第一和第二藍(lán)寶石圖形和第一和第二半導(dǎo)體層之間在相對邊形成隔離膜，(5)在第一和第二半導(dǎo)體層的表面中分別形成至預(yù)定深度的第一和第二溝槽，(6)在第一和第二溝槽的兩側(cè)分別形成側(cè)壁襯墊；(7)在第一和第二溝槽中的第一和第二半導(dǎo)體層的每個表面上形成柵絕緣膜，(8)在柵絕緣膜上形成第一和第二柵電極，(9)在第一柵電極兩側(cè)上的第一半導(dǎo)體層中形成第二導(dǎo)電型雜質(zhì)區(qū)，和(10)，在第二柵電極兩側(cè)上的第二半導(dǎo)體層中形成第一導(dǎo)電型雜質(zhì)區(qū)。
應(yīng)該知道，所作的一般說明和以下的詳細(xì)說明均是舉例性和用作說明性的，并且意在對所要求的發(fā)明作進(jìn)一步說明。
為進(jìn)一步理解發(fā)明，參見作為本說明書一部分的附圖所示的實(shí)施例與本說明一起用于說明本發(fā)明的原理圖1是CMOS反向器的等效電路圖；圖2是背景技術(shù)CMOS器件的截面圖；圖3A至3I是說明CMOS器件的背景技術(shù)制造方法的工藝步驟的截面圖；圖4是按本發(fā)明的優(yōu)選實(shí)施例的CMOS器件的截面圖；和圖5A至5O是按本發(fā)明優(yōu)選實(shí)施例的CMOS器件的制造方法的工藝步驟的截面圖。
現(xiàn)在詳細(xì)說明附圖所示的按本發(fā)明的優(yōu)選實(shí)施例。圖4展示出按本發(fā)明優(yōu)選實(shí)施例的CMOS器件的截面圖。
參見圖4，按本發(fā)明優(yōu)選實(shí)施例的CMOS器件包括在襯底31上形成的掩埋氧化膜32，在掩埋氧化膜32上按固定間隔形成的第一和第二藍(lán)寶石圖形33a和33b，分別在有第一和第二溝槽的第一和第二藍(lán)寶石圖形33a和33b上形成的第一和第二外延層35a和35b以在其中分別形成柵電極、第一和第二溝槽的兩側(cè)處形成的側(cè)壁襯墊層45，第一和第二外延層35a和35b的每個表面上形成的柵絕緣膜44，每層?xùn)沤^緣膜44上的第一和第二溝槽中分別形成的第一和第二柵電極46a和46b，分別在第一和第二柵電極46a和46b的兩側(cè)上的第一和第二外延層35a和35b中形成的重?fù)诫s的p型雜質(zhì)區(qū)48和重?fù)诫s的n型雜質(zhì)區(qū)50，在第一和第二外延層35a和35b和第一和第二藍(lán)寶石圖形33a和33b之間形成的用于器件隔離的第一未摻雜的多晶硅36和第一HLD氧化膜37。側(cè)壁襯墊45用第二未摻雜的多晶硅42和第二HLD氧化膜43構(gòu)成，第一外延層35a是用p型雜質(zhì)離子輕摻雜的，第二外延層36b是用n型雜質(zhì)離子輕摻雜的。
圖5A至5O示出按本發(fā)明優(yōu)選實(shí)施例的CMOS制造方法的工藝步驟的截面圖。
參見圖5A，在半導(dǎo)體襯底31上順序形成掩埋氧化膜32和藍(lán)寶石層33，在藍(lán)寶石層33上涂敷第一光刻膠膜34，并經(jīng)曝光和顯影構(gòu)圖，在第一光刻膠膜34中形成間隙。如圖5B所示，用已構(gòu)圖的第一光刻膠膜34作掩模選擇除去藍(lán)寶石層33，形成第一和第二藍(lán)寶石圖形33a和33b。在第一藍(lán)寶石圖形33a上將形成PMOS晶體管，在第二藍(lán)寶石圖形33b上將形成NMOS晶體管。如圖5C所示，除去第一光刻膠膜34，生長第一和第二藍(lán)寶石圖形33a和33b，以形成第一和第二外延層35a和35b。如圖5D所示，包括第一和第二外延層35a和35b的半導(dǎo)體襯底31的整個表面上順序形成第一未摻雜的多晶硅層36和第一HLD(高溫底壓淀積)氧化膜37。如圖5E所示，深腐蝕第一HLD氧化膜37和第一未摻雜的多晶硅層36，露出第一和第二外延層35a和35b的表面。第一和第二外延層35a和35b和第一和第二藍(lán)寶石圖形33a和33b的兩側(cè)按側(cè)壁形式保留均已深腐蝕過的第一HLD氧化膜37和第一未摻雜的多晶硅層36，用作器件隔離膜以隔離器件。如圖5F所示，半導(dǎo)體襯底31的整個表面上涂敷第二光刻膠膜38，經(jīng)曝光和顯影而構(gòu)圖，只留下第二藍(lán)寶石圖形33b上的第二光刻膠膜38。之后，用第二光刻膠膜38作掩模把p型雜質(zhì)離子輕摻雜進(jìn)第一外延層35a中。如圖5G所示，除去第二光刻膠膜38，在半導(dǎo)體襯底31的整個表面上涂敷第三光刻膠膜39，并經(jīng)曝光和顯影而構(gòu)圖，只留下第一藍(lán)寶石圖形33a上的第三光刻膠膜39。之后，用第三光刻膠膜39作掩模把n型雜質(zhì)離子輕摻雜進(jìn)第二外延層35b中。如圖5H所示，除去第三光刻膠膜39，進(jìn)行退火處理，使第一和第二外延層35a和35b中的輕摻雜的n型和p型雜質(zhì)離子活化。之后，在包括第一和第二外延層35a和35b的半導(dǎo)體襯底31的整個表面上涂敷第四光刻膠膜40，經(jīng)曝光和顯影而構(gòu)圖，以露出第一和第二外延層35a和35b的各表面。用已構(gòu)圖的第四光刻膠膜40作掩膜，腐蝕在露出表面的第一和第二外延層35a和35b至預(yù)定深度，形成第一和第二溝槽41a和41b。如圖5I所示，除去第四光刻膠膜，在包括第一和第二溝槽41a和41b的半導(dǎo)體襯底31的整個表面上順序形成第二未摻雜的多晶硅層42和第二HLD氧化膜43。之后，第二HLD氧化膜43和第二未摻雜的多晶硅層42經(jīng)光刻和腐蝕選擇地露出各個第一和第二外延層35a和35b的預(yù)定表面，以限定要在其中形成的柵電極區(qū)。如圖5J所示，氧化第一和第二外延層35a和35b中要形成柵電極的區(qū)域，在每個露出的第一和第二外延層35a和35b上形成柵絕緣膜44。如圖5K所示，深腐蝕第二HLD氧化膜43和第二未摻雜的多晶硅層42，在第一和第二溝槽41a和41b的兩側(cè)形成側(cè)壁襯墊層45。之后，在包括柵絕緣膜和側(cè)壁襯墊45的半導(dǎo)體襯底31的整個表面上形成柵電極摻雜的多晶硅層46。如圖5L所示，深腐蝕摻雜的多晶硅層46，在柵絕緣膜44上的第一和第二溝槽41a和41b中形成第一和第二柵電極46a和46b。形成到第一和第二外延層35a和35b表面上一高度的第一和第二柵電極46a和46b。如圖5M所示，在包括第一和第二電極46a和46b的半導(dǎo)體襯底31的整個表面上涂敷第五光刻膠膜47，并經(jīng)曝光和顯影而構(gòu)圖，只留下第二藍(lán)寶石圖形33b上的第五光刻膠膜47。之后，用第五光刻膠膜47作掩模，重?fù)诫s源/漏p型雜質(zhì)離子，在第一柵電極44a兩側(cè)上的第一外延層35a中形成重?fù)诫s的p型雜質(zhì)區(qū)48。因此，形成了具有第一柵電極46a和在其兩側(cè)上的重?fù)诫s的p型雜質(zhì)區(qū)48的PMOS器件。如圖5N所示，除去第五光刻膠膜47，并在包括第一和第二柵電極46a和46b的半導(dǎo)體襯底31的整個表面上涂敷第六光刻膠膜49，并經(jīng)曝光和顯影而構(gòu)圖，只留下第一藍(lán)寶石圖形33a上的第六光刻膠膜49。之后，用已構(gòu)圖的第六光刻膠膜49作掩模，重?fù)诫s源/漏n型雜質(zhì)離子，在第二柵電極46b兩側(cè)上的第二外延層35b中形成重?fù)诫s的n型雜質(zhì)區(qū)50。因此，形成有第二柵電極46b和在其兩側(cè)上的重?fù)诫s的n型雜質(zhì)區(qū)50的NMOS器件。如圖5O所示，除去第六光刻膠膜49，制成有NMOS器件和PMOS器件的CMOS器件。在上述的本發(fā)明的CMOS器件中，掩埋氧化膜32和藍(lán)寶石層33用于選擇生長全隔離NMOS/PMOS和器件的絕緣材料的半導(dǎo)體襯底31上形成的外延層，當(dāng)高于閾值電壓的電壓分別加到第一和第二柵電極46a和46b上時，NMOS/PMOS導(dǎo)通。而且，用作源/漏的重?fù)诫s的p型雜質(zhì)區(qū)48和重?fù)诫s的n型雜質(zhì)區(qū)50下面形成藍(lán)寶石層33和絕緣材料的掩埋氧化膜32減小了結(jié)電容，分別在第一和第二溝槽41a和41b中形成第一和第二柵電極46a和46b和第二未摻雜的多晶硅層42和第二HLD氧化膜減小了柵和源和漏之間的寄生電容，因此，構(gòu)成了極高速的CMOS器件。
如上所述，按本發(fā)明的CMOS器件及其制造方法有以下優(yōu)點(diǎn)。
第一，用絕緣材料隔離NMOS和PMOS能防止閉鎖和熱載流子，從而提高了器件的可靠性。
第二，在源/漏下面設(shè)置絕緣體消除了結(jié)電容和寄生電容，改善了器件性能。
第三，用深腐蝕法形成柵電極，簡化了布線平面化。
本行業(yè)的技術(shù)人員會發(fā)現(xiàn)，本發(fā)明的CMOS器件及其制造方法還有各種改型和變化，但均不脫離本發(fā)明的精神和范圍。因此，本發(fā)明覆蓋了權(quán)利要求書及其等同物范圍中提供的本發(fā)明的各種改型和變化。
權(quán)利要求
1．一種CMOS器件，包括在襯底上形成的絕緣膜；絕緣膜上按固定間隔形成的第一和第二藍(lán)寶石圖形；第一和第二藍(lán)寶石圖形上形成的第一和第二半導(dǎo)體層；分別在第一和第二藍(lán)寶石圖形和第一和第二半導(dǎo)體層之間形成的隔離膜；從第一和第二半導(dǎo)體層表面下降到預(yù)定深度形成的第一和第二溝槽；在第一和第二溝槽的兩側(cè)形成的側(cè)壁襯墊；在側(cè)壁襯墊之間的每個第一和第二半導(dǎo)體層的表面上形成的柵絕緣膜；在柵絕緣膜上的第一和第二溝槽中分別形成的第一和第二柵電極；在第一柵電極的兩側(cè)上的第一半導(dǎo)體層中形成的第一導(dǎo)電型雜質(zhì)區(qū)；和在第二柵電極兩側(cè)上的第二半導(dǎo)體層中形成的第二導(dǎo)電型雜質(zhì)區(qū)。
2．按權(quán)利要求1的CMOS器件，其中，用未摻雜的多晶硅和HLD氧化膜形成隔離膜。
3．按權(quán)利要求1的CMOS器件，其中，側(cè)壁襯墊用未摻雜的多晶硅和HLD氧化膜構(gòu)成。
4．按權(quán)利要求1的CMOS器件，其中，絕緣膜是掩埋氧化膜。
5．按權(quán)利要求1的CMOS器件，其中，形成與第一和第二半導(dǎo)體層相同高的第一和第二柵電極。
6．按權(quán)利要求1的CMOS器件，其中，第一導(dǎo)電型是p型，第二導(dǎo)電型是n型。
7．按權(quán)利要求1的CMOS器件，其中，第一半導(dǎo)體層是第一導(dǎo)電型半導(dǎo)體層。
8．按權(quán)利要求1的CMOS器件，其中，第二半導(dǎo)體層是第二導(dǎo)電型半導(dǎo)體層。
9．按權(quán)利要求1的CMOS器件，其中，第一和第二柵電極用摻雜的多晶硅構(gòu)成。
10．一種CMOS器件的制造方法，包括以下步驟(1)．在襯底上形成絕緣膜；(2)．在絕緣膜上按固定間隔形成第一和第二藍(lán)寶石圖形；(3)．在第一和第二藍(lán)寶石圖形上分別形成第一和第二半導(dǎo)體層；(4)．在第一和第二藍(lán)寶石圖形和第一和第二半導(dǎo)體層之間和在相對邊形成隔離膜；(5)．在第一和第二半導(dǎo)體層的表面中分別形成第一和第二溝槽至預(yù)定深度；(6)．在第一和第二溝槽兩側(cè)分別形成側(cè)壁襯墊；(7)．在第一和第二溝槽中每個第一和第二半導(dǎo)體層的表面上形成柵絕緣膜；(8)．在柵絕緣膜上形成第一和第二柵電極；(9)．在第一柵電極兩側(cè)上的第一半導(dǎo)體層中形成第二導(dǎo)電型雜質(zhì)區(qū)；和(10)．在第二柵電極兩側(cè)的第二半導(dǎo)體層中形成第一導(dǎo)電型雜質(zhì)區(qū)。
11．按權(quán)利要求10的方法，其中，絕緣膜用掩埋氧化膜形成。
12．按權(quán)利要求10的方法，其中，通過在襯底的整個表面上形成和深腐蝕未摻雜的多晶硅和HLD氧化膜來形成隔離膜。
13．按權(quán)利要求10的方法，其中，還包括把第一導(dǎo)電型雜質(zhì)離子摻入第一半導(dǎo)體層中的步驟。
14．按權(quán)利要求10的方法，其中，還包括把第二導(dǎo)電型雜質(zhì)離子摻入第二半導(dǎo)體層中的步驟。
15．按權(quán)利要求10的方法，其中，用深腐蝕未摻雜的多晶硅和HLD氧化膜來形成側(cè)壁襯墊。
16．按權(quán)利要求10的方法，其中，用氧化第一和第二半導(dǎo)體層來形成柵絕緣膜。
17．按權(quán)利要求10的方法，其中，用深腐蝕摻雜的多晶硅在第一和第二溝槽中分別形成第一和第二柵電極。
18．按權(quán)利要求10的方法，其中，用重?fù)诫sp型雜質(zhì)形成第一導(dǎo)電型雜質(zhì)區(qū)。
19．按權(quán)利要求10的方法，其中，用重?fù)诫sn型雜質(zhì)形成第二導(dǎo)電型雜質(zhì)區(qū)。
20．按權(quán)利要求10的方法，其中，用第一和第二藍(lán)寶石圖形作籽晶生長形成第一和第二半導(dǎo)體層。
全文摘要
CMOS器件及其制造方法。器件包括襯底上的絕緣膜,絕緣膜上按固定間隔的第一第二藍(lán)寶石圖形,其上的第一第二半導(dǎo)體層,第一第二藍(lán)寶石圖形和第一第二半導(dǎo)體層間的隔離膜,從第一第二半導(dǎo)體層表面降到預(yù)定深度的第一第二溝槽,溝槽兩側(cè)的側(cè)壁襯墊,側(cè)壁襯墊間每個第一第二半導(dǎo)體層表面上的柵絕緣膜,柵絕緣膜上第一第二溝槽中的第一第二柵電極,第一柵電極兩側(cè)上第一半導(dǎo)體層中的第一導(dǎo)電型雜質(zhì)區(qū),第二柵電極兩側(cè)上第二半導(dǎo)體層中的第二導(dǎo)電型雜質(zhì)區(qū)。
文檔編號H01L27/12GK1226085SQ9812395
公開日1999年8月18日 申請日期1998年11月6日 優(yōu)先權(quán)日1998年2月12日
發(fā)明者金相連 申請人:Lg半導(dǎo)體株式會社