專利名稱：減少寄生電阻和電容的場(chǎng)效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體，特別涉及具有亞微米柵長度的T形柵的自對(duì)準(zhǔn)金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FET)。
金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FET)的技術(shù)要求將柵長度縮小到0.25m以下。形成柵的標(biāo)準(zhǔn)工藝是淀積多晶硅層，腐蝕該層限定出需要的柵長度，以及使用多晶硅做掩膜進(jìn)行源/漏淺注入步驟。淺注入步驟之后形成氮化物側(cè)壁間隔層，在源/漏區(qū)內(nèi)注入深歐姆區(qū)，然后形成柵和源/漏注入的金屬硅化物。由此隨著柵長度減少，柵的電阻增加，是由于柵金屬硅化物具有與下面的多晶硅柵相同的柵長度。由于RC時(shí)間延遲，柵電阻降低了器件的速度。此外，通過在氧化層中開出窗口并構(gòu)圖金屬，可以形成比多晶硅柵更長的的金屬柵。該工藝生產(chǎn)出了迄今為止最快的硅器件，但要求對(duì)初始的多晶硅柵進(jìn)行進(jìn)行高度嚴(yán)格的再對(duì)準(zhǔn)，如果不成功，將導(dǎo)致柵與歐姆源/漏接觸短路。因此，以上工藝不適合半導(dǎo)體的制造。
隨著MOSFET中柵長度減少，歐姆源/漏接觸必須在深度上密封，以保持柵長度與結(jié)深度的高寬比大于1。對(duì)淺結(jié)的該要求設(shè)置了硅量的上限，以確保形成低電阻率的金屬硅化物接觸。與較薄的硅化物源/漏接觸相關(guān)的較高電阻會(huì)進(jìn)一步降低FET的速度性能。
根據(jù)本發(fā)明，介紹一種制造場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)和工藝步驟，能夠容易地將長度和寬度縮小到亞微米尺寸。該工藝依靠形成與原有結(jié)區(qū)自對(duì)準(zhǔn)的升高的源/漏接觸，然后形成柵介質(zhì)和T形的自對(duì)準(zhǔn)的金屬或金屬/多晶硅柵，以便減少寄生柵電阻。
本發(fā)明提供一種形成柵疊層的工藝，可以形成T形金屬柵而沒有嚴(yán)格的對(duì)準(zhǔn)步驟，使柵電阻顯著下降。
本發(fā)明還提供一種新工藝，能夠形成T形柵，與現(xiàn)有的淺源/漏接觸自對(duì)準(zhǔn)，不需要任何嚴(yán)格的對(duì)準(zhǔn)，例如對(duì)于0.05到0.2m范圍內(nèi)的柵長度，本發(fā)明可以獲得約0.2m的對(duì)準(zhǔn)精度。
本發(fā)明還提供一種新的替代工藝，其中柵由金屬或金屬/多晶硅的復(fù)合層形成，不需要任何硅化處理，產(chǎn)生極低的柵接觸電阻。
本發(fā)明還提供一種工藝，其中在柵介質(zhì)和柵導(dǎo)體之前淀積與原有淺結(jié)自對(duì)準(zhǔn)的高電導(dǎo)率的源/漏接觸。原有淺結(jié)區(qū)優(yōu)選通過離子注入之后退火激活、通過原位摻雜的半導(dǎo)體的空間選擇性外延生長、或通過如氣體浸沒激光摻雜(GILD)的工藝形成，在GILD工藝中在含摻雜劑原子的氣體存在的條件下由高強(qiáng)度的激光照射結(jié)區(qū)。
本發(fā)明還提供幾個(gè)密封升高的源/漏接觸使它們與柵電隔離的方法。
當(dāng)結(jié)合附圖閱讀下面本發(fā)明的詳細(xì)說明書時(shí)，本發(fā)明的這些和其他特點(diǎn)、目的和優(yōu)點(diǎn)將變得很顯然，其中
圖1為示出形成圖5實(shí)施例的早期步驟的剖面圖。
圖2為腐蝕步驟后圖1結(jié)構(gòu)的剖面圖。
圖3為沿圖2的線30-30的俯視圖。
圖4A-4H為形成圖5所示實(shí)施例的其它步驟的剖面圖。
圖5為本發(fā)明的一個(gè)實(shí)施例的剖面圖。
圖6A-6D為由圖2的結(jié)構(gòu)制備圖4A的淺結(jié)區(qū)域的兩個(gè)方法的剖面圖；這些方法包括離子注入之后激活或氣體浸沒激光摻雜。
圖7A-7B為由圖2的結(jié)構(gòu)制備圖4A的淺結(jié)區(qū)域的另一方法的剖面圖；該方法包括空間選擇性外延生長原位摻雜的半導(dǎo)體。
圖BA-8C為示出制備圖4A的淺結(jié)區(qū)域的另一方法的剖面圖；該方法包括覆蓋(blanket)外延生長的原位摻雜的半導(dǎo)體，之后從溝道上的區(qū)域選擇性除去。
圖9A-9E為示出形成自對(duì)準(zhǔn)、絕緣密封升高的源/漏接觸的本發(fā)明的優(yōu)選方法的示意圖。
現(xiàn)在參考附圖詳細(xì)地介紹提供了一種形成具有亞微米柵長度并為T形的自對(duì)準(zhǔn)MOSFET方法的本發(fā)明，其中圖中類似和相應(yīng)的元件使用了類似的參考數(shù)字。
參考附圖，圖1示出了襯底2上的犧牲層1和可選的拋光終止層3的剖面圖。所述可選的拋光終止層3可以用一種或多種適于防止GILD處理期間激光照射造成的損傷的材料代替或補(bǔ)充。襯底2可以為單晶半導(dǎo)體材料，適于形成MOSFET的溝道。襯底2可以為例如硅、硅鍺、鍺、砷化鎵、砷化銦鎵、磷化銦、或銦鎵砷磷。犧牲層1為可以相對(duì)于襯底2選擇性腐蝕的材料，可選拋光終止層3為在化學(xué)機(jī)械腐蝕期間可以用做拋光終止的材料。犧牲層1可以為例如低溫淀積的氧化物，例如使用四乙氧基硅烷(TEOS)作為初始物通過化學(xué)汽相淀積(CVD)淀積的SiO2，但不僅限于此?？蛇x拋光終止層3的例子包括TiN、Si3N4或多晶硅，但不限這些。
圖2示出了犧牲層1和可選拋光終止層3已構(gòu)圖在溝道區(qū)28上留下犧牲的柵形結(jié)構(gòu)26和未來的源/漏區(qū)22和24中的開口區(qū)域之后圖1的結(jié)構(gòu)。犧牲的柵形結(jié)構(gòu)26的橫向尺寸通常等于最小光刻尺寸。圖3示出了該結(jié)構(gòu)的示意性俯視圖，線30-30對(duì)應(yīng)于圖2中剖面部分所示的區(qū)域。
圖4A-4F為形成圖5所示實(shí)施例的繼續(xù)步驟的剖面圖。圖4A示出了形成淺結(jié)區(qū)域4之后圖2的結(jié)構(gòu)，圖4B示出了形成可選介質(zhì)側(cè)壁間隔層5之后圖4A的結(jié)構(gòu)。介質(zhì)側(cè)壁間隔層5可以通過例如各向異性地腐蝕保形淀積的側(cè)壁間隔層材料的薄層(20-50nm)形成。
圖4C示出了淀積導(dǎo)電的源/漏接觸合金層6和可選的介質(zhì)帽蓋層7之后圖4B的結(jié)構(gòu)。源/漏接觸合金層6可以是例如單獨(dú)的Co、Ni、Pd、Pt、Rh、Ta、Ti、W、導(dǎo)電金屬硅化物、重?fù)诫s的多晶硅、或重?fù)诫s的多晶硅鍺，或它們的組合，可以通過例如化學(xué)汽相淀積(CVD)、濺射、或蒸發(fā)淀積?？蛇x的介質(zhì)帽蓋層7和介質(zhì)側(cè)壁間隔層5密封了源/漏接觸合金層?？蛇x的介質(zhì)帽蓋層7和介質(zhì)側(cè)壁間隔層5的材料可以相同或不同。優(yōu)選材料包括如SiO2、或Si3N4的淀積介質(zhì)，和介質(zhì)金屬氧化物或金屬6的氮化物。
圖4D示出了除去了包括犧牲層1和可選帽蓋3的犧牲柵形結(jié)構(gòu)后圖4C的結(jié)構(gòu)。犧牲層1優(yōu)選通過濕腐蝕除去以避免反應(yīng)離子腐蝕(RIE)對(duì)溝道區(qū)28的損傷。對(duì)于可選的介質(zhì)側(cè)壁間隔層5的材料為金屬6的氧化物或氮化物的情況，可選的介質(zhì)側(cè)壁間隔層優(yōu)選在除去犧牲柵形結(jié)構(gòu)后形成。如下面將介紹的，形成熱柵氧化物后這種側(cè)壁間隔層可以通過陽極氧化工藝、或通過氧化形成。然后，在溝通區(qū)28上的襯底2上形成柵介質(zhì)8。在圖4E中，柵介質(zhì)8也形成在側(cè)壁間隔層5和絕緣覆蓋層帽蓋7上。柵介質(zhì)8的厚度在約2到約10nm的范圍內(nèi)。當(dāng)不存在可選的介質(zhì)側(cè)壁間隔層5時(shí)，柵介質(zhì)8可以形成在襯底2上的溝道區(qū)28上、源/漏接觸合金層6的暴露的側(cè)壁上、和介質(zhì)帽蓋層7上，如圖4F所示。空間選擇氧化或氮化步驟也可以用于形成柵介質(zhì)10，如圖4G所示。例如，如果源/漏合金層6密封在如氮化硅等的保護(hù)性防氧滲透介質(zhì)中，那么使用熱氧化可以形成溝道區(qū)28上的薄氧化物。此外，包括合金層的氧化物6的介質(zhì)側(cè)壁間隔層可以用形成柵介質(zhì)使用的相同氧化步驟形成。
參考圖4H，可以為例如Al、W、帶或不帶適當(dāng)?shù)臄U(kuò)散阻擋層和帶或不帶下面的多晶硅的柵材料11形成在柵介質(zhì)8上，并光刻構(gòu)圖限定出T形柵12。T形柵12在可選的介質(zhì)帽蓋層7、柵介質(zhì)8和源/漏接觸合金層6上延伸。在光刻構(gòu)圖的工藝中使用負(fù)性光刻膠。
可以為例如二氧化硅或流動(dòng)氧化物等的絕緣材料14可以形成在暴露的柵氧化物8和T形柵12上。穿過材料14可以鉆出孔或開口16，并用導(dǎo)電性材料18填充，以提供用于電路互連的接觸，如圖5所示。材料18可以為例如鎢、銅、鉻等。
圖6A-6C為由圖2的結(jié)構(gòu)制備圖4A的淺結(jié)區(qū)域的優(yōu)選的離子注入法的剖面圖。施加如SiO2、氮化硅或氮化鈦等的屏蔽材料的薄層32覆蓋計(jì)劃的源/漏結(jié)區(qū)22和24，如圖6A所示。屏蔽層32的厚度在約10到約90nm的范圍內(nèi)，優(yōu)選約50nm。用適當(dāng)?shù)碾x子注入源/漏區(qū)22和24制成淺結(jié)，使用柵形結(jié)構(gòu)作為掩模。結(jié)區(qū)可以摻雜對(duì)于p溝道MOSFET為p型，對(duì)于n溝道MOSFET為n型。所述p型和n型結(jié)可以通過適當(dāng)?shù)淖钃跹谀Ｐ纬稍谙嗤木?。用屏蔽?2原位激活退火，通過如選擇性濕法腐蝕等的工藝除去屏蔽層32，形成圖6C的結(jié)構(gòu)。
圖6D為由圖2的結(jié)構(gòu)制備圖4A的淺結(jié)區(qū)域的氣體浸沒激光摻雜法的剖面圖。具有圖2所示結(jié)構(gòu)的樣品放置在含有摻雜劑原子的氣體或液體40的環(huán)境中。入射的激光輻射42暫時(shí)地融化了源和漏區(qū)22和24內(nèi)襯底的薄表面層，在整個(gè)融化深度快速并局部地引入摻雜劑原子。入射的激光輻射42可以是例如波長約308nm和脈沖持續(xù)時(shí)間約30ns的XeCl準(zhǔn)分子激光輻射的脈沖，摻雜劑氣體40例如可以為PH3?？蛇x的拋光終止層3優(yōu)選由一種或多種可以防止激光照射的損傷的材料代替或補(bǔ)充。這種層包括鋁(高反射性的)、等于激光波長包括多層介質(zhì)鏡面的多層SiO2和Si3N4、或例如具有高激光損傷閾值的W的吸收材料。
圖7A-7B為由圖2的結(jié)構(gòu)制備圖4A的淺結(jié)區(qū)域的優(yōu)選空間選擇性外延生長法的剖面圖。通過例如熱氧化物生長和濕法深腐蝕等的工藝可選地將源/漏區(qū)22和24開槽制成圖7A的結(jié)構(gòu)，原位摻雜的半導(dǎo)體外延生長在暴露的半導(dǎo)體襯底區(qū)上形成源/漏結(jié)4，如圖7B所示。用于硅襯底的優(yōu)選原位摻雜的半導(dǎo)體材料包括原位摻雜的硅和原位摻雜的SiGe。
圖8A-8C為示出制備圖4A的淺結(jié)區(qū)域的另一方法的剖面圖。此時(shí)可以從圖8A的結(jié)構(gòu)開始，包括襯底2、外延生長的原位摻雜的半導(dǎo)體9、犧牲層1、以及可選的拋光終止層3。然后構(gòu)圖層3和1制成柵形結(jié)構(gòu)26，如圖8B所示。圖4B到4C顯示的工藝之后，層9選擇性地從溝道28上除去。濕法腐蝕為優(yōu)選的除去工藝，以避免RIE對(duì)溝道28的損傷。
圖9A-9E為示出由圖4B的結(jié)構(gòu)形成自對(duì)準(zhǔn)、絕緣密封升高的源/漏接觸的優(yōu)選方法的示意圖。源/漏接觸合金層的材料15淀積在柵形結(jié)構(gòu)26上產(chǎn)生圖9A的結(jié)構(gòu)，然后平面化拋光終止層3產(chǎn)生具有分離的源/漏接觸6的圖9B的結(jié)構(gòu)。材料15的優(yōu)選材料為CVD淀積的鎢，優(yōu)選的平面化方法為化學(xué)機(jī)械拋光(CMP)。然后通過如RIE等的工藝相對(duì)于拋光終止層3的上表面開出平面化的源/漏接觸，產(chǎn)生圖9C的結(jié)構(gòu)。然后淀積介質(zhì)帽蓋層17形成圖9D的結(jié)構(gòu)，并通過如CMP等的工藝平面化形成具有介質(zhì)帽蓋層7位于源/漏區(qū)上的圖9E的結(jié)構(gòu)。介質(zhì)帽蓋層17可以是氮化硅、SiO2或可流動(dòng)的氧化物。拋光終止層3可以為如TiN、Si3N4等的氮化物或多晶硅。選擇拋光終止層3和介質(zhì)帽蓋層7的相對(duì)厚度，以便不必整個(gè)地除去介質(zhì)帽蓋層7就可以除去拋光終止3和柵形結(jié)構(gòu)1。
通過在源/漏區(qū)內(nèi)選擇性生長材料15，可以由圖4B的結(jié)構(gòu)替代地形成圖9C的結(jié)構(gòu)?？梢允褂肅VD工藝在包括硅區(qū)和如SiO2的第二材料區(qū)的襯底硅區(qū)上選擇性地生長鎢。
此外，可以通過在源/漏合金區(qū)6的上表面上選擇性地生長介質(zhì)，由圖9C的結(jié)構(gòu)形成圖9E的結(jié)構(gòu)。這可由氧化或氮化工藝完成。例如，鎢的源/漏合金區(qū)6可以陽極氧化或熱氧化制備介質(zhì)WO3的表面層。
這里介紹的本發(fā)明可以用于制備場(chǎng)效應(yīng)晶體管(FET)，例如金屬半導(dǎo)體FET、調(diào)制摻雜的FET、金屬氧化物半導(dǎo)體FET和電路。與這種FET的現(xiàn)有工藝步驟相比，本發(fā)明的結(jié)構(gòu)和工藝制備了大大減少的柵和源/漏電阻，增加了FET器件和電路的速度并降低了功耗。器件設(shè)計(jì)很容易地縮小到較小的柵寬度和面積，而不會(huì)負(fù)面影響柵電阻。
雖然已說明和示出了具有T形柵的FET結(jié)構(gòu)，以及在形成自對(duì)準(zhǔn)的柵介質(zhì)和T形柵之前形成與原有結(jié)區(qū)自對(duì)準(zhǔn)的的升高的源/漏接觸的基礎(chǔ)上制備這種結(jié)構(gòu)的方法，顯然本領(lǐng)域的技術(shù)人員可以做出修改和變形，而不脫離僅由附帶的權(quán)利要求書的范圍限定的本發(fā)明的最寬范圍。
權(quán)利要求
1．一種形成場(chǎng)效應(yīng)晶體管的方法，包括以下步驟在半導(dǎo)體襯底的至少一個(gè)表面上形成至少一個(gè)犧牲層，構(gòu)圖所述至少一個(gè)犧牲層，形成由暴露的襯底區(qū)環(huán)繞的犧牲柵形結(jié)構(gòu)，在所述犧牲柵形結(jié)構(gòu)的相對(duì)側(cè)上的所述暴露的襯底區(qū)內(nèi)形成摻雜的半導(dǎo)體結(jié)區(qū)，在所述結(jié)區(qū)上形成源和漏接觸金屬化層，所述接觸金屬化層的厚度小于所述柵形結(jié)構(gòu)的厚度，在所述源和漏接觸金屬化區(qū)上選擇性地形成介質(zhì)帽蓋層，其中所述介質(zhì)帽蓋層的上表面接近所述犧牲柵形結(jié)構(gòu)的上表面，除去所述犧牲柵形結(jié)構(gòu)露出所述襯底下面的區(qū)域和所述源和漏接觸金屬化層的側(cè)壁，淀積柵介質(zhì)以覆蓋所述露出的襯底區(qū)域和所述源和漏接觸金屬化層的側(cè)壁和上部，在所述柵介質(zhì)的所有表面上形成導(dǎo)電層，所述導(dǎo)電層也基本上填充了原先由犧牲柵形結(jié)構(gòu)占據(jù)的體積，以及構(gòu)圖所述導(dǎo)電層限定柵介質(zhì)。
2．根據(jù)權(quán)利要求1的方法，特征在于所述半導(dǎo)體材料為選自由GaAs、InGaAs、InP、Si、InGaAsP和SiGe組成的組中的單晶材料。
3．根據(jù)權(quán)利要求1的方法，特征在于所述形成至少一個(gè)犧牲層的步驟包括從SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流動(dòng)氧化物和Si3N4組成的組中選擇一下層材料，從SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流動(dòng)氧化物、和Si3N4、TiN和硅組成的組中選擇一上層材料的步驟。
4．根據(jù)權(quán)利要求1的方法，特征在于所述形成源和漏接觸金屬化層的步驟包括從Co、Ni、Pd、Pt、Rh、Ta、Ti、W、這些金屬的導(dǎo)電硅化物、重?fù)诫s的多晶硅、或重?fù)诫s的多晶硅鍺組成的組中選擇至少一個(gè)接觸金屬化材料的步驟。
5．根據(jù)權(quán)利要求1的方法，特征在于在所述源和漏接觸金屬化層形成介質(zhì)帽蓋層的所述步驟包括從平面化介質(zhì)、介質(zhì)氧化物和介質(zhì)氮化物組成的組中選擇介質(zhì)材料的步驟。
6．根據(jù)權(quán)利要求5的方法，特征在于所述介質(zhì)帽蓋層包括選自SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流動(dòng)氧化物和Si3N4組成的組中的平面化介質(zhì)。
7．根據(jù)權(quán)利要求5的方法，特征在于所述介質(zhì)帽蓋層包括選自TiO2、Ta2O5和WO3組成的組中的介質(zhì)氧化物。
8．根據(jù)權(quán)利要求1的方法，特征在于所述形成摻雜的半導(dǎo)體結(jié)的步驟包括離子注入和激活退火。
9．根據(jù)權(quán)利要求1的方法，特征在于所述形成摻雜的半導(dǎo)體結(jié)的步驟包括氣體浸沒激光摻雜。
10．根據(jù)權(quán)利要求1的方法，特征在于所述形成摻雜的半導(dǎo)體結(jié)的步驟包括在未由所述犧牲柵覆蓋的所述暴露的襯底區(qū)上選擇性外延生長摻雜的半導(dǎo)體結(jié)。
11．根據(jù)權(quán)利要求1的方法，特征在于在所述結(jié)區(qū)上形成源和漏接觸金屬化層的步驟包括覆蓋(blanket)淀積所述接觸金屬化材料并平面化的步驟。
12．根據(jù)權(quán)利要求11的方法，特征在于通過化學(xué)機(jī)械拋光進(jìn)行所述平面化。
13．根據(jù)權(quán)利要求11的方法，還包括通過選擇性腐蝕將源和漏接觸金屬化層的上表面開槽到低于犧牲柵形結(jié)構(gòu)上表面下的水平的步驟。
14．根據(jù)權(quán)利要求1的方法，特征在于在所述結(jié)區(qū)上形成源和漏接觸金屬化層的所述步驟包括在所述結(jié)區(qū)上選擇生長所述接觸金屬化材料的步驟。
15．根據(jù)權(quán)利要求1的方法，特征在于所述形成所述介質(zhì)帽蓋層的步驟包括覆蓋淀積并平面化所述介質(zhì)帽蓋材料的步驟。
16．根據(jù)權(quán)利要求1的方法，特征在于所述形成所述介質(zhì)帽蓋層的步驟包括通過選自氧化和氮化組成的組中的工藝在接觸金屬化層上表面上生長所述帽蓋層的步驟。
17．根據(jù)權(quán)利要求16的方法，特征在于所述氧化為熱氧化或陽極氧化。
18．根據(jù)權(quán)利要求1的方法，特征在于還包括在犧牲柵形結(jié)構(gòu)上形成介質(zhì)側(cè)壁間隔層的步驟，所述側(cè)壁間隔層由基本上與所述犧牲柵形結(jié)構(gòu)的材料不同的材料形成。
19．根據(jù)權(quán)利要求1的方法，特征在于還包括通過自氧化和氮化組成的組中選擇的工藝在所述源和漏接觸金屬化層的側(cè)壁上生長介質(zhì)側(cè)壁間隔層的步驟。
20．根據(jù)權(quán)利要求19的方法，特征在于所述氧化為熱氧化或陽極氧化。
21．一種形成場(chǎng)效應(yīng)晶體管的方法，包括以下步驟在半導(dǎo)體襯底的至少一個(gè)表面上形成至少一個(gè)犧牲層，構(gòu)圖所述至少一個(gè)犧牲層，形成由暴露的襯底區(qū)環(huán)繞的犧牲柵形結(jié)構(gòu)，在所述犧牲柵形結(jié)構(gòu)的相對(duì)側(cè)上的所述暴露的襯底區(qū)內(nèi)形成摻雜的半導(dǎo)體結(jié)區(qū)，在所述結(jié)區(qū)上選擇性地形成源和漏接觸金屬化層，在所述源和漏接觸金屬化層上選擇性地形成介質(zhì)帽蓋，除去所述犧牲柵形結(jié)構(gòu)以露出所述襯底的下面的區(qū)域和所述源和漏接觸金屬化層的側(cè)壁，淀積柵介質(zhì)覆蓋所述露出的襯底區(qū)域和所述源和漏接觸金屬化層的側(cè)壁和上部，在所述柵介質(zhì)的所有表面上形成導(dǎo)電層，所述導(dǎo)電層也基本上填充了原先由犧牲柵形結(jié)構(gòu)占據(jù)的體積，以及構(gòu)圖所述導(dǎo)電層限定柵介質(zhì)。
22．一種場(chǎng)效應(yīng)晶體管，包括半導(dǎo)體襯底，兩個(gè)隔開的摻雜的半導(dǎo)體區(qū)，形成源和漏結(jié)區(qū)，并限定出兩者之間的溝道襯底區(qū)，所述結(jié)區(qū)上的第一導(dǎo)電層，所述第一導(dǎo)電層形成源和漏接觸金屬化層，所述接觸金屬化層的上表面上的第一介質(zhì)層，所述溝道襯底區(qū)上的柵介質(zhì)，在所述接觸金屬化層的側(cè)壁和上表面上延伸，以及具有T形截面的柵，包括所述柵介質(zhì)上的第二導(dǎo)電層，該層在第一介質(zhì)層和部分源和漏接觸金屬化層上延伸。
23．根據(jù)權(quán)利要求22的結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管，特征在于所述結(jié)構(gòu)還包括置于柵介質(zhì)和接觸金屬化層的側(cè)壁之間的介質(zhì)側(cè)壁間隔層。
24．根據(jù)權(quán)利要求22的結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管，特征在于所述結(jié)構(gòu)在側(cè)壁或源/漏頂部上沒有柵介質(zhì)。
25．根據(jù)權(quán)利要求23的結(jié)構(gòu)的場(chǎng)效應(yīng)晶體管，特征在于所述結(jié)構(gòu)在側(cè)壁或源/漏頂部上沒有柵介質(zhì)。
26．一種形成場(chǎng)效應(yīng)晶體管的方法，包括以下步驟在單晶半導(dǎo)體襯底上形成至少一個(gè)犧牲層，構(gòu)圖所述至少一個(gè)犧牲層，形成由暴露的襯底區(qū)環(huán)繞的犧牲柵形結(jié)構(gòu)，在所述犧牲柵形結(jié)構(gòu)的相對(duì)側(cè)上的所述暴露的襯底區(qū)內(nèi)形成摻雜的半導(dǎo)體結(jié)區(qū)，在所述結(jié)區(qū)上形成源和漏接觸金屬化層，所述接觸金屬化層的厚度小于所述柵形結(jié)構(gòu)的厚度，在所述源和漏接觸金屬化區(qū)上選擇性地形成介質(zhì)帽蓋層，其中所述介質(zhì)帽蓋層的上表面接近所述犧牲柵形結(jié)構(gòu)的上表面，除去所述犧牲柵形結(jié)構(gòu)露出所述襯底下面的區(qū)域和所述源和漏接觸金屬化的側(cè)壁，淀積柵介質(zhì)以覆蓋所述露出的襯底區(qū)域，但不覆蓋所述源和漏接觸金屬化的側(cè)壁和上部，在所述源和漏接觸金屬化層的所述側(cè)壁上形成介質(zhì)側(cè)壁隔離層，在所述柵介質(zhì)和所述源和漏接觸金屬化上形成導(dǎo)電層，所述導(dǎo)電層也基本上填充了原先由犧牲柵形結(jié)構(gòu)占據(jù)的體積，以及構(gòu)圖所述導(dǎo)電層限定柵介質(zhì)。
27．根據(jù)權(quán)利要求26的方法，特征在于在所述源和漏接觸金屬化層的所述側(cè)壁上形成介質(zhì)側(cè)壁間隔層的所述步驟還包括選擇材料基本上與所述犧牲柵形結(jié)構(gòu)的不同的間隔層介質(zhì)。
28．根據(jù)權(quán)利要求26的方法，特征在于在所述源和漏接觸金屬化層的所述側(cè)壁上形成介質(zhì)側(cè)壁隔離層的所述步驟是通過選自氧化和氮化組成的組中的工藝。
29．根據(jù)權(quán)利要求26的方法，特征在于所述氧化是熱氧化或陽極氧化。
全文摘要
介紹了一種場(chǎng)效應(yīng)晶體管及其形成方法,其中場(chǎng)效應(yīng)晶體管引入與原有的淺結(jié)區(qū)自對(duì)準(zhǔn)的T形柵和源和漏接觸。本發(fā)明提供一種低阻柵電極和自對(duì)準(zhǔn)的低阻源/漏接觸,適于亞微米FET器件,并可以縮小到更小器件尺寸。
文檔編號(hào)H01L21/223GK1219761SQ9812398
公開日1999年6月16日 申請(qǐng)日期1998年11月10日 優(yōu)先權(quán)日1997年12月11日
發(fā)明者K·E·伊斯梅爾, S·A·里斯頓, K·L·森格爾 申請(qǐng)人:國際商業(yè)機(jī)器公司