專(zhuān)利名稱(chēng)：制造多電平掩模只讀存儲(chǔ)器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造多電平掩模ROM(只讀存儲(chǔ)器)的方法，特別涉及制造具有多電平ROM單元的掩模ROM的方法。
在每個(gè)存儲(chǔ)單元內(nèi)具有絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)例如MOSFET的常規(guī)非易失性半導(dǎo)體存儲(chǔ)器件通常能存儲(chǔ)1位數(shù)據(jù)，即“1”或“0”。隨著增加非易失性半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)容量的需求不斷增加，近來(lái)提出一種多電平非易失半導(dǎo)體存儲(chǔ)器件，包括多個(gè)多電平存儲(chǔ)單元，每個(gè)單元能存儲(chǔ)多電平數(shù)據(jù)，例如2位數(shù)據(jù)。
例如在JP-A-7-142611中介紹了制造具有多電平(或2位)存儲(chǔ)單元的掩模ROM即普通的非易失半導(dǎo)體存儲(chǔ)器件的制造方法。

圖1A到1D連續(xù)地示出了該公開(kāi)文本中介紹的制造工藝，其中存儲(chǔ)單元晶體管B1到B4具有不同的閾值電壓Vb1到Vb4，并且Vb1＜Vb2＜Vb3＜Vb4。
所有的存儲(chǔ)單元晶體管B1到B4具有相同的基本結(jié)構(gòu)，包括形成在半導(dǎo)體襯底101上的柵絕緣膜102，形成于其上的柵電極103，和半導(dǎo)體襯底101表面區(qū)內(nèi)的源/漏擴(kuò)散區(qū)104，溝道區(qū)設(shè)置在柵電極103下面的源/漏擴(kuò)散區(qū)104之間。層間介質(zhì)膜105覆蓋在整個(gè)基本結(jié)構(gòu)上。
在圖1A中，通過(guò)光刻技術(shù)在層間介質(zhì)膜105上形成第一光刻膠掩模106，第一光刻膠掩模106具有第一開(kāi)口107，存儲(chǔ)單元晶體管B2和B4處的層間介質(zhì)膜105由此露出。使用硼離子進(jìn)行第一離子注入，穿過(guò)第一開(kāi)口107和柵電極103在存儲(chǔ)單元晶體管B2和B4的溝道區(qū)形成第一注入?yún)^(qū)108。通過(guò)使用約250keV加速能量的規(guī)定劑量，第一離子注入可確保存儲(chǔ)單元晶體管B2的閾值電壓Vb2。
隨后，如圖1B所示，使用第一光刻膠掩模106作為腐蝕掩模選擇性腐蝕覆蓋存儲(chǔ)單元晶體管B2和B4的那部分層間介質(zhì)膜105，以減少那部分層間介質(zhì)膜105的厚度，之后除去第一光刻膠掩模106。
此后，如圖1C所示，形成具有開(kāi)口109的第二光刻膠掩模106a，以露出存儲(chǔ)單元晶體管B3和B4，之后進(jìn)行第二離子注入，穿過(guò)開(kāi)口109和柵電極103在存儲(chǔ)單元晶體管B3和B4的溝道區(qū)內(nèi)形成注入?yún)^(qū)110。在該步驟中，存儲(chǔ)單元晶體管B4內(nèi)層間介質(zhì)膜105的厚度減少使存儲(chǔ)單元晶體管B4內(nèi)注入?yún)^(qū)110的深度比存儲(chǔ)單元晶體管B4內(nèi)溝道區(qū)更深。通過(guò)使用規(guī)定劑量的硼離子，第二離子注入可確保存儲(chǔ)單元晶體管B3的閾值電壓Vb3。
此后，使用第二光刻膠掩模106a進(jìn)行第三離子注入，在存儲(chǔ)單元晶體管B4的溝道區(qū)內(nèi)形成注入?yún)^(qū)112。在該步驟中，由于存儲(chǔ)單元晶體管B4內(nèi)層間介質(zhì)膜105的厚度厚于存儲(chǔ)單元晶體管B4內(nèi)層間介質(zhì)膜105的厚度，所以注入?yún)^(qū)111形成在存儲(chǔ)單元晶體管B3的柵電極103內(nèi)。因此，第三離子注入不影響存儲(chǔ)單元晶體管B3的閾值電壓Vb3，同時(shí)通過(guò)第二離子注入和第三離子注入可確保存儲(chǔ)單元晶體管B4的閾值電壓Vb4。
在如上所述多電平掩模ROM的常規(guī)制造方法中，在存儲(chǔ)單元晶體管內(nèi)形成多電平數(shù)據(jù)的離子注入(下文稱(chēng)做“代碼離子注入”)的缺點(diǎn)是相對(duì)于離子注入的方向，代碼離子注入形成的注入?yún)^(qū)在橫向方向內(nèi)擴(kuò)展很顯著，下面將詳細(xì)介紹。
圖2示意性地示出了在掩模ROM的制造步驟中掩模ROM開(kāi)口的示例性俯視圖，其中源/漏擴(kuò)散區(qū)N1、N2和N3在垂直于柵電極G1、G2和G3的延伸方向內(nèi)延伸。在這種結(jié)構(gòu)中，存儲(chǔ)單元晶體管的溝道區(qū)設(shè)置在如G1等的柵電極下，位于如N1和N2等源/漏區(qū)之間。通過(guò)在光刻膠掩模內(nèi)形成的開(kāi)口K1、K2和K3內(nèi)進(jìn)行代碼離子注入。
在離子注入中，當(dāng)注入的離子穿過(guò)層間介質(zhì)膜或柵電極的表面時(shí)，注入的離子被層間介質(zhì)膜或柵電極的表面散射，特別是層間介質(zhì)膜105的對(duì)角線曲面散射。
散射是阻礙多電平掩模ROM的存儲(chǔ)單元晶體管較高集成度的因素之一，是由于存儲(chǔ)單元晶體管內(nèi)注入?yún)^(qū)的橫向擴(kuò)展影響了相鄰存儲(chǔ)單元晶體管的閾值電壓。
本發(fā)明的一個(gè)目的是提供一種制造多電平掩模ROM的方法，在存儲(chǔ)單元晶體管的代碼離子注入期間，能夠抑制注入離子的橫向擴(kuò)展，由此減少了相鄰存儲(chǔ)單元晶體管閾值電壓的變化。
在本發(fā)明的一個(gè)方案中提供了一種制造包括多個(gè)存儲(chǔ)單元晶體管的多電平掩模ROM的方法，該方法包括步驟在半導(dǎo)體襯底的每個(gè)存儲(chǔ)單元晶體管的區(qū)域內(nèi)形成柵絕緣膜、柵電極和源/漏擴(kuò)散區(qū)；形成覆蓋柵電極和源/漏區(qū)的介質(zhì)膜；平面化介質(zhì)膜；在選擇的存儲(chǔ)單元晶體管的區(qū)域覆蓋柵電極的那部分介質(zhì)膜內(nèi)形成開(kāi)口；以及通過(guò)開(kāi)口和柵電極將雜質(zhì)離子注入到選擇的存儲(chǔ)單元晶體管的溝道區(qū)內(nèi)，以得到選擇的存儲(chǔ)單元晶體管規(guī)定的閾值電壓。
在本發(fā)明的另一個(gè)方案中也提供了一種制造包括多個(gè)存儲(chǔ)單元晶體管的多電平掩模ROM的方法，該方法包括步驟在半導(dǎo)體襯底的每個(gè)存儲(chǔ)單元晶體管的區(qū)域內(nèi)形成柵絕緣膜、柵電極和源/漏擴(kuò)散區(qū)；形成覆蓋柵電極和源/漏區(qū)的第一介質(zhì)膜；平面化第一介質(zhì)膜；在第一介質(zhì)膜上形成腐蝕終止層；在腐蝕終止層上形成第二介質(zhì)膜；在選擇的存儲(chǔ)單元晶體管的區(qū)域覆蓋柵電極的那部分第二介質(zhì)膜內(nèi)形成開(kāi)口；以及通過(guò)開(kāi)口、腐蝕終止層和柵電極將雜質(zhì)離子注入到選擇的存儲(chǔ)單元晶體管的溝道區(qū)內(nèi)，以得到選擇的存儲(chǔ)單元晶體管規(guī)定的閾值電壓。
根據(jù)本發(fā)明的制造方法，對(duì)層間介質(zhì)膜(第一介質(zhì)膜)的表面進(jìn)行平面化，形成層間介質(zhì)膜的平坦表面，由此防止了注入離子的散射并減少了注入?yún)^(qū)的橫向擴(kuò)展。
參考附圖，從下面的說(shuō)明書(shū)中本發(fā)明的以上和其它目的、特征及優(yōu)點(diǎn)將很顯然。
圖1A到1D為掩模ROM的剖面圖，連續(xù)地示出了它的常規(guī)制造工藝中的工藝步驟；圖2為在圖1A到1D的步驟中掩模ROM的示意性俯視平面圖；圖3A到3D為掩模ROM的剖面圖，連續(xù)地示出了根據(jù)本發(fā)明的第一實(shí)施例多電平非易失半導(dǎo)體存儲(chǔ)器件的制造工藝中的工藝步驟；圖4為存儲(chǔ)單元晶體管內(nèi)注入?yún)^(qū)的雜質(zhì)濃度分布對(duì)圖3A到3D的掩模ROM內(nèi)深度的曲線圖；圖5A到5D為掩模ROM的剖面圖，連續(xù)地示出了根據(jù)本發(fā)明的第二實(shí)施例多電平非易失半導(dǎo)體存儲(chǔ)器件的制造工藝中的工藝步驟；以及圖6A到6D為掩模ROM的剖面圖，連續(xù)地示出了根據(jù)本發(fā)明的第三實(shí)施例多電平非易失半導(dǎo)體存儲(chǔ)器件的制造工藝中的工藝步驟。
現(xiàn)在參考附圖更具體地介紹本發(fā)明，其中類(lèi)似的結(jié)構(gòu)元件用類(lèi)似的參考數(shù)字表示。
參考示出了根據(jù)本發(fā)明的第一實(shí)施例的方法2位掩模ROM的制造工藝的圖3A到3D，設(shè)計(jì)存儲(chǔ)單元晶體管A1到A4具有不同的閾值電壓Va1到Va4，并且Va1＜Va2＜Va3＜Va4，用于存儲(chǔ)2位數(shù)據(jù)格式的不同數(shù)據(jù)。
存儲(chǔ)單元晶體管A1到A4具有相同的基本結(jié)構(gòu)，包括形成在p導(dǎo)電類(lèi)型半導(dǎo)體襯底11上的柵絕緣膜12，形成其上的柵電極13，和在半導(dǎo)體襯底11的表面區(qū)內(nèi)形成的一對(duì)源/漏擴(kuò)散區(qū)14，溝道區(qū)設(shè)置在柵電極13下面的源/漏擴(kuò)散區(qū)14之間。由化學(xué)汽相淀積(CVD)技術(shù)形成的層間介質(zhì)膜15覆蓋在存儲(chǔ)單元晶體管的整個(gè)基本結(jié)構(gòu)上。淀積后，使用化學(xué)機(jī)械拋光技術(shù)對(duì)層間介質(zhì)膜15進(jìn)行平面化步驟。
在圖3A中，通過(guò)光刻技術(shù)在層間介質(zhì)膜15上形成第一光刻膠掩模16，第一光刻膠掩模16具有第一開(kāi)口17，由此露出覆蓋存儲(chǔ)單元晶體管A2和A4的那部分層間介質(zhì)膜15。使用光刻膠掩模16作為掩模選擇性腐蝕層間介質(zhì)膜15，露出存儲(chǔ)單元晶體管A2和A4的柵電極13的表面。
隨后，如圖3B所示，通過(guò)第一離子注入步驟，穿過(guò)第一開(kāi)口17和柵電極13注入硼離子18，在存儲(chǔ)單元晶體管A2和A4的溝道區(qū)形成第一注入?yún)^(qū)19。通過(guò)使用約100keV加速能量的規(guī)定劑量的硼離子，第一離子注入可確保存儲(chǔ)單元晶體管A2的閾值電壓Va2。然后除去第一光刻膠掩模16。
此后，如圖3C所示，形成具有開(kāi)口20的第二光刻膠掩模16a，以露出存儲(chǔ)單元晶體管A3和A4，之后進(jìn)行注入硼離子21的第二離子注入，穿過(guò)開(kāi)口20和柵電極13將雜質(zhì)離子注入到第一注入?yún)^(qū)19，由此在存儲(chǔ)單元晶體管A4的溝道區(qū)內(nèi)形成對(duì)準(zhǔn)的注入?yún)^(qū)19a。在第二離子注入中，由于在存儲(chǔ)單元晶體管A3區(qū)域內(nèi)的層間介質(zhì)膜15沒(méi)有被腐蝕，所以在存儲(chǔ)單元晶體管A3的柵電極13內(nèi)形成對(duì)準(zhǔn)的注入?yún)^(qū)19a。
此后，如圖3D所示，腐蝕覆蓋存儲(chǔ)單元晶體管A3的那部分層間介質(zhì)膜15，露出存儲(chǔ)單元晶體管A3的柵電極13。然后，使用第二光刻膠掩模16a進(jìn)行注入硼離子22的第三離子注入，在存儲(chǔ)單元晶體管A3的溝道區(qū)內(nèi)形成注入?yún)^(qū)23。在該步驟中，硼離子22也引入到存儲(chǔ)單元晶體管A4的對(duì)準(zhǔn)的注入?yún)^(qū)19a內(nèi)，形成具有閾值電壓Va4的存儲(chǔ)單元晶體管的溝道區(qū)內(nèi)最后的注入?yún)^(qū)24。由此，存儲(chǔ)單元晶體管A1、A2、A3和A4具有各自的閾值電壓Va1、Va2、Va3和Va4，并且Va1＜Va2＜Va3＜Va4。
在根據(jù)本實(shí)施例的制造工藝中，對(duì)層間介質(zhì)膜進(jìn)行平面化并除去覆蓋柵電極的那部分層間介質(zhì)膜之后，進(jìn)行有效的代碼離子注入，以確定各存儲(chǔ)單元晶體管的閾值電壓。由此，在第一到第三離子注入步驟期間，每次離子注入硼離子經(jīng)過(guò)的距離是相等的。因此，如果使用了相同的加速電壓，那么在存儲(chǔ)單元晶體管之中擴(kuò)散區(qū)的深度相等，必然容易控制注入?yún)^(qū)的深度和橫向擴(kuò)展的變化。
圖4示出了在以上實(shí)施例中存儲(chǔ)單元晶體管A1到A4的溝道區(qū)內(nèi)雜質(zhì)濃度分布與深度對(duì)數(shù)關(guān)系的曲線圖。存儲(chǔ)單元晶體管A1的溝道區(qū)內(nèi)的雜質(zhì)濃度等于襯底的雜質(zhì)濃度，存儲(chǔ)單元晶體管A2的雜質(zhì)濃度由第一離子注入限定，存儲(chǔ)單元晶體管A3的雜質(zhì)濃度由第三離子注入限定，存儲(chǔ)單元晶體管A4的雜質(zhì)濃度由第一到第三離子注入限定。在第一到第三離子注入期間，可以使用相同的加速能量，以便控制雜質(zhì)分布的峰值停留在存儲(chǔ)單元晶體管溝道區(qū)的表面處。因此，可以精確地控制存儲(chǔ)單元晶體管的閾值電壓。停留在溝道區(qū)表面處雜質(zhì)濃度分布的峰值減少了半導(dǎo)體襯底表面處進(jìn)行離子注入引起的損傷造成的晶體缺陷。
在具有由三個(gè)離子注入步驟形成的注入?yún)^(qū)的存儲(chǔ)單元晶體管A4中，與不同深度的離子注入得到規(guī)定離子濃度的情況相比，可以減少注入其中的雜質(zhì)離子的總量。因此，可以減少由代碼離子注入造成的晶體缺陷，對(duì)于小TAT(開(kāi)發(fā)周期)的掩模ROM的情況，優(yōu)點(diǎn)尤其顯著。
在根據(jù)本實(shí)施例的工藝中，由于沒(méi)有層間介質(zhì)膜的對(duì)角線曲面，例如結(jié)合常規(guī)的掩模ROM介紹的113，并且由于從柵電極的表面除去層間介質(zhì)膜，因此注入離子的散射可以顯著減少，因而減少了注入?yún)^(qū)的橫向擴(kuò)展。
參考示出了根據(jù)本發(fā)明的第二實(shí)施例多電平掩模ROM制造工藝的圖5A到5D，掩模ROM在層間介質(zhì)膜之間具有腐蝕終止層。
具體地，如圖5A所示，存儲(chǔ)單元晶體管A1到A4具有相同的基本結(jié)構(gòu)，包括形成在半導(dǎo)體襯底11上的柵絕緣膜12，形成其上的柵電極13，和在半導(dǎo)體襯底11的表面區(qū)內(nèi)形成的一對(duì)源/漏擴(kuò)散區(qū)14，溝道區(qū)設(shè)置在柵電極13下面的源/漏擴(kuò)散區(qū)14之間。由化學(xué)汽相淀積(CVD)技術(shù)形成的第一層間介質(zhì)膜25覆蓋在整個(gè)基本結(jié)構(gòu)上。淀積硅氧化膜后，使用化學(xué)機(jī)械拋光(CMP)技術(shù)對(duì)第一層間介質(zhì)膜25進(jìn)行平面化步驟。
在圖5A中，由氮氧化硅或氮化硅制成的腐蝕終止層26通過(guò)CVD技術(shù)形成在第一層間介質(zhì)膜25上。腐蝕終止層26的厚度例如約100nm。然后在腐蝕終止層26上淀積第二層間介質(zhì)膜27。
通過(guò)光刻技術(shù)在第二層間介質(zhì)膜27上形成光刻膠掩模16，光刻膠掩模16具有第一開(kāi)口17，由此露出覆蓋存儲(chǔ)單元晶體管A2和A4的那部分第二層間介質(zhì)膜27。使用光刻膠掩模16作為掩模通過(guò)反應(yīng)離子腐蝕(RIE)技術(shù)，選擇性地除去覆蓋存儲(chǔ)單元晶體管A2和A4的那部分第二層間介質(zhì)膜27，由此露出存儲(chǔ)單元晶體管A2和A4的區(qū)域內(nèi)腐蝕終止層26的表面。在RIE步驟中，使用了C4H8和CO氣體的混合物，其中極少腐蝕掉腐蝕終止層26，由此可以避免第一絕緣介質(zhì)膜的腐蝕。
隨后，如圖5B所示，通過(guò)第一離子注入步驟，穿過(guò)第一開(kāi)口17和柵電極13注入硼離子18，在存儲(chǔ)單元晶體管A2和A4的溝道區(qū)形成第一注入?yún)^(qū)19。在第一離子注入步驟中，使用約100keV加速能量的硼離子，硼離子的劑量值設(shè)置為可以確保存儲(chǔ)單元晶體管A2的閾值電壓Va2。第一離子注入之后，除去第一光刻膠膜16。
然后，如圖5C所示，形成具有開(kāi)口20的第二光刻膠掩模16a，以露出存儲(chǔ)單元晶體管A4區(qū)域內(nèi)的腐蝕終止層26和存儲(chǔ)單元晶體管A3區(qū)域內(nèi)的第二層間絕緣膜27。之后進(jìn)行注入硼離子21的第二離子注入，將硼離子注入到存儲(chǔ)單元晶體管A4的注入?yún)^(qū)19內(nèi)，形成對(duì)準(zhǔn)的注入?yún)^(qū)19a。在該步驟中，由于第二層間介質(zhì)膜27沒(méi)有被腐蝕，所以在存儲(chǔ)單元晶體管A3的柵電極13內(nèi)同樣形成另一個(gè)對(duì)準(zhǔn)的注入?yún)^(qū)19a。
此后，通過(guò)RIE技術(shù)使用光刻膠掩模16a作為掩模選擇性腐蝕第二層間介質(zhì)膜27，其中由于腐蝕終止層26可以避免對(duì)第一層間介質(zhì)膜25的腐蝕。隨后，進(jìn)行注入硼離子22的第三離子注入，在存儲(chǔ)單元晶體管A3的溝道區(qū)內(nèi)形成注入?yún)^(qū)23，并將增加對(duì)準(zhǔn)的注入?yún)^(qū)19a內(nèi)的雜質(zhì)濃度形成存儲(chǔ)單元晶體管A4內(nèi)的最后的注入?yún)^(qū)24。
由此存儲(chǔ)單元晶體管A1、A2、A3和A4具有各自的閾值電壓Va1、Va2、Va3和Va4，并且Va1＜Va2＜Va3＜Va4。
在第二實(shí)施例中，除了第一實(shí)施例中獲得的優(yōu)點(diǎn)之外，還可以獲得附加的優(yōu)點(diǎn)，其中可以精確地形成用于代碼離子注入的開(kāi)口，具有優(yōu)良可控性。
參考示出了在單個(gè)存儲(chǔ)單元晶體管中根據(jù)本發(fā)明的第三實(shí)施例制造工藝的圖6A到6D，對(duì)柵電極進(jìn)行平面化步驟以進(jìn)一步減少注入離子的散射。
在圖6A中，柵絕緣膜32形成在硅襯底31上，之后形成由硅化鎢形成的柵電極33。硅化鎢通常具有多晶硅結(jié)構(gòu)，限定出在柵電極33的表面上約20nm高度的表面粗糙度34。
隨后，在硅襯底31的表面區(qū)內(nèi)形成源/漏擴(kuò)散區(qū)35，之后在整個(gè)表面上通過(guò)CVD淀積硅氧化膜36。然后對(duì)整個(gè)表面進(jìn)行CMP工藝形成柵電極33的平面化表面37，使第一層間介質(zhì)膜38的平面化表面齊平。
然后通過(guò)CVD淀積氮化硅在整個(gè)平面化的表面上形成腐蝕終止層39，如圖6C所示。
此后通過(guò)CVD工藝淀積硅氧化物形成第二層間介質(zhì)膜40，之后通過(guò)RIE工藝形成具有開(kāi)口42的光刻膠掩模41。RIE工藝使用極少腐蝕的腐蝕終止層39反應(yīng)氣體。
使用光刻膠掩模41在垂直于柵電極33表面的方向內(nèi)進(jìn)行注入硼離子43的代碼離子注入步驟。由于柵電極33的平面化表面，代碼離子注入基本上沒(méi)有散射硼離子43。這樣可以防止注入?yún)^(qū)的橫向擴(kuò)展，必然提供較高集成度的多電平掩模ROM。
雖然僅作為例子介紹了以上實(shí)施例，但本發(fā)明并不限于以上實(shí)施例，本領(lǐng)域的技術(shù)人員可以容易地做出不同的修改或變形，而不脫離本發(fā)明的范圍。
權(quán)利要求
1．一種制造包括多個(gè)存儲(chǔ)單元晶體管的多電平掩模ROM的方法，所述方法包括以下步驟在半導(dǎo)體襯底的每個(gè)存儲(chǔ)單元晶體管的區(qū)域內(nèi)形成柵絕緣膜、柵電極和源/漏擴(kuò)散區(qū)；形成覆蓋所述柵電極和所述源/漏擴(kuò)散區(qū)的介質(zhì)膜；平面化所述介質(zhì)膜；在選擇的存儲(chǔ)單元晶體管的區(qū)域內(nèi)覆蓋所述柵電極的那部分所述介質(zhì)膜內(nèi)形成開(kāi)口；以及通過(guò)所述開(kāi)口和所述柵電極將雜質(zhì)離子注入到所選擇的存儲(chǔ)單元晶體管的溝道區(qū)內(nèi)，以得到所選擇的存儲(chǔ)單元晶體管規(guī)定的閾值電壓。
2．根據(jù)權(quán)利要求1的方法，其中穿過(guò)對(duì)應(yīng)的所述柵電極露出所述開(kāi)口。
3．根據(jù)權(quán)利要求1的方法，還包括在所述介質(zhì)膜形成步驟之前平面化所述柵電極的步驟。
4．根據(jù)權(quán)利要求1的方法，其中在基本上垂直于所述柵電極表面的方向內(nèi)進(jìn)行注入所述雜質(zhì)離子的注入步驟。
5．根據(jù)權(quán)利要求1的方法，其中重復(fù)地進(jìn)行所述開(kāi)口形成步驟和所述雜質(zhì)離子注入步驟。
6．根據(jù)權(quán)利要求1的方法，其中所述平面化步驟包括化學(xué)機(jī)械拋光步驟。
7．一種制造包括多個(gè)存儲(chǔ)單元晶體管的多電平掩模ROM的方法，所述方法包括以下步驟在半導(dǎo)體襯底的每個(gè)存儲(chǔ)單元晶體管的區(qū)域內(nèi)形成柵絕緣膜、柵電極和源/漏擴(kuò)散區(qū)；形成覆蓋所述柵電極和所述源/漏區(qū)的第一介質(zhì)膜；平面化所述第一介質(zhì)膜；在所述第一介質(zhì)膜上形成腐蝕終止層；在所述腐蝕終止層上形成所述第二介質(zhì)膜；在選擇的存儲(chǔ)單元晶體管的區(qū)域覆蓋所述柵電極的那部分所述第二介質(zhì)膜內(nèi)形成開(kāi)口；以及通過(guò)所述開(kāi)口、腐蝕終止層和所述柵電極將雜質(zhì)離子注入到所述選擇的存儲(chǔ)單元晶體管的溝道區(qū)內(nèi)，以得到所選擇的存儲(chǔ)單元晶體管規(guī)定的閾值電壓。
8．根據(jù)權(quán)利要求7的方法，其中所述平面化步驟露出所述柵電極的表面。
9．根據(jù)權(quán)利要求7的方法，還包括在所述腐蝕終止層形成步驟之前平面化所述柵電極的步驟。
10．根據(jù)權(quán)利要求7的方法，其中在基本上垂直于所述柵電極表面的方向內(nèi)進(jìn)行注入所述雜質(zhì)離子的注入步驟。
11．根據(jù)權(quán)利要求7的方法，其中重復(fù)地進(jìn)行所述開(kāi)口形成步驟和所述雜質(zhì)離子注入步驟。
12．根據(jù)權(quán)利要求7的方法，其中所述平面化步驟包括化學(xué)機(jī)械拋光步驟。
13．根據(jù)權(quán)利要求7的方法，其中所述第一介質(zhì)膜平面化步驟露出所述柵電極。
全文摘要
一種制造多電平掩模ROM的方法,包括以下步驟:形成多個(gè)存儲(chǔ)單元晶體管,淀積覆蓋存儲(chǔ)單元晶體管的介質(zhì)膜并使之平面化,在選擇的存儲(chǔ)單元晶體管的區(qū)域的介質(zhì)膜內(nèi)形成開(kāi)口,以及通過(guò)選擇的存儲(chǔ)單元晶體管的開(kāi)口和柵電極將雜質(zhì)離子注入到它的溝道區(qū)內(nèi),得到規(guī)定的閾值電壓。平面化介質(zhì)膜,減少注入離子的散射,由此防止注入離子的橫向擴(kuò)展并獲得較高集成度的多電平掩模ROM。
文檔編號(hào)H01L27/112GK1216401SQ9812442
公開(kāi)日1999年5月12日 申請(qǐng)日期1998年10月30日 優(yōu)先權(quán)日1997年10月30日
發(fā)明者小槻一貴 申請(qǐng)人:日本電氣株式會(huì)社