專利名稱：半導體器件、靜電放電保護元件及防護絕緣擊穿的方法
技術領域：
本發(fā)明涉及半導體器件、靜電放電保護元件的技術及靜電擊穿防護方法，更具體地說涉及MOS晶體管的絕緣擊穿技術。
在半導體器件中，特別是在包含一個MOS晶體管的集成電路中，從外界到達信號輸入/輸出部分的靜電放電很容易引起柵極絕緣擊穿，因此，對輸入/輸出部分提供一個靜電擊穿保護元件是很必要的。


圖1為在日本專利申請平No.2-238668中描述的傳統(tǒng)半導體器件的靜電放電保護元件的平面圖，而圖2為傳統(tǒng)靜電擊穿保護元件的截面示意圖。
在這些圖中，標號3表示柵電極，5表示漏極接板，6表示柵極接板，7表示源極接板，8表示阱接板，9表示用于與P阱相連的P+擴散層，10表示源極，11表示漏極，12表示P阱，20表示用于連接柵電極與阱的鋁布線，21表示用于與阱相連的P+擴散層，22表示用于將柵電極與阱相連的接觸孔。此外，13表示柵氧化膜，而14表示場氧化膜。
在此傳統(tǒng)技術中，作為被保護元件的內部電路和輸入/輸出焊盤與漏極11相連。柵電極3通過鋁20與P阱12、接孔22及P+擴散層21相連。另外，P阱12通過P+擴散層9與地電極相連。
下面將對此靜電擊穿保護元件的作用進行描述，當對與輸入/輸出焊盤相連的漏極11施加高壓時，在漏極11與阱12間的結內產(chǎn)生擊穿，而電流從漏極11流到阱12，由此內部電路被保護。即使在擊穿期間流過P阱12的電流使P阱12的電勢上升，柵電極3與P阱12相連，而柵電極3及阱12具有大約相等的電勢，因此，柵電極3與P阱12間的電位差不會造成柵絕緣膜損壞。
然而，在傳統(tǒng)的靜電放電保護元件中，擴散層與阱之間結內的擊穿被用于靜電保護，結的擊穿電壓依賴于結部分的雜質濃度，其通常為8到10V。另一方面，MOS晶體管的柵氧化膜在與膜厚無關的情況下會被大約不低于15MV/cm的電場擊穿。因此，如果為了使MOS晶體管制作精細而柵氧化膜被制成較薄時，使柵絕緣膜擊穿的電壓會變得低于結的擊穿電壓。
例如，在4nm膜厚的柵氧化膜中，柵氧化膜在6V產(chǎn)生絕緣擊穿，而這很明顯地低于8V的結的擊穿電壓。其結果，在結的擊穿被用作保護元件的功能的情況下，就無法保護內部MOS晶體管。
本發(fā)明的一個目的是提供一種靜電放電保護元件，其通過在低于使柵絕緣膜擊穿的電壓下工作防止內部電路的柵絕緣膜擊穿，半導體器件包括此靜電放電保護元件，及一種靜電擊穿防護方法。
根據(jù)本發(fā)明的半導體器件可以防止由于從外界到達包括MOS晶體管的集成電路的信號輸入/輸出部分的靜電放電所產(chǎn)生的柵絕緣膜擊穿。在此半導體器件結構中，通過放置在接觸孔面積內的柵電極限制阱接觸孔與阱的接觸面積，從而可升高與阱的連接電阻。
在此情況下，最好將接觸孔與阱的連接電阻設置成在該值情況下，使MOS晶體管的寄生雙極晶體管在低于使柵絕緣膜擊穿的電壓下處于導通狀態(tài)。
此外，根據(jù)本發(fā)明的另一個半導體器件包含一種導電型的阱，其形成于一種導電型半導體基片內的表面層部分之上，并具有高于半導體基片的雜質濃度；相反導電型的一源極和一漏極，它們形成于一種導電型阱內的表面層部分之上，并被溝道區(qū)域分隔；一種導電型的阱接觸區(qū)域，其形成于一種導電型阱的表面層部分之上并由場絕緣膜與源極和漏極隔離；一接觸孔，其形成在半導體基片的表面內并連接阱接觸區(qū)域上的金屬布線與阱接觸區(qū)域；一柵電極，其形成在從柵絕緣膜到達半導體基片表面的溝道區(qū)之上；及一柵電極，其形成在阱接觸孔區(qū)域內，該阱接觸孔區(qū)域從柵絕緣膜到達半導體基片的表面；然后，漏極與輸入/輸出線相連，而所述源極、柵電極及阱接板與地電勢或作為源極布線的源極電勢相連。
在此情況下，通過這樣一種結構可以通過形成在阱接觸孔區(qū)域內的柵電極限制與一種導電型的阱的接觸面積。
此外，通過這樣一種結構，可以通過將形成于阱接觸孔中的柵電極設置在阱接板的兩側上也可限制與一種導電型阱的接觸面積。
另外，通過這樣一種結構即通過將形成于阱接觸孔區(qū)域中的柵電極設置成圍繞阱接板外圍的形式也可限制與一種導電型的阱的接觸面積。
還有，通過這樣一種結構即將形成在阱接觸孔區(qū)域中的柵電極設置在阱接板的中心部分也可限制與一種導電型阱的接觸面積。
此外，通過將形成在阱接觸孔區(qū)域中的柵電極與形成在溝道區(qū)上的柵電極相連的這樣一種結構也可限制與一種導電型阱的接觸面積。
此外，本發(fā)明的靜電放電保護元件為一種其中包括有MOS晶體管的半導體器件的靜電放電保護元件，其中源極、柵極及阱與地電勢或源極布線的源極電勢相連，而漏極與輸入/輸出布線相連，此靜電放電保護元件包括這樣一種功能，即，通過將柵絕緣膜設置在阱接觸區(qū)域內從而使柵電極與阱絕緣進行限制阱接觸孔與阱的接觸面積，并且很容易發(fā)揮MOS晶體管的寄生雙極晶體管的作用從而進行靜電保護。
另一方面，根據(jù)本發(fā)明的靜電保護方法為一種半導體器件的絕緣擊穿保護方法，其用于防止由于從外界到達包含MOS晶體管的集成電路的信號輸入/輸出部分的靜電放電所造成的柵絕緣擊穿。在此靜電保護方法中，通過用設置在接觸孔中的柵電極限制阱接觸孔與阱的接觸面積從而可以升高與阱的連接電阻，其結果，在低于使柵絕緣膜擊穿的電壓下MOS晶體管的寄生雙極晶體管處于導通狀態(tài)，從而提供給漏極的過量電壓流到地電極或源極電極。
在本發(fā)明中，通過放置在接觸孔區(qū)域中的柵電極限制阱接觸孔與阱的接觸面積，從而可增大與阱的連接電阻，其結果是，在低于使柵絕緣擊穿的電壓下MOS晶體管的寄生雙極晶體管處于導通狀態(tài)。結果是，提供給漏極的過量的電壓流到地電極或源極電壓。從而可防止電路靜電擊穿。
根據(jù)本發(fā)明，其涉及一種在使元件精細化的同時還可防止柵絕緣膜靜電擊穿的靜電放電保護元件，一種具有靜電放電保護元件的半導體器件及一種絕緣擊穿防護方法。
圖1為傳統(tǒng)半導體器件的靜電放電保護元件的平面圖；圖2為傳統(tǒng)半導體器件的靜電放電保護元件的截面結構示意圖；圖3為根據(jù)本發(fā)明第一實施例的半導體器件的平面圖；圖4為沿圖3中Ⅳ-Ⅳ′的截面示意圖；圖5為描繪本發(fā)明第一實施例中的寄生雙極晶體管的等效電路的截面示意圖；圖6為根據(jù)本發(fā)明第二實施例的半導體器件的平面圖；圖7為根據(jù)本發(fā)明第三實施例的半導體器件的平面圖；圖8為根據(jù)本發(fā)明第四實施例的半導體器件的平面圖。
下面將參考相應附圖對本發(fā)明的最佳實施例進行描述。
圖3為根據(jù)本發(fā)明第一實施例的靜電放電保護元件的平面圖，而圖4為沿圖3中線Ⅳ-Ⅳ′的截面示意圖。
如圖3中所示，從地電極2引到P阱12到P+擴散層9的阱接板8的接觸面積通過設置在接板兩側的柵電極4而受到限制。
用與柵電極3相同的工藝制成柵電極4。柵電極3和源極10與地電極2相連，漏極11與輸入/輸出焊盤1及作為被保護元件的內部電路相連。
此外，標號5為漏極接板，標號6為柵極接板，而標號7為源極接板。
由于在形成柵電極3的同時對阱接板8周圍的柵電極4制作圖形，通過柵氧化膜13使柵電極4與P阱12絕緣，并如圖4中所示通過區(qū)域B與P+擴散層9相連，因此，與P阱12的連接電阻上升到大于通過正常接觸尺寸與P阱12相連的連接電阻。此外，標號14為場氧化膜。
接著對本實施例的靜電保護作用進行描述。
如圖5中所示，作為保護元件的MOS晶體管為寄生雙極晶體管，其中漏極11為集電極，1阱12為基極，而源極10為發(fā)射極。
當對與輸入/輸出焊盤1相連的漏極11施加高壓時，漏電流從漏極11流到P阱12，此時，P阱12的電勢上升，這是因為從P阱12到地電極的連接電阻很大。
P阱12電勢的上升等于寄生雙極晶體管基極電勢上升，當與作為發(fā)射極的源極10相比基極電勢上升約0.6V時，寄生雙極晶體管變?yōu)閷顟B(tài)，而電流從作為集電極的漏極11流到作為發(fā)射極的源極10，這樣內部電路受到保護，從而不會施加上高壓。
在傳統(tǒng)靜電放電保護元件的結構中，作為保護元件的MOS晶體管的源極10及P阱12的接板相鄰，源極10與P阱12間的電勢差很難上升。也即，在不操作寄生雙極晶體管的情況下，通過使漏極11的結擊穿而進行靜電保護。
由于結的擊穿電壓單一地由結部分的雜質濃度決定，因此只要不對靜電放電保護元件進行雜質的注入，在傳統(tǒng)的靜電放電保護元件中就無法設置保護元件的工作電壓。
另一方面，在本發(fā)明中，因為阱接板8的連接電阻產(chǎn)生的靜電噪音的原因，可以通過設定將阱的電勢升高。
如上所述，通過升高阱的電勢而使寄生雙極晶體管處于導通狀態(tài)，其充當靜電放電保護元件的作用，因此，可以通過用來升高阱接板8連接電阻的柵電極4設定靜電放電保護元件的工作電壓。
此外，在本發(fā)明中，在柵電極4與柵電極3的圖形制作同時進行，通過限定阱接板8與P+擴散層9的接觸面積而升高P阱12的連接電阻。
通過減小接觸孔的尺寸也可獲得同樣的效果，然而，正如在蝕刻或類似工藝中從微負載效應中所公知的，很難挖出一個微型的接觸孔。
在本發(fā)明中，接觸孔的尺寸是可沖鉆的，并通過用在半導體器件設計原則中是最微觀的柵電極的布線圖限定阱接板8的接觸面積。
如上所述，根據(jù)本發(fā)明，在不增加步驟及不改變生產(chǎn)工藝的前提下可生產(chǎn)出具有低工作電壓的靜電放電保護元件。
下面描述根據(jù)本發(fā)明第二實施例的靜電放電保護元件。在本發(fā)明中，通過使限定阱接板8與P+擴散層接觸面積的柵電極的形狀制作成環(huán)形而增大P阱12的連接電阻。
根據(jù)此結構，當用光刻技術加工制作接觸孔時，即使接觸孔向柵電極4產(chǎn)生了一些偏移，只要柵電極4的中心孔位于接觸孔之中，也可獲得同樣的連接電阻。因此，可以穩(wěn)定保護元件工作電壓。
接著對本發(fā)明的第三實施例進行描述，圖7示出了根據(jù)本發(fā)明第三實施例的靜電放電保護元件，在本發(fā)明中，通過設置在阱接板8中心內的柵電極4限制與P+擴散層的接觸面積。
根據(jù)本發(fā)明，當與第一和第二實施例相比較，可以增大與P阱12的連接電阻。
下面對本發(fā)明的第四實施例進行描述。圖8為本實施例的示意圖。在本實施例中，通過將用于限制接觸面積的柵電極與阱及與MOS晶體管的柵電極3相連，由此可省去柵極接板。
此外，柵電極3與到達P阱12的阱接板8相連，而柵電極3的電勢變得大致與P+擴散層9的相等，而P+擴散層9的電勢也大約等于P阱12的電勢，因此，起到了消減施加到作為保護元件的MOS晶體管的柵氧化膜13的電場的作用，并防止了氧化膜13的絕緣擊穿。
另外，在上述每個實施例中，是將n溝道MOS晶體管作為靜電放電保護元件進行描述的，但在同一結構中也可用P溝道MOS晶體管進行靜電保護。
權利要求
1.一種用于防止由于從外界到達包括MOS晶體管的集成電路的信號輸入/輸出部分的靜電放電造成柵極絕緣擊穿的半導體器件，其特征在于其通過一個設置在接觸孔區(qū)域內的柵電極限制阱接孔與阱的接觸面積，從而增大與阱的連接電阻。
2.根據(jù)權利要求1所述的半導體器件，其特征在于，將接觸孔與阱的連接電阻設定到這樣一個值，即在該值處可使MOS晶體管的寄生雙極晶體管在不大于使柵極絕緣擊穿的電壓下處于導通狀態(tài)。
3.一種半導體器件，其特征在于包含輸入/輸出線路；用于提供地電勢及源極電勢的源極線路；一種形成于一種導電型的半導體基片內的表面層部分上的一種導電型的阱，其雜質濃度高于半導體基片的雜質濃度；具有相反導電型的源極及漏極，它們形成于一種導電型的阱內的表面層部分之上，并被溝道區(qū)分開，所述漏極與所述輸入/輸出線路相連，而所述源極與所述源極線路相連；形成在一種導電型的阱內的表面層部分上的一種導電型的阱接觸區(qū)域，通過場絕緣膜與所述源極及漏極隔離，而阱接觸區(qū)域與源極線路相連；形成在所述半導體基片表面上的接觸孔，其連接所述阱接觸區(qū)域上的金屬與阱接觸區(qū)域相連；通過所述半導體基片表面上的柵絕緣膜形成在溝道區(qū)上的第一柵電極，第一柵電極與源極線路相連；及通過所述半導體基片表面上的柵絕緣膜形成于阱接觸孔區(qū)域內的第二柵電極，第二柵電極與源極線路相連。
4.根據(jù)權利要求3所述的半導體器件，其特征在于，通過形成在所述接觸孔區(qū)域內的柵電極限制與所述一種導電型阱的接觸面積。
5.根據(jù)權利要求3所述的半導體器件，其特征在于，通過將形成在所述阱接觸孔內的柵電極設置在阱接板的兩側上而限制與所述一種導電型的阱的接觸面積。
6.根據(jù)權利要求3所述的半導體器件，其特征在于，通過將形成在所述阱接觸孔區(qū)域內的柵電極設置成圍繞阱接板周圍的形式而限制與一種導電型的所述阱的接觸面積。
7.根據(jù)權利要求3所述的半導體器件，其特征在于，通過將形成在所述阱接觸孔區(qū)域內的柵電極設置在阱接板的中心部位而限制與一種導電型的所述阱的接觸面積。
8.根據(jù)權利要求3所述的半導體器件，其特征在于，通過將形成在所述阱接觸孔區(qū)域內的柵電極與形成在所述溝道區(qū)上的柵電極相連而限定與所述一種導電型阱的接觸面積。
9.一種包括MOS晶體管的半導體器件的靜電放電保護元件，其特征在于包含源極、柵極及與地電勢或源極線路的源電勢相連的阱；與輸入/輸出線路相連的漏極；及放置在阱接觸區(qū)域內用于絕緣和分離所述柵電極與所述阱的柵絕緣膜，其包括這樣一種功能，即，通過所述柵電極限制阱接觸孔與所述阱的接觸面積，并使其易于進行MOS晶體管的寄生雙極晶體管的操作，從而實現(xiàn)靜電保護。
10.一種半導體器件的絕緣擊穿防護方法，其用于防止由于從外界到達包括MOS晶體管的集成電路的信號輸入/輸出部分的靜電放電而造成柵極絕緣擊穿，其中通過設置在接觸孔區(qū)域內的柵電極限制阱接孔與阱的接觸面積，從而增大與阱的連接電阻，結果，在不大于使柵極絕緣擊穿的電壓下使MOS晶體管的寄生雙極晶體管處于導通狀態(tài)，而提供給漏極的過量電壓被許可流到地電極或源極電極。
全文摘要
半導體器件包括MOS晶體管,其中源極、柵極及阱與地電勢或源極線路的源極電勢相連,而漏極與輸入/輸出線路相連,在此半導體器件的靜電放電保護元件中,通過柵電極4限制阱接觸孔與阱的接觸面積,柵電極4是通過設置在阱接板8區(qū)域內的柵絕緣膜13而與阱12絕緣,其結果,很容易使MOS晶體管的寄生雙極晶體管工作,并進行靜電保護。相應地,可防止LSI中的MOS晶體管的靜電擊穿。
文檔編號H01L27/02GK1217577SQ9812472
公開日1999年5月26日 申請日期1998年11月12日 優(yōu)先權日1997年11月12日
發(fā)明者佐佐木誠 申請人:日本電氣株式會社