專利名稱：利用有選擇的外延生長方法的半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件制造方法，特別涉及一種利用硅的有選擇的生長方法的制造帶有絕緣柵極場效應(yīng)晶體管(IGFET)的半導(dǎo)體器件的方法。
近幾年來，隨著集成度的增加，半導(dǎo)體器件越來越趨向小型化，象存儲(chǔ)器或邏輯器件這樣的大量電子器件被集成一塊半導(dǎo)體基片或芯片上。在高度集成的半導(dǎo)體器件中，通常使用象金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)這樣的IGFET。
為了適應(yīng)小型化和集成度增加的趨勢(shì)，需要解決由于在IGFET中的短溝道效應(yīng)所引起的問題。一種已知的解決該問題的方法是減少IGFET的源/漏區(qū)的深度。但是，該源/漏區(qū)的深度的減少又會(huì)引起另一個(gè)問題，即該源/漏區(qū)的表面電阻增加，同時(shí)源/漏區(qū)與布線材料之間的接觸電阻也增加。
為了上述問題，現(xiàn)已研究出幾種方法，即通過利用有選擇的外延生長技術(shù)分別在源/漏區(qū)和柵電極上形成外延層的方法。在

圖1A-1C中示出這種傳統(tǒng)方法的一個(gè)實(shí)例。
顯然，在一塊半導(dǎo)體基片上形成有大量IGFET。但是，在此為簡單起見只對(duì)其中一個(gè)IGFET進(jìn)行說明。
首先，通過公知工藝形成一個(gè)基本的晶體管結(jié)構(gòu)，如圖1A所示。
特別地，在單晶硅基片101的正面上選擇地形成一絕緣電介質(zhì)102，從而確定形成IGFET 20的有源區(qū)101A。在該有源區(qū)101A中在基片101表面上形成柵氧化物103。在該柵氧化物103上形成多晶硅柵極104。源/漏區(qū)106a和106b形成于基片101的表面區(qū)域中位于有源區(qū)101A內(nèi)的柵電極104的兩側(cè)。電介側(cè)壁105a和105b分別形成于位于柵電極104兩側(cè)的源/漏區(qū)106a和106b上。電介側(cè)壁105a和105b與柵電極104的對(duì)應(yīng)側(cè)表面相接觸。
接著，通過利用有選擇的外延生長技術(shù)，分別同時(shí)在未覆蓋的源/漏區(qū)106a和106b上形成單晶硅外延層108a和108b，在該未覆蓋的柵電極104上形成多晶硅層108c，如圖1B所示。該硅的選擇生長工藝按與絕緣電介質(zhì)102和側(cè)壁氧化物105自定位的方式進(jìn)行。
接著，淀積象鈦(Ti)這樣的高熔點(diǎn)金屬以覆蓋基片101的整個(gè)表面，從而形成于單晶硅外延層108a和108b以及多晶硅層108c相接觸的高熔點(diǎn)金屬層(未示出)。然后，對(duì)該帶有高熔點(diǎn)金屬層的基片101通過熱處理進(jìn)行退火，以引起高熔點(diǎn)金屬層與單晶硅外延層108a、108b以及多晶硅層108c之間的硅化反應(yīng)。
因此，高熔點(diǎn)硅化物層111a和111b分別形成于源/漏區(qū)106a和106b。與此同時(shí)，高熔點(diǎn)硅化物層111c形成于柵電極104上。在此階段的狀態(tài)如圖1C所示。
通過上述的工藝，該IGFET 120由柵氧化物103、柵電極104、源/漏區(qū)106a和106b、電介側(cè)壁105a和105b、單晶硅外延層111a和111b、以及多晶硅層111c構(gòu)成，如圖1C所示。
單晶硅外延層111a和111b分別具有與源/漏區(qū)106a和106b相同的功能。多晶硅層111c具有與104相同的功能。
在圖1A-1C中所示的傳統(tǒng)半導(dǎo)體器件制造方法中，當(dāng)源/漏區(qū)106a和106b形成較淺時(shí)，可以解決上述問題，即源/漏區(qū)106a和106b表面電阻增加，以及源/漏區(qū)106a和106b與布線材料之間的接觸電阻增加的問題。
但是，在圖1B所示的硅的有選擇的外延生長工藝中，多晶硅或無定形硅有可能淀積在電介側(cè)壁105a和105b以及絕緣電介質(zhì)102的表面上。這是由于偏離外延生長條件引起的有選擇的降低所造成的。
在圖1B中，附圖標(biāo)記118表示淀積于電介側(cè)壁105a和105b表面上的多晶硅或無定形硅的顆粒。在圖1C中，附圖標(biāo)記121表示由于多晶硅或無定形硅顆粒118的硅化反應(yīng)產(chǎn)生的高熔點(diǎn)硅化物顆粒。
該導(dǎo)電的高熔點(diǎn)硅化物顆粒121所產(chǎn)生的問題是在柵電極104與任何一個(gè)源/漏區(qū)106a和106b之間容易發(fā)生短路現(xiàn)象。該短路現(xiàn)象會(huì)導(dǎo)致IGFET 120的泄漏電流。
當(dāng)單晶硅外延層108a、108b和多晶硅層108c變厚時(shí)，柵電極104與形成于源/漏區(qū)106a和106b上的單晶硅外延層108a和108b之間的實(shí)質(zhì)距離變短。因此，在這種情況下，即使高熔點(diǎn)硅化物顆粒的尺寸較小也容易發(fā)生短路現(xiàn)象。
另外，在1988年公開的日本專利特開昭63-16627中公開帶有IGFET的半導(dǎo)體器件的另一種制造方法。
在該方法中，在用于有選擇地除去形成于單晶硅基片正面上的氧化硅(SiO2)層以形成柵氧化物的濕法蝕刻工藝之前，在由SiO2構(gòu)成的電介側(cè)壁的表面上淀積氮化硅(Si3N4)。因?yàn)閷?duì)于象氰氟酸(HF)這樣的通用腐蝕劑來說，Si3N4具有比SiO2更低的腐蝕率，所以在該濕法蝕刻工藝中，該電介側(cè)壁不被腐蝕。
相應(yīng)地，由于在上述濕法蝕刻工藝過程中對(duì)電介側(cè)壁的底部的蝕刻所引起的柵電極和源/漏區(qū)之間的短路現(xiàn)象不會(huì)發(fā)生。
顯然，在日本專利特開昭63-16627中公開的傳統(tǒng)制造方法不能夠解決上述的由于高熔點(diǎn)硅化物的顆粒121造成短路的問題。
相應(yīng)地，本發(fā)明的一個(gè)目的是提供一種制造帶有IGFET的半導(dǎo)體器件的制造方法，它能夠使由于IGFET柵電極與源/漏區(qū)通過淀積于其電介側(cè)壁上的導(dǎo)電顆粒發(fā)生短路所引起的電流泄漏降低。
本發(fā)明的另一個(gè)目的是提供一種制造帶有IGFET的半導(dǎo)體器件的制造方法，它能夠提高半導(dǎo)體器件的合格率和可靠性。
在下文的說明中，對(duì)于本領(lǐng)域的專業(yè)人士來說，上述目的以及其它未特別提到的目的將變得更加清楚。
根據(jù)本發(fā)明的半導(dǎo)體器件制造方法包括如下步驟(a)-(h)在步驟(a)中，在第一導(dǎo)電型的單晶硅基片的正面上形成絕緣電介質(zhì)，從而確定一個(gè)有源區(qū)。
在步驟(b)中，在該有源區(qū)上形成一基本的晶體管結(jié)構(gòu)。該基本的晶體管結(jié)構(gòu)包括形成于基片的正面上的柵絕緣層、形成于柵絕緣層上的電極、形成于基片中位于該柵電極每一側(cè)且具有與第一導(dǎo)電型相對(duì)的第二導(dǎo)電型的第一和第二源/漏區(qū)、以及形成于該柵電極每一側(cè)且與第一和第二源/漏區(qū)的對(duì)應(yīng)表面以及柵電極的對(duì)應(yīng)側(cè)面相接觸的第一和第二電介側(cè)壁。
在步驟(c)中，單晶硅有選擇地外延生長在第一和第二源/漏區(qū)的未被覆蓋表面上，從而分別在該第一和第二源/漏區(qū)上形成第一和第二單晶硅外延層。
在步驟(d)中，第一和第二單晶硅外延層的表面區(qū)域被氧化。
在步驟(e)中，第一和第二單晶硅外延層的氧化表面區(qū)域被通過腐蝕除去。
在步驟(f)中，形成與已除去氧化表面區(qū)域的第一和第二單晶硅外延層相接觸的高熔點(diǎn)金屬層。
在步驟(g)中，通過熱處理使高熔點(diǎn)金屬層與第一和第二多晶硅層發(fā)生反應(yīng)，從而在第一和第二源/漏區(qū)上分別形成第一和第二高熔點(diǎn)硅化物層。該第一和第二高熔點(diǎn)硅化物層分別具有與第一和第二源/漏區(qū)相同的功能。
在步驟(h)中，除去未反應(yīng)的高熔點(diǎn)金屬層從而構(gòu)成具有基本晶體管結(jié)構(gòu)和第一和第二硅化物層的IGFET。
通過根據(jù)本發(fā)明的半導(dǎo)體器件制造方法，在于步驟(b)中形成基本晶體管結(jié)構(gòu)之后，通過步驟(c)中的選擇性外延生長工藝在第一和第二源/漏區(qū)上分別形成該第一和第二單晶硅外延層。然后，在步驟(d)中，第一和第二單晶硅外延層的表面區(qū)域被氧化，并且在步驟(e)中，第一和第二單晶硅外延層被腐蝕除去。
因此，如果在生長第一和第二單晶硅外延層的步驟(c)中，在第一和第二電介側(cè)壁上生長了多余的多晶硅或無定形硅顆粒，則該多余的顆粒在步驟(d)中被氧化，并在步驟(e)中被除去。相應(yīng)地，可以防止柵電極與第一和第二源/漏區(qū)之間通過淀積于第一和第二電介側(cè)壁上的多余顆粒而發(fā)生短路。
并且，由于防止柵電極與第一和第二源/漏區(qū)之間通過淀積于第一和第二電介側(cè)壁上的多余顆粒而發(fā)生短路，則提高了帶有IGFET的半導(dǎo)體器件的合格率和可靠性。
在根據(jù)本發(fā)明的方法的最佳實(shí)施例中，在步驟(b)中柵電極由多晶硅構(gòu)成。在步驟(c)，多晶硅層被有選擇的外延生長于柵電極上。
在該實(shí)施例中，柵電極和多晶硅層的總厚度與第一源/漏區(qū)和第一高熔點(diǎn)硅化物層的總厚度以及第二源/漏區(qū)和第二高熔點(diǎn)硅化物層的總厚度同時(shí)增加。因此，其另一優(yōu)點(diǎn)是，柵電極與第一和第二源/漏區(qū)之間的短路的可能性降低。
在根據(jù)本發(fā)明的方法的另一最佳實(shí)施例中，在步驟(e)和(f)之間另外增加一個(gè)重新形成第一和第二電介側(cè)壁的被腐蝕部分的步驟。在本實(shí)施例中，在步驟(e)中不會(huì)產(chǎn)生由于第一和第二電介側(cè)壁的被腐蝕部分所引起的缺點(diǎn)。
重新形成第一和第二電介側(cè)壁的被腐蝕部分的步驟可能與形成第一和第二電介側(cè)壁的步驟相同或不同。
在本發(fā)明的方法的又一最佳實(shí)施例中，該第一和第二電介側(cè)壁由氮化硅構(gòu)成。
在該實(shí)施例中，由于第一和第二電介側(cè)壁由氮化硅構(gòu)成，該第一和第二電介側(cè)壁不會(huì)被在除去第一和第二單晶硅外延層的氧化表面的步驟(e)所腐蝕而除去。因此，不會(huì)產(chǎn)生由于第一和第二電介側(cè)壁的被腐蝕部分所引起的任何缺點(diǎn)。另外，其另一優(yōu)點(diǎn)是不必需要上述重新形成第一和第二電介側(cè)壁被腐蝕部分的步驟。
任何高熔點(diǎn)金屬都可以用于形成高熔點(diǎn)金屬層。但是，最好用鈦(Ti)、鎢(W)、鉬(Mo)和鈷(Co)中的任何一種。因?yàn)檫@些高熔點(diǎn)金屬中的任何一種都可以產(chǎn)生合適的硅化材料以實(shí)現(xiàn)與第一和第二源/漏區(qū)相同的功能。
為了使本發(fā)明易于實(shí)施，現(xiàn)在參照附圖具體說明。
圖1A-1C分別表示制造帶有IGFET的半導(dǎo)體器件的傳統(tǒng)制造方法的工藝步驟的部分截面示意圖。
圖2A-2F分別表示制造帶有IGFET的半導(dǎo)體器件的本發(fā)明第一實(shí)施例的制造方法的工藝步驟的部分截面示意圖。
圖3A-3F分別表示制造帶有IGFET的半導(dǎo)體器件的本發(fā)明第二實(shí)施例的制造方法的工藝步驟的部分截面示意圖。
下面參照附圖具體說明本發(fā)明的最佳實(shí)施例。第一實(shí)施例圖2A-2F示出本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法。
顯然，該半導(dǎo)體基片具有形成于一塊半導(dǎo)體基片上形成有大量IGFET。但是，為了簡單起見，在此只對(duì)其中一個(gè)IGFET進(jìn)行說明。
在該方法中，如圖2A所示，首先通過硅的局部氧化工藝(LOCOS)在n-型單晶硅基片1的表面區(qū)域上有選擇地形成由SiO2構(gòu)成的絕緣電介層2，從而確定要形成IGFET 20的有源區(qū)域1A。
通過熱氧化工藝，在該有源區(qū)1A中，在基片1的整個(gè)表面上形成厚度為8nm的SiO2層(未示出)。接著，通過化學(xué)氣相淀積(CVD)工藝，在覆蓋整個(gè)基片1的SiO2層上淀積厚度為200nm的多晶硅層(未示出)。
通過利用通常的光刻技術(shù)對(duì)多晶硅層和其下層的SiO2層構(gòu)圖以形成特定的平面形狀，從而在有源區(qū)1A中，從SiO2層形成柵氧化層3，并從多晶硅層形成柵電極4，如圖2A所示。柵電極4是位于柵氧化層3上。由于SiO2層被有選擇地蝕去，通過該構(gòu)圖工藝，在有源區(qū)1A中的基片1的保留表面從SiO2層中暴露出來。由該保留的SiO2層形成柵氧化層3。
通過CVD工藝在整個(gè)基片1上淀積厚度為80nm的SiO2層(未示出)，以覆蓋柵電極4、柵氧化層3、以及絕緣電介層2。接著，通過各向異性蝕刻工藝把所淀積的SiO2層蝕去，從而在基片1的暴露表面上在柵電極4的兩側(cè)形成電介側(cè)壁5a和5b。該由SiO2構(gòu)成的電介側(cè)壁5a和5b與柵電極4的對(duì)應(yīng)側(cè)面和基片1的暴露表面相接觸。
然后，通過離子注入工藝，在30keV加速能量下，把劑量為1×1015原子/cm2的作為p-型摻雜劑的氟化硼(BF2)離子有選擇地注入到基片1的有源區(qū)1A上。然后，基片1在1000℃的溫度下經(jīng)過退火工藝，從而使所注入的硼原子(B)激活。因此，在有源區(qū)1A內(nèi)于柵電極4兩側(cè)上形成p-型源/漏區(qū)6a和6b。該源/漏區(qū)6a和6b是按與柵電極4、絕緣側(cè)壁5a和5b、以及絕緣電介層2自定位的方式形成的。
由于在離子注入工藝中BF2原子也被注入多晶硅柵電極4內(nèi)，所以柵電極4變?yōu)榫哂衟-型導(dǎo)電性，從而降低其電阻。
通過上述工藝，制造出如圖2A所示的基本晶體管結(jié)構(gòu)。
在形成源/漏區(qū)6a和6b的步驟之后，通過有選擇的外延生長工藝，使硅有選擇地外延生長在源/漏區(qū)6a和6b未覆蓋表面。在此工藝中，在柵電極4的未覆蓋表面上選擇地生長多晶硅。該有選擇的外延生長工藝的生長條件如下采用超高真空(UHV)CVD裝置、最小真空氣壓為1×10-10乇、以及生長室(未示出)抽空速率為500升/秒[氮?dú)?N2)-當(dāng)量值]。
在該具有基本晶體管結(jié)構(gòu)的硅基片1被導(dǎo)入U(xiǎn)HV CVD裝置的生長室之前，用稀釋的HF溶液對(duì)該基片1進(jìn)行清洗工藝，并用純水進(jìn)行漂洗，再進(jìn)行烘干。
然后，該帶有基本晶體管結(jié)構(gòu)的硅基片1被導(dǎo)入生長室，然后在氣壓為1×10-10乇、溫度為800℃真空環(huán)境下進(jìn)行退火，從而除去在該基片1的未覆蓋表面上產(chǎn)生的氧化物。
在該退火工藝之后，基片1的溫度保持為650℃，并把Si2H6(硅烷)氣體以5sccm的流速輸入生長室以作為硅源。因此，分別在源/漏區(qū)6a和6b的未覆蓋表面上生長厚度為80nm的單晶硅外延層8a和8b，如圖2B所示。與此同時(shí)，在柵電極4的未覆蓋表面上形成厚度為80nm的多晶硅層8c。
在此，假設(shè)在電介側(cè)壁5a和5b的未覆蓋表面上淀積有多晶或無定形硅的多余顆粒18，如圖2B所示。如此淀積的導(dǎo)電顆粒能夠使單晶硅外延層8a和8b與多晶硅層8c之間相互電連接。
接著，使單晶硅外延層8a和8b以及多晶硅層8c在1000℃的溫度下，在氧氣(O2)環(huán)境中，進(jìn)行10分鐘的熱氧化。如圖2C所示，這樣在單晶硅外延層8a的表面區(qū)域內(nèi)形成SiO2層9a，在單晶硅外延層8b的表面形成SiO2層9b，以及在多晶硅層8c的表面形成SiO2層9c。SiO2層9a、9b和9c的厚度都為20nm。
在該熱氧化工藝過程中，多余的多晶硅或無定形硅的顆粒18被氧化，結(jié)果SiO2顆粒19淀積于電介側(cè)壁5a和5b的未覆蓋表面上，如圖2C所不。
另外，為了有選擇地除去如此形成的SiO2層9a、9b、和9c，用稀釋的HF溶液對(duì)帶有SiO2層9a、9b、和9c的基片1進(jìn)行濕法蝕刻工藝。在該蝕刻工藝過程中，由SiO2層構(gòu)成的電介側(cè)壁5a和5b被部分除去。在此階段的狀態(tài)如圖2D所示。SiO2層9a、9b、和9c的厚度由于該蝕刻工藝而約減少到60nm。
在該濕法蝕蝕工藝過程中，淀積于電介側(cè)壁5a和5b的未覆蓋表面上的多余SiO2顆粒19被完全除去，如圖2D所示。
然后，通過CVD工藝淀積上SiO2層以覆蓋基片1的整個(gè)表面。通過各向同性蝕刻工藝把所淀積的SiO2層蝕去，從而形成由SiO2構(gòu)成的電介側(cè)壁7a和7b，如圖2E所示。這意味著，由SiO2構(gòu)成的電介側(cè)壁5a和5b的分別被電介側(cè)壁7a和7b重新形成。
通過濺射工藝淀積上鈦(Ti)層10以覆蓋基片1的整個(gè)表面。該鈦層10與單晶硅外延層8a和8b和多晶硅層8c相接觸。在此階段的狀態(tài)如圖2E所示。
通過利用真空管退火裝置在特定溫度下對(duì)所淀積的鈦層10進(jìn)行熱處理，使得該鈦層10與它所接觸的單晶硅外延層8a和8b以及多晶硅層8c發(fā)生反應(yīng)。因此，由于該硅化反應(yīng)，在源/漏區(qū)6a和6b以及柵電極4上分別形成硅化鈦層11a、11b、和11c，如圖2F所示。
該硅化工藝是按與單晶硅外延層8a和8b以及多晶硅層8c自定位的方式進(jìn)行的。這意味著，該工藝是所謂“自定位的硅化”工藝中的一種典型工藝。
此后，通過蝕刻工藝把未反應(yīng)的鈦層10除去。這樣就制造成如圖2F所示的IGFET 20。該IGFET 20是由柵氧化層3、柵電極4、源/漏區(qū)6a和6b、電介側(cè)壁7a和7b、單晶硅外延層11a和11b以及多晶硅層11c形成的。單晶硅外延層11a和11b分別具有與源/漏區(qū)6a和6b相同的功能。多晶硅層11c具有與柵電極4相同功能。
最后，通過利用現(xiàn)有工藝，形成層間絕緣層以覆蓋所制造的IGFET，在該層間絕緣層上形成布線層以電連接到源/漏區(qū)6a和6b的柵電極4。這樣完成半導(dǎo)體器件的制造過程。
如上文所述，通過該第一實(shí)施例的半導(dǎo)體器件制造方法，在形成如圖2A中所示的基本晶體管結(jié)構(gòu)之后，通過利用有選擇的外延生長工藝，分別在源/漏區(qū)6a和6b和柵電極4上形成單晶硅外延層8a和8b以及多晶硅層8c，如圖2B所示。接著，對(duì)該單晶硅外延層8a和8b以及多晶硅層8c的表面區(qū)域進(jìn)行熱氧化，以形成SiO2層9a、9b、和9c，然后通過濕法蝕刻工藝除去SiO2層9a、9b和9c，如圖2C和2D所示。
因此，在生長單晶硅外延層8a和8b以及多晶硅層8c的有選擇的外延生長工藝中，即使多余的多晶硅或無定形硅顆粒18生長在電介側(cè)壁5a和5b上，該多余的顆粒18在熱氧化工藝中被氧化形成如圖2C中所示的SiO2顆粒19，并且在后續(xù)的濕法蝕刻工藝中該SiO2顆粒19與在外延層8a、8b和8c中的SiO2層9a、9b、和9c被一同除去。
相應(yīng)地，可以防止柵電極4與源/漏區(qū)6a和6b之間通過多余的淀積在電介側(cè)壁5a和5b上的多晶硅或無定形硅的顆粒18發(fā)生短路。
另外，由于可以防止柵電極與源/漏區(qū)6a和6b之間通過多余的多晶硅或無定形硅的顆粒18發(fā)生短路，所以可以提高帶有IGFET的半導(dǎo)體器件的合格率和可靠性。第二實(shí)施例圖3A-3F中示出本發(fā)明第二實(shí)施例的半導(dǎo)體器件的制造方法。
該第二實(shí)施例的方法與第一實(shí)施例的方法的工藝步驟相同，只是其中采用由氮化硅(Si3N4)構(gòu)成的電介側(cè)壁12a和12b，而不是采用由SiO2構(gòu)成的電介側(cè)壁5a和5b(或7a和7b)。
因此，為簡單起見在此省略與第一實(shí)施例相的工藝步驟，并對(duì)圖3A-3C中相同的部分標(biāo)以相同的附圖標(biāo)記。
首先，如圖3A所示，由SiO2構(gòu)成的絕緣電介層2有選擇地形成在n-單晶硅基片1的表面區(qū)域上，從而確定要形成IGFET 30的有源區(qū)域。在該有源1A中在基片1的整個(gè)暴露表面上形成厚度為8nm的SiO2層(未示出)。在覆蓋整個(gè)基片1的SiO2層上淀積厚度為200nm的多晶硅層(未示出)。對(duì)該多晶硅層和其下層的SiO2層構(gòu)圖以形成特定的平面形狀，從而在有源區(qū)1A中，從SiO2層形成柵氧化層3，從多晶硅層形成柵電極4，如圖3A所示。
上述工藝與第一實(shí)施例相同。
接著，通過CVD工藝在整個(gè)基片1上淀積厚度為80nm的Si3N4層(未示出)以覆蓋該柵電極4、柵氧化層3、以及絕緣電介層2。接著，通過各向異性蝕刻工藝把所淀積的Si3N4層蝕去，從而在基片1的暴露表面上在柵電極4的兩側(cè)形成電介側(cè)壁12a和12b。該由Si3N4構(gòu)成的電介側(cè)壁12a和12b與柵電極4的對(duì)應(yīng)側(cè)面和基片1的暴露表面相接觸。
然后，通過與第一實(shí)施例相同的離子注入工藝和相同的退火工藝，在有源區(qū)1A內(nèi)于柵電極4兩側(cè)上形成p-型源/漏區(qū)6a和6b。該源/漏區(qū)6a和6b是按與柵電極4、絕緣側(cè)壁12a和12b、以及絕緣電介層2自定位的方式形成的。通過該工藝，柵電極4變?yōu)榫哂衟-型導(dǎo)電性，從而降低其電阻。
通過上述工藝，制造出如圖3A所示的基本晶體管結(jié)構(gòu)。
在形成源/漏區(qū)6a和6b的步驟之后，通過有選擇的外延生長工藝，在以與第一實(shí)施例相同的生長條件下，使硅有選擇地外延生長在源/漏區(qū)6a和6b未覆蓋表面以及柵電極4的未覆蓋表面上。這樣，在源/漏區(qū)6a和6b的未覆蓋表面上生長厚度為80nm的單晶硅外延層8a和8b，如圖3B所示。與此同時(shí)，在柵電極4的未覆蓋表面上形成厚度為80nm的多晶硅層8c。
在此，假設(shè)在電介側(cè)壁12a和12b的未覆蓋表面上淀積有多晶或無定形硅的多余顆粒18，如圖3B所示。這樣淀積的導(dǎo)電顆粒18使單晶硅外延層8a和8b與多晶硅層8c相互電連接。
接著，用于第一實(shí)施例相同的條件通過熱氧化工藝對(duì)單晶硅外延層8a和8b和多晶硅層8c進(jìn)行氧化。因此，如圖3C所示，SiO2層9a形成于單晶硅外延層8a表面區(qū)域中，SiO2層9b形成于單晶硅外延層8b表面區(qū)域中，以及SiO2層9c形成于多晶硅層8c表面區(qū)域中。而SiO2層9a、9b、9c的厚度都為20nm。
通過該熱氧化工藝，多晶硅或無定形硅的多余顆粒18被氧化，形成淀積于電介側(cè)壁12a和12b的未覆蓋表面上的SiO2顆粒19，如圖3C所示。
另外，為了除去這樣形成的SiO2層9a、9b和9c，通過稀釋的HF溶液對(duì)帶有SiO2層9a、9b和9c的基片1進(jìn)行濕法蝕刻工藝。與第一實(shí)施例不同的是，電介側(cè)壁12a和12b由Si3N4構(gòu)成。因此，它們不會(huì)在蝕刻工藝中被腐蝕。此階段的狀態(tài)如圖3D所示。SiO2層9a、9b和9c的厚度由于該蝕刻工藝減小到約為60nm，這與第一實(shí)施例中相同。
通過該濕法蝕刻工藝，淀積于電介側(cè)壁5a和5b的未覆蓋表面上的多余的SiO2顆粒19被完全除去，如圖3D所示。
因?yàn)橛蒘i3N4構(gòu)成的電介側(cè)壁12a和12b在蝕刻工藝中不被腐蝕，因?yàn)椴恍枰匦滦纬蓚?cè)壁12a和12b的工藝。這樣可以降低所需的工藝步驟的數(shù)目。但是，其缺點(diǎn)是上述選擇生長工藝在Si和Si3N4之間的選擇性比第一實(shí)施例中的在Si和SiO2這間的選擇性低。結(jié)果，可能會(huì)產(chǎn)生這樣的問題，即在單晶硅外延層8a和8b以及多晶硅層8c的厚度相對(duì)較大時(shí)，可能不能實(shí)現(xiàn)所需的選擇性。
接著，把鈦(Ti)層10淀積到基片1的整個(gè)表面上，使鈦層10與單晶硅外延層8a和8b以及多晶硅層8c相接觸。在此階段的狀態(tài)顯示在圖3E中。淀積的鈦層10受到熱處理，從而使鈦層10與接觸的單晶硅外延層8a和8b以及接觸的多晶硅層8c反應(yīng)。因此，由于硅化反應(yīng)，在源/漏區(qū)6a和6b以及柵電極4上分別形成硅化鈦層11a、11b和11c，如圖3F所示。此后，通過蝕刻工藝把未參加反應(yīng)的鈦層10除去。此工藝與第一實(shí)施例中相同。
因此，制造出如圖3F所示的IGFET 30。該IGFET 30是由柵氧化層3、柵電極4、源/漏區(qū)6a和6b、電介側(cè)壁12a和12b、單晶硅外延層11a和11b以及多晶硅層11c形成的。
最后，通過利用現(xiàn)有工藝，形成層間絕緣層以覆蓋所制造的IGFET，在該層間絕緣層上形成布線層以電連接到源/漏區(qū)6a和6b的柵電極4。這樣完成半導(dǎo)體器件的制造過程。這些工藝過程與第一實(shí)施例中的相同。
如上面所說明的，第二實(shí)施例的半導(dǎo)體器件制造方法具有與第一實(shí)施例相同的優(yōu)點(diǎn)。
盡管在第一和第二實(shí)施例中針對(duì)p-溝道IGFET進(jìn)行說明，但本發(fā)明不限于此，顯然，本發(fā)明也可以用于n-溝道IGFET以及互補(bǔ)MOSFET。
盡管在第一和第二實(shí)施例中用鈦?zhàn)鳛楦呷埸c(diǎn)金屬，但本發(fā)明不僅限于鈦這種金屬。還可以在本發(fā)明中采用象鎢(W)、鈷(Co)、和鉬(Mo)這樣的其它高熔點(diǎn)金屬。
在第一和第二實(shí)施例的有選擇的外延生長工藝中采用UHV CVD裝置。但是，也可以在本發(fā)明中采用低壓CVD(LPCVD)裝置。
雖然在上文中已對(duì)本發(fā)明的最佳實(shí)施例進(jìn)行描述，而是應(yīng)當(dāng)知道對(duì)于專業(yè)人士來說還可以作出各種顯而易見的改動(dòng)，而并沒有脫離本發(fā)明的精神實(shí)質(zhì)。因此，本發(fā)明范圍僅由本發(fā)明的所附權(quán)利要求所確定。
權(quán)利要求
1.一種半導(dǎo)體器件的生產(chǎn)方法，其特征在于，包括如下步驟(a)在第一導(dǎo)電型的單晶硅基片的正面上形成絕緣電介質(zhì)，從而確定一個(gè)有源區(qū)；(b)在該有源區(qū)上形成一基本的晶體管結(jié)構(gòu)；所述基本的晶體管結(jié)構(gòu)包括形成于所述基片的所述正面上的柵絕緣層、形成于所述柵絕緣層上的柵電極、形成于基片中位于該柵電極每一側(cè)且具有與所述第一導(dǎo)電型相對(duì)的第二導(dǎo)電型的第一和第二源/漏區(qū)、以及形成于所述柵電極兩側(cè)且與第一和第二源/漏區(qū)的對(duì)應(yīng)表面以及所述柵電極的對(duì)應(yīng)側(cè)面相接觸的第一和第二電介側(cè)壁；(c)單晶硅有選擇地外延生長在所述第一和第二源/漏區(qū)的未被覆蓋表面上，從而分別在所述第一和第二源/漏區(qū)上形成第一和第二單晶硅外延層；(d)氧化所述第一和第二單晶硅外延層的表面區(qū)域；(e)通過腐蝕除去所述第一和第二單晶硅外延層的所述氧化表面區(qū)域；(f)形成與已除去氧化表面區(qū)域的第一和第二單晶硅外延層相接觸的高熔點(diǎn)金屬層；(g)通過熱處理使高熔點(diǎn)金屬層與第一和第二單晶硅層發(fā)生反應(yīng)，從而在第一和第二源/漏區(qū)上分別形成第一和第二高熔點(diǎn)硅化物層；該第一和第二高熔點(diǎn)硅化物層分別具有與第一和第二源/漏區(qū)相同的功能；以及(h)除去未反應(yīng)的高熔點(diǎn)金屬層從而構(gòu)成具有基本晶體管結(jié)構(gòu)和第一和第二硅化物層的IGFET。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在步驟(b)中，所述柵電極由多晶硅構(gòu)成；在步驟(c)中，一多晶硅層有選擇地生長在所述柵電極上。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，在步驟(e)和(f)之間另外增加一個(gè)重新形成第一和第二電介側(cè)壁的被腐蝕部分的步驟。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一和第二電介側(cè)壁是由氮化硅構(gòu)成的。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述高熔點(diǎn)金屬層由鈦、鎢、鉬、和鈷中的任意一種高熔點(diǎn)金屬構(gòu)成。
全文摘要
一種制造帶有IGFET的半導(dǎo)體器件的制造方法,它可以降低由于柵電極與IGFET的源/漏區(qū)之間通過淀積在其電介側(cè)壁上的導(dǎo)電顆粒引起的電流泄露。在形成IGFET的基本結(jié)構(gòu)后,分別在第一和第二源/漏區(qū)上形成第一和第二單晶硅外延層。接著,使第一和第二單晶硅外延層的表面區(qū)域氧化,并且通過腐蝕除去。如果,有多余的多晶硅顆粒生長在第一和第二電介側(cè)壁上。則該多余的顆粒被氧化并除去,從而防止短路的發(fā)生。
文檔編號(hào)H01L29/49GK1218283SQ98125138
公開日1999年6月2日 申請(qǐng)日期1998年11月26日 優(yōu)先權(quán)日1997年11月26日
發(fā)明者獅子口清一, 安永友子 申請(qǐng)人:日本電氣株式會(huì)社