專利名稱：半導體集成電路及其設計方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體集成電路及其一種設計方法，更具體地說其涉及一種利用一種自動設計及布線程序?qū)|塊宏配置于一個芯片的外圍部分而將硬件宏和標準單元配置于芯片的內(nèi)部的半導體集成電路，及其一種設計方法。
近年來一種利用一個具有標準高度的標準單元的自動設計方法已被廣泛地應用于在一種被稱為ASIC的半導體集成電路裝置的設計中。由于封裝標準，諸如防止閉鎖破壞，靜電破壞及噪聲之類的措施等原因，使得輸入端，輸出端，輸入/輸出端以及與之相關(guān)的外圍元件的設計比內(nèi)部芯片的設計有著更多的限制。因此，在很多情況中輸入和輸出端被制成諸如墊塊之類的硬件宏。


圖1所示為一種利用上述墊塊所配置的半導體集成電路裝置的平面視圖。芯片區(qū)被粗略的分為兩部分；一個其中配置有墊塊的襯墊區(qū)401及一個其中配置有其它電路的內(nèi)部區(qū)402。在內(nèi)部區(qū)402中，配置有諸如一個ROM，一個RAM及一個A/D轉(zhuǎn)換器的硬件宏403，和一個標準單元404。在內(nèi)部區(qū)402與各個墊塊405之間分別配置有輸入和輸出接線(未示出)。
墊塊405的內(nèi)部如圖2所示。標號501表示一個用于導線焊接的襯墊，標號502表示一個具有靜電破壞保護功能的輸出緩沖器/保護電路，標號503表示一條用于將襯墊501連到輸出緩沖器/保護電路502的接線。標號504表示一個用于防止閉鎖的護圈，標號505表示一個用于驅(qū)動輸出緩沖器/保護電路502的內(nèi)部電路，而標號506表示一條用于將輸出緩沖器電路連到內(nèi)部電路505的接線。
圖3所示為墊塊設計的另一個示例。其例示了其中內(nèi)部電路與墊塊分開的情況。標號601表示一個焊盤，標號602表示一個輸出緩沖器/保護電路，標號603表示一條用于將襯墊601連到該輸出緩沖器的接線。標號604表示一個用于防止閉鎖的護圈，標號605表示一個其中禁止元件和其它塊的設計的配置禁止區(qū)。
現(xiàn)在，將說明在圖3中的所示的硬件宏中提供配置禁止區(qū)605的原因。在配置內(nèi)部電路時，需要在護圈及緩沖器電路之間留有預定的距離以防止閉鎖。在圖2所示的示例中，內(nèi)部電路的一部分被合并到墊塊中，而在輸出緩沖器電路與內(nèi)部電路之間保持有一定的距離。因此，在配置集成電路芯片時不需要考慮此距離。然而另一方面，在圖3所示的示例中，內(nèi)部電路與墊塊相互分開，因此不論哪個塊與墊塊相鄰均需要保持距離。因此，有必要事先提供一個禁止區(qū)以配置內(nèi)部電路塊。
在準備好所需墊塊，硬件宏和一個標準單元之后，便可以通過圖4流程圖所示的步驟來配置此集成電路。首先，步驟S1中，根據(jù)預期的芯片尺寸及所要使用的封裝計算出襯墊最佳位置坐標。隨后在步驟S2中將墊塊配置在最佳位置坐標上。步驟S3中將硬件宏配置在內(nèi)部電路中。在步驟S4中設置諸如電源線的特殊接線之后，步驟S5中對整個芯片執(zhí)行一種自動配置布線。在布線過程中，使用了預定布線層，如X方向上的第一布線層及Y方向上的第二布線層。
圖5所示為顯示了一種其中內(nèi)部區(qū)802被連到圖2所示的墊塊上的布線狀態(tài)示意圖。如該圖所示，從內(nèi)部區(qū)802中引出接線的端口和那些從其將接線引入到內(nèi)部區(qū)802中的端口，不必一定與對應的墊塊相鄰。具體地說，當采用價格較低的芯片時，布線層被限制為兩層或諸如此類以降低產(chǎn)品成本。由此，只允許接線穿過內(nèi)部區(qū)的有限的一部分，而用于從墊塊引出接線及用于將接線引入墊塊中的端口有時會離對應墊塊相當遠。其結(jié)果是，如圖5所示，有必要提供一個用于迂回內(nèi)部區(qū)802與墊塊801之間接線的區(qū)域。在集成電路尺寸變得越來越小，內(nèi)部設計也越來越小的情況下，用于在墊塊周圍配置接線的區(qū)域的大小對芯片尺寸有很大的影響。考慮此因素，高效地配置墊塊的外圍部分便變得十分重要，而圖5所示的迂回電路布線區(qū)將大大地減小芯片的面積。
圖6所示為一種使用了圖3所示的墊塊時的設計的另一個示例。墊塊901的每一個均提供有一個具有一個護圈903的配置禁止區(qū)904。在墊塊901的內(nèi)部配置有一個內(nèi)部電路905。內(nèi)部電路905通過一條接線及一個通孔連到內(nèi)部區(qū)902的電路上。
圖3所示類型的墊塊被配置成與內(nèi)部電路相互分開。因此，為了配置集成電路芯片，墊塊和內(nèi)部電路塊應該成對的配置。因此如圖6所示，可以利用內(nèi)部電路塊與墊塊的護圈903之間的設計禁止區(qū)904來進行布線。然而在此方法中，不僅需要在內(nèi)部電路905和內(nèi)部區(qū)902之間提供一個布線區(qū)，而且由于需要將一個用于配置內(nèi)部電路塊的步驟加到一個用于所配置的墊塊的步驟上，使得步驟數(shù)目有所增加。
因此，本發(fā)明的一個目的是提供一種半導體集成電路裝置及其一種設計方法，該方法能夠通過使用一個帶有事先并入其中的內(nèi)部電路的元件配置禁止區(qū)的一個墊塊而避免了由于在設計過程中提供一個元件配置禁止區(qū)所造成的不便，并能夠通過減小布線區(qū)的大小來減小芯片的面積。
本發(fā)明的目的可以通過使用這樣一些墊塊，這些墊塊不用于元件配置禁止區(qū)(在該區(qū)中禁止配置元件以防止閉鎖)中內(nèi)部布線的所有布線中的至少兩層上，并通過在設計過程中設置使所述墊塊內(nèi)部電路與上述元件配置禁止區(qū)中的內(nèi)部區(qū)域相連接的布線來實現(xiàn)。
具體地說，根據(jù)本發(fā)明的一個半導體集成電路裝置包括用于提供電路的芯片內(nèi)部區(qū)；提供于該芯片的外圍部分的一個或一組墊塊。所述每個墊塊均包括一個輸入/輸出襯墊；一個包括保護電路的外圍電路；一個內(nèi)部電路；所述外圍電路與所示內(nèi)部電路之間的一個元件配置禁止區(qū)，在所示元件配置禁止區(qū)中禁止進行元件配置；及一個在所述元件配置禁止區(qū)中提供的一個用于將所示外圍電路連到所示內(nèi)部電路的內(nèi)部塊接線。至少有兩個布線層將所述墊塊至少一部分的內(nèi)部電路連到所述內(nèi)部區(qū)的電路上，所述布線層穿過所述墊塊中所提供的元件配置禁止區(qū)。
此外，根據(jù)本發(fā)明的一種半導體集成電路裝置設計方法是一種使用一個自動設計及布線程序的半導體集成電路設計方法，此方法的特征在于包括如下步驟設計一個具有一個輸入/輸出襯墊的墊塊宏，一個包括一個保護電路的外圍電路及一個提供于芯片外圍部分上的并具有一個其中禁止配置元件的元件配置禁止區(qū)的內(nèi)部電路，該區(qū)域提供于外圍電路與內(nèi)部電路之間，一個在此元件配置禁止區(qū)中提供的連接外圍電路與內(nèi)部電路的內(nèi)部塊；在芯片內(nèi)部設計一個內(nèi)部區(qū)電路；以及設計分別連接這些電路的接線，其中內(nèi)部塊接線沒有使用自動設計及布線程序所使用的接線中的至少兩個布線層；而在墊塊宏中所提供的元件配置禁止區(qū)內(nèi)部由自動設計及布線程序設計一條用于連接墊塊宏中的內(nèi)部電路的至少一部分與內(nèi)部區(qū)電路的接線。
在本發(fā)明中，存在有一個其中不能提供元件以防閉鎖的區(qū)域。在此區(qū)域中，使用了一個具有至少兩個未被內(nèi)部塊布線所采用的布線層。當執(zhí)行一個用于集成電路芯片的自動設計及布線程序時，這些尚未被使用的布線層可以被自由地使用。由此，無論墊塊被配置在何處，該程序均能夠被執(zhí)行，而必要的接線能夠利用墊塊中的上述區(qū)域被配置。因此，根據(jù)本發(fā)明，其能夠避免出現(xiàn)為在墊塊周圍布線而不得不提供一個浪費區(qū)域的情況，從而能夠?qū)崿F(xiàn)一種諸如ASIC的面積較小的半導體集成電路裝置。
圖1所示為一個用于說明常規(guī)設計方法的芯片的設計圖；圖2所示為常規(guī)設計方法中所使用的一個墊塊的設計圖；圖3所示為常規(guī)設計方法中所使用的一個墊塊的設計圖；圖4所示為用于說明一個芯片的設計過程的流程圖；圖5所示為用于說明常規(guī)情況缺點的設計圖；圖6所示為用于說明常規(guī)情況缺點的設計圖7所示為根據(jù)本發(fā)明的第一實施例中所使用的一個墊塊的設計圖；圖8所示為由根據(jù)本發(fā)明的第一實施例的設計方法所配置的一個芯片的設計圖；圖9所示為根據(jù)本發(fā)明的第二實施例的設計方法中所使用的一個墊塊的設計圖。
接下來將參照附圖對本發(fā)明的優(yōu)選實施例進行詳細地說明。圖7所示為根據(jù)本發(fā)明的第一實施例中的一個半導體集成電路裝置墊塊的示意圖。圖8所示為通過根據(jù)本發(fā)明的第一實施例的設計方法配置的一個芯片的示意圖。在實施第一實施例之前，兩個導電層，即第一層A1和第二層A1被用作自動設計及布線程序中的布線層。
接下來將對圖7所示的墊塊201的內(nèi)部構(gòu)造進行說明。墊塊201被配置在芯片的外圍部分上，而在該芯片內(nèi)部提供了一個內(nèi)部區(qū)205。在這些墊塊201的每一個中，在內(nèi)部區(qū)205側(cè)提供有一個內(nèi)部電路105，而在內(nèi)部區(qū)205的外側(cè)則提供有一個元件配置禁止區(qū)108。在區(qū)域108的外側(cè)配置有一個具有靜電故障保護功能的輸出緩沖器/保護電路102，而在電路102的外側(cè)則配置有一個用于焊線的襯墊101。標號103表示一條用于連接襯墊101和輸出緩沖器電路102的接線，標號104表示一個用于防止閉鎖的護圈。
在本實施例中，為連接輸出緩沖器電路102與內(nèi)部電路105，在元件配置禁止區(qū)108中形成有一個多晶硅層106。在輸出緩沖器/保護電路102和內(nèi)部電路105之間，提供有其中禁止配置晶體管及諸如此類采用擴散層的元件的區(qū)域108。在本實施例中，此區(qū)域108被用于用多晶硅層來連接該塊中的電路。多晶硅阻抗較高的缺點可以通過增大多晶硅層寬度的方法來進行補償。其結(jié)果是，在輸出緩沖器電路102和內(nèi)部電路105之間既沒有用到第一層A1，也沒有用到第二層A1。
提供了一個接線端107，以接通一條從芯片的內(nèi)部區(qū)205的電路連到墊塊的內(nèi)部電路的接線。即，來自內(nèi)部電路105的接線被如此設計以使其能夠被引出到芯片的內(nèi)部區(qū)及芯片的外部區(qū)。
接下來，將給出一種使用圖7所示的墊塊210的集成電路芯片設計方法。在事先準備好必要的墊塊，硬件宏和一個標準單元之后，便可以通過圖4所示流程圖的步驟來進行芯片設計。步驟S1中，根據(jù)一個預期的芯片尺寸和一個將被使用的封裝計算出襯墊最佳位置坐標。步驟S2中，將墊塊配置在此最佳位置坐標上。步驟S3中，硬件宏被配置在內(nèi)部區(qū)中。步驟S4中，諸如電源線的一些特殊接線被連通。此后，步驟S5中，對整個芯片執(zhí)行自動設計及布線程序。
執(zhí)行完自動設計及布線程序之后墊塊周圍的接線如圖8所示。圖8中，一排接線被分別從芯片的內(nèi)部區(qū)的電路部分連到三個墊塊的每一個上。第一層A1和第二層A1被分別用于X方向(圖8中的水平方向)和Y方向(圖8中的垂直方向)上的接線。第一層A1和第二層A1通過一個通孔207彼此相連。在本設計方法所使用的墊塊201中，沒有用到作為如圖1所示的內(nèi)部電路105與輸出緩沖器/保護電路102之間的布線層的第一層A1和第二層A2。這使得在用于芯片設計處理的自動布線程序中能夠任意地將此區(qū)域用于芯片布線。
利用在內(nèi)部電路105中的多個接線端107中更靠近于內(nèi)部區(qū)205一側(cè)的接線端，其還能夠建立到芯片的內(nèi)部區(qū)205的電路的連接。可以只使用內(nèi)部區(qū)205側(cè)的接線端107，也可以使用全部的接線端107。如果使用的是內(nèi)部區(qū)205側(cè)的接線端，為了配置接線，其優(yōu)選使用的是一個允許在墊塊201和內(nèi)部電路105之間沿X方向進行布線的布線區(qū)。即使以此方式提供了一個布線區(qū)，與常規(guī)情況相比，其也能夠減小一個僅用于布線區(qū)的區(qū)域的面積，從而實現(xiàn)了高集成度芯片。
圖9所示為在根據(jù)本發(fā)明的第二實施例中的一個半導體集成電路裝置所使用的一個墊塊202的設計圖。在實施本實施例之前，三個導電層，即第一層A1，第二層A1及第三層A1被用作一種芯片自動設計/布線程序中的布線層。在執(zhí)行完自動設計及布線程序之后沿墊塊周圍所進行的布線與圖8所示的第一實施例相同。
接下來將對圖9所示的墊塊的內(nèi)部構(gòu)造進行說明。標號301表示一個用于導線焊接的墊塊，標號302表示一個輸出緩沖器/保護電路，標號303表示一條用于將襯墊連到輸出緩沖器電路的接線，標號304表示一個用于防止閉鎖的護圈，而標號305表示一個內(nèi)部電路。標號306表示用于連接輸出緩沖器302與內(nèi)部電路305的第一層A1。輸出緩沖器/保護電路302與內(nèi)部電路305之間的區(qū)域不能配置那些采用了擴散層的元件如晶體管以防閉鎖。在本實施例中，此區(qū)域中的第一層A1被用于連接輸出緩沖器電路與內(nèi)部電路305。
其結(jié)果是，在輸出緩沖器/保護電路302與內(nèi)部電路305之間，既沒有用到此自動設計及布線程序中的布線層中的第二層A1，也沒有用到第三層A1。因此，自動設計及布線程序能夠利用此區(qū)域中的第二層A1和第三層A1來配置一些必要的接線。其應注意到的是提供了一個接線端307以接通一條從芯片內(nèi)部的電路連到墊塊的內(nèi)部電路305的接線。
通過執(zhí)行圖9所示的利用墊塊的集成電路芯片自動設計及布線程序，墊塊周圍的布線與在第一實施例的情況中圖2所示的相同。
第二實施例特征在于由于用于連接輸出緩沖器/保護電路302和內(nèi)部電路305的布線層使用的是阻抗低于多晶硅的第一層A1，一條接線的寬度可以被制作得更小因而可以提供更多的接線。
權(quán)利要求
1．一種半導體集成電路裝置，其特征在于包括用于提供電路的芯片內(nèi)部區(qū)；提供于芯片的外圍部分的一個或多個墊塊，所述墊塊的每一個均包括一個輸入/輸出襯墊；一個含有一個保護電路的外圍電路；一個內(nèi)部電路；一個配置在所述外圍電路和所述內(nèi)部電路之間的元件配置禁止區(qū)，在所述元件配置禁止區(qū)中禁止配置元件；及在所述元件配置禁止區(qū)中提供的一個內(nèi)部塊接線，其用于將所述外圍電路連到所述內(nèi)部電路上；及至少將所述一部分墊塊的電路連到所述內(nèi)部區(qū)的電路上并穿過所述墊塊內(nèi)所提供的元件配置禁止區(qū)的至少兩個布線層。
2．如權(quán)利要求1所述的半導體集成電路裝置，其特征在于所述內(nèi)部區(qū)的電路具有根據(jù)一種標準單元系統(tǒng)設計的一個塊或被配置為一個硬件宏的一個塊及根據(jù)該標準單元系統(tǒng)設計的一個塊。
3．如權(quán)利要求1所述的半導體集成電路裝置，其特征在于所述內(nèi)部塊接線由一個多晶硅層構(gòu)成，而連接所述內(nèi)部電路與所述內(nèi)部區(qū)的電路的所述接線由一個第一層A1和一個第二層A1構(gòu)成。
4．如權(quán)利要求1所述的半導體集成電路裝置，其特征在于所述內(nèi)部塊由一個第一層A1構(gòu)成，而連接所述內(nèi)部電路與所述內(nèi)部區(qū)的電路的所述接線由一個第二層A1和一個第三層A1構(gòu)成。
5．使用一種自動設計及布線程序的半導體集成電路設計方法，其特征在于所述方法包括如下步驟設計一個具有一個輸入/輸出襯墊的墊塊宏；一個外圍電路，其包位于芯片的外圍部分的一個保護電路及一個內(nèi)部電路并具有一個其中禁止配置元件的元件配置禁止區(qū)，所述元件配置禁止區(qū)提供于外圍電路與內(nèi)部電路之間，一個提供于元件配置禁止區(qū)中的將外圍電路與內(nèi)部電路連在一起的內(nèi)部塊；在一個芯片內(nèi)設計一個內(nèi)部區(qū)電路；及設計分別與這些電路相連的接線，其中所述內(nèi)部塊不使用由所述自動設計及布線程序所用的接線中的至少兩個布線層；及由所述自動設計及布線程序在提供于所述墊塊宏中的元件配置禁止區(qū)內(nèi)設計一條連接所述墊塊宏內(nèi)的至少一部分內(nèi)部電路與所述內(nèi)部區(qū)電路的接線。
6．如權(quán)利要求5所述的半導體集成電路設計方法，其特征在于在所述墊塊宏中所提供的內(nèi)部電路的一個芯片內(nèi)側(cè)和一個芯片外側(cè)上提供了用作接線引出端口的接線端。
全文摘要
一個墊塊由一個襯墊,一個輸出緩沖器電路和一個內(nèi)部電路提供。內(nèi)部電路和輸出緩沖器電路之間的區(qū)域用作一個元件配置禁止區(qū)。在此區(qū)域中,內(nèi)部電路和輸出緩沖器電路彼此相連。內(nèi)部電路利用穿過元件配置禁止區(qū)的至少兩個布線層連到一個形成于芯片的一個內(nèi)部區(qū)中的電路上。通過在墊塊中所提供的元件配置禁止區(qū)中設計將墊塊內(nèi)的內(nèi)部電路連到芯片的內(nèi)部區(qū)中的電路上的接線,其能夠減小布線所需的空間,由此實現(xiàn)了一個高集成度的裝置。
文檔編號H01L21/70GK1220490SQ9812528
公開日1999年6月23日 申請日期1998年12月15日 優(yōu)先權(quán)日1997年12月15日
發(fā)明者平井昌彥 申請人:日本電氣株式會社