專利名稱：集成電路及其元件與制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在制造雙極型集成電路中制作集電極引線和用以隔離集成電路中半導(dǎo)體元件的溝槽的方法，以及集電極引線，溝槽和集成電路。集電極引線、溝槽和集成電路主要應(yīng)用在射頻或其他要求元件有良好的特性的高速通訊中。
在制造集成電路時(shí)，通常用所謂的LOCOS(硅的局部氧化)隔離與PN結(jié)隔離相結(jié)合來(lái)隔離集成電路的元件；例如，參見J.A.Appelset al.，“硅的局部氧化及其在半導(dǎo)體技術(shù)中的應(yīng)用(Local oxidationof Silicon and its application in Semiconductor Technology)”，Philips Res.Rep.Vol.25，1970，pp.118-132.
在制造RF-IC(射頻集成電路)的雙極型元件時(shí)，通常用腐蝕的溝槽來(lái)隔離硅襯底中的各個(gè)元件，例如，參見，US 4,139,442，US4,789,885，P.C.Hunt et al.，“HE工藝用于模擬和數(shù)字領(lǐng)域的高級(jí)溝槽隔離雙極技術(shù)(Process HEA Highly Advanced TrenchIsolated Bipolar Technology for Analogue and DigitalApplications)”，Proc.IEEE 1988 Custom & Integr.Circuits Conf.Rochester N.Y.May 16-19 1988，and A.Hayasaka et al.，“用于高速雙極VLSI的U形溝槽隔離技術(shù)(U-Groove IsolationTechnique for High Speed Bipolar VLSI’s)”，Proc.IEDM 1982p.62.
溝槽隔離技術(shù)也已用于隔離CMOS元件，雖然應(yīng)用規(guī)模小得多，如參見，R.D.Rung et al.，“深溝槽隔離CMOS器件(Deep TrenchIsolated CMOS Devices)”，IEDM，Techn.Dig.Paper 9.6，1982.
借助于向硅中深度腐蝕的包圍著半導(dǎo)體元件的溝槽，就使得例如雙極晶體管的底部擴(kuò)散層與襯底間的電容大大減小。同時(shí)在相鄰元件間達(dá)到了較好的隔離，亦即增大了免除串音的能力，而晶體管單元的尺寸也可同時(shí)減小。
溝槽隔離的另一優(yōu)點(diǎn)是，溝槽可以做得如此之深，約5-10μm，使之穿透整個(gè)外延層，即有源表面層，直達(dá)重?fù)诫s的低阻硅襯底。因而隔離特性和閉鎖的風(fēng)險(xiǎn)都被減小，如參見，V.dela Torre et al.，“鑲嵌V-高性能雙極技術(shù)(M0SAIC V-A Very High PerformanceBipolar Technology)”，Proc.BCTM 1991，p.21.
下面結(jié)合

圖1-3描述在制造npn型雙極晶體管時(shí)制作溝槽的通用方法。
如圖1所示，(100)取向的低摻雜p型單晶硅襯底1用作起始材料。重?fù)诫sn型底部擴(kuò)散層或集電極埋層，可用例如離子注入砷或銻來(lái)形成。然后施加厚約1-2μm的n型硅外延層3。
由文獻(xiàn)知至少有兩種不同的方法可將所謂的溝槽單元添加到工藝流程中。按照所述的第一種方法，如P.C.Hunt et al.和US 4,983,226所述，溝槽工藝是在確定場(chǎng)氧化區(qū)(用LOCOS技術(shù))前完成的，按照第二種方法，如EP 0,724,291 A2所述，別的文獻(xiàn)也有描述；是在確定場(chǎng)氧化區(qū)后形成溝槽的。兩種方法的最終結(jié)果是一樣的，下面將只描述第一種方法。
然后，用作硬掩模厚約1μm的LPCVD(低壓化學(xué)汽相沉積)氧化層4被淀積在片子上。由光刻法確定出溝槽開口5a后腐蝕掉開口處的氧化層4，露出其下的硅表面。接著去掉整個(gè)結(jié)構(gòu)上的光致抗蝕劑。用各向異性干法刻蝕腐蝕外延層3、底部擴(kuò)散層2和硅襯底1到預(yù)定的深度，約5-10μm，溝槽5就形成了(見圖1)。
由于襯底是輕摻雜的p型材料，通常將小劑量的低能硼注入到溝槽5的底部，以形成溝道阻擋層6。溝道阻擋層6減小了寄生晶體管(n+底部擴(kuò)散層/p襯底/n+底部擴(kuò)散層)的電流放大，寄生晶體管的形成會(huì)增大相應(yīng)的寄生MOS晶體管的閾值電壓。另一方面，如果用p-/p+型外延層作起始材料，就不需要這樣的注入。
腐蝕溝槽和離子注入后，除去硬掩模4，而后對(duì)半導(dǎo)體結(jié)構(gòu)進(jìn)行熱氧化直至得到約100nm厚的氧化硅7。一層薄的氮化硅層8接著淀積在半導(dǎo)體結(jié)構(gòu)上，特別是溝槽5中，然后用多晶硅9填充溝槽。也可使用絕緣或半絕緣物質(zhì)如氧化硅，如US 4,139,442或前述的R.D.Rung et al.的文章所述。用干法刻蝕腐蝕填充材料(在Hunt的文章中為多晶硅)直至溝槽開口5a外的氮化硅層8露出來(lái)。
填充物9被腐蝕掉后，對(duì)氮化硅層8進(jìn)行掩蔽和腐蝕，再用常規(guī)的LOCOS技術(shù)對(duì)硅進(jìn)行氧化，以在溝槽開口處產(chǎn)生厚的場(chǎng)氧化區(qū)10和蓋帽氧化層11，見圖3。如果溝槽5在開始時(shí)就已填有氧化物，自然就無(wú)須添加蓋帽氧化層了。
得到了將底部擴(kuò)散層2連到硅表面的集電極引線12后，除去余下的氮化硅層8和氧化硅層7。圖3表示由此所得的結(jié)構(gòu)。集電極引線12也可在溝槽工藝前用離子注入來(lái)得到，如US 4,958,213所述。
上述技術(shù)有許多缺點(diǎn)，在使用溝槽隔離時(shí)已注意到會(huì)導(dǎo)致低產(chǎn)量，例如參見F.Yang et al.，“自對(duì)準(zhǔn)雙多晶硅雙極結(jié)型晶體管的集-射極泄漏特性(Characterization of collector-emitterleakage in self-aligned double-poly bipolar junctiontransistors)”，J.Electrochem.Soc.，vol.140，no.10，1993，p.3033.
當(dāng)使用溝槽隔離時(shí)對(duì)低產(chǎn)量通?？山邮艿慕忉屖菧喜酃に囘^(guò)程(溝槽刻蝕，側(cè)壁氧化，填充，再刻蝕和蓋帽氧化)在硅襯底中引入了缺陷。關(guān)于溝槽隔離產(chǎn)生問(wèn)題的較詳細(xì)的描述及如何避免的建議已是許多專利的主題，例如參見US 4,983,226，EP 0,278,159 A2及上述的US 4,958,213。
這些描述也有不一致之處，在這種意義上說(shuō)，在US 4,958,213中表達(dá)了這樣的意見，溝槽中厚約100nm的側(cè)壁氧化層就可以滿意地起作用了。而在US 4,983,226中推薦的氧化層厚度的上限為45nm，否則將產(chǎn)生不必要的機(jī)械應(yīng)力，因而產(chǎn)生位錯(cuò)。
在EP 0,278,159 A2中描述了如何在溝槽內(nèi)淀積多晶硅薄層，其在以后的熱氧化中轉(zhuǎn)變?yōu)闇喜蹆?nèi)的氧化層。用這種方法避免了不必要的重度氧化，因而減小了機(jī)械張力或應(yīng)力。
US 4,958,213表達(dá)了這樣的意見，蓋帽氧化步驟產(chǎn)生了問(wèn)題。因此建議在最后一步用淀積氧化物來(lái)再填充溝槽的上部，以減小在蓋帽氧化中因產(chǎn)生所謂的“鳥嘴”而引起的機(jī)械張力。這個(gè)建議包含了復(fù)雜的工藝技術(shù)和高的制造成本，因?yàn)樗枰獌纱为?dú)立的填充，然后還要平面化。
在US 4,983,226中，例如，描述了使用較簡(jiǎn)單的蓋帽氧化物。為了消除縱向的“鳥嘴”，建議在溝槽中側(cè)壁氧化層的頂上使用薄的氮化硅層，因而使機(jī)械應(yīng)力減至最小。在前述的P.C.Hunt et al.的文章中也有類似的描述。
在上述的各種情況下都建議在溝槽中用多晶硅或氧化硅作填充材料。這就導(dǎo)致在填充物中存在空洞，如參見R.D.Rung的文章第577頁(yè)圖7。
本發(fā)明的目的是提供一種至少含有一個(gè)隔離溝槽的集成電路，特別是擬在射頻或其他高速通訊中應(yīng)用的集成電路，要求可靠而又有良好的特性。
本發(fā)明的另一個(gè)目的是提供一種溝槽隔離的集成電路，它可以避免因已有技術(shù)的工藝引起的一個(gè)或多個(gè)問(wèn)題。
本發(fā)明還有一個(gè)目的是提供一種帶有溝槽而沒(méi)有位錯(cuò)的集成電路。
本發(fā)明的再一個(gè)目的是提供一種可靠而不復(fù)雜的制造具有上述性質(zhì)的集成電路的方法。特別是，努力獲得高產(chǎn)量的制造方法。
本發(fā)明的其他目的將由下面的敘述而變得明顯起來(lái)。
一個(gè)還未給予注意的問(wèn)題是，帶有溝槽的集成電路即使完全沒(méi)有位錯(cuò)也可能是不可靠的，除非集成電路中的集電極引線可做成無(wú)位錯(cuò)的。按照以前的工藝，集電極引線的離子注入會(huì)引入缺陷或位錯(cuò)，特別是螺旋位錯(cuò)，這些缺陷可被限制在溝槽包圍的區(qū)域中。然后這些缺陷可穿透p-n結(jié)有源區(qū)而引起漏電流增大。在最壞的情況下，這樣的集成電路會(huì)失效。
認(rèn)識(shí)這個(gè)問(wèn)題以后，可將按照以前的工藝的無(wú)位錯(cuò)溝槽的制作方法，與無(wú)位錯(cuò)集電極引線的制作方法結(jié)合起來(lái)制造無(wú)位錯(cuò)的可靠的集成電路。
按照此項(xiàng)發(fā)明，這個(gè)方法包括提供集電極開孔，這是在半導(dǎo)體結(jié)構(gòu)的硅的上表面刻蝕露出被場(chǎng)氧化層包圍的預(yù)定區(qū)域，假設(shè)該區(qū)域通過(guò)硅的上表面注入預(yù)定劑量和能量的離子，然后將半導(dǎo)體結(jié)構(gòu)進(jìn)行熱處理已被注入損傷，或成為非晶的，且至少?gòu)墓璧纳媳砻娌糠謸诫s至其深度小于場(chǎng)氧化層的厚度。
此區(qū)域最好分兩步來(lái)形成，首先使其表面成為非晶的，特別是通過(guò)注入重離子，如砷或銻離子。然后從表面向下進(jìn)行摻雜，特別是通過(guò)注入輕離子，如磷離子。
熱處理最好也分兩步來(lái)完成，第一步最好在約550-600℃下熱處理約1/2-1小時(shí)，使此區(qū)域由底部向上再結(jié)晶。然后在約950℃下退火約1小時(shí)，使摻雜的離子，特別是磷離子向下擴(kuò)散到半導(dǎo)體結(jié)構(gòu)底部的摻雜擴(kuò)散層。
此發(fā)明也包含有改進(jìn)的溝槽制作方法。在半導(dǎo)體結(jié)構(gòu)上，特別是在溝槽中，均勻地淀積氧化層，最好是用PECVD(等離子體增強(qiáng)化學(xué)汽相沉積)淀積的TEOS(四乙基原硅酸鹽)。在溝槽填充前還淀積了氮化硅阻擋層。
詳細(xì)地講，按照本發(fā)明的方法先在半導(dǎo)體結(jié)構(gòu)的硅的上表面上淀積硬掩模，特別是用PECVD(等離子體增強(qiáng)化學(xué)汽相沉積)淀積的TEOS氧化層；在硅的上表面的未被覆蓋的預(yù)定區(qū)域刻蝕出溝槽開口；在半導(dǎo)體結(jié)構(gòu)的預(yù)定區(qū)域腐蝕到預(yù)定深度而形成溝槽；腐蝕掉硬掩模和第一硅層；在半導(dǎo)體結(jié)構(gòu)上，特別是溝槽中均勻地淀積第一氧化層，最好是PECVD的TEOS；在第一氧化層上淀積阻擋層，最好是均勻的氮化硅；在氮化硅層上，特別是溝槽中淀積硅層以填充溝槽；腐蝕硅層直至溝槽開口以外的氮化硅層露出來(lái)，然后在溝槽開口處熱生長(zhǎng)蓋帽氧化層。
最好在淀積硬掩模前，用氧化物覆蓋硅的上表面，而在氧化物上淀積第一硅層最好是多晶硅。
按照本發(fā)明的方法也可得到圓底的有錐度的溝槽，在淀積第一氧化層前進(jìn)行濕法腐蝕并生長(zhǎng)薄的熱氧化層，致密第一氧化層，在氮化硅層上淀積第二氧化層，再用微晶硅填充溝槽。由下面的描述會(huì)看到進(jìn)一步改進(jìn)的詳情。
用本發(fā)明可以得到可靠的集成電路，它帶有能夠滿足種種要求的溝槽。
根據(jù)本發(fā)明，本發(fā)明的優(yōu)點(diǎn)在于可把基本上無(wú)位錯(cuò)的較簡(jiǎn)單的溝槽與集電極引線結(jié)合起來(lái)使用。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是在溝槽中淀積氧化物引起的張力比熱氧化生長(zhǎng)所引起的張力要小。因而氧化物可淀積得較厚，如100-200nm厚，隔離效果較好。若將氧化物致密，隔離性能會(huì)進(jìn)一步改善。
本發(fā)明還有一個(gè)優(yōu)點(diǎn)是，若溝槽是帶有圓底的錐度形狀，在填充時(shí)引起機(jī)械張力和產(chǎn)生空洞的風(fēng)險(xiǎn)會(huì)減小。如果填充時(shí)使用微晶硅，這種風(fēng)險(xiǎn)還會(huì)進(jìn)一步減小。
下面參照附圖，即圖4-8，對(duì)本發(fā)明將作更詳細(xì)的描述，這些圖只是用來(lái)舉例說(shuō)明本發(fā)明，因此不應(yīng)局限于此。
圖1-3的截面圖說(shuō)明按照已有的工藝在制造集成電路時(shí)制作溝槽和集電極引線的方法。
圖4-7的截面圖說(shuō)明按照本發(fā)明在制造集成電路時(shí)制作溝槽的方法。
圖8的截面圖說(shuō)明按照本發(fā)明在制造集成電路時(shí)制作集電極引線的方法。
圖4表示所謂的外延型硅結(jié)構(gòu)的截面，在重?fù)诫s的p型襯底101(約10mΩcm)上生長(zhǎng)輕摻雜的p型外延層103(約20Ωcm)。生長(zhǎng)的外延層103典型地為5-10μm厚。
用所謂的p-/p+型外延材料，就不需要注入溝道阻擋層(見工藝現(xiàn)狀的描述)，因其本身會(huì)引入硅損傷。硼與硅阱的晶格結(jié)構(gòu)不相配，即晶格匹配很差。
在此結(jié)構(gòu)上用常用的工藝方法，如熱氧化，淀積氧化硅保護(hù)層。在除去抗蝕劑未保護(hù)區(qū)的氧化物前對(duì)氧化層進(jìn)行光刻掩蔽。然后用離子注入在硅中引入n+型底部擴(kuò)散層，即所謂的集電極埋層。接著進(jìn)行熱處理使n型摻雜劑推進(jìn)到所要的深度，而后除去全部氧化層。整個(gè)結(jié)構(gòu)用小劑量的硼進(jìn)行全面注入，形成p型摻雜區(qū)107。經(jīng)過(guò)這一過(guò)程在底部擴(kuò)散層上表面105a與結(jié)構(gòu)的其余表面間產(chǎn)生了高度差或臺(tái)階。然后在此結(jié)構(gòu)上生長(zhǎng)約1μm厚的外延層109，這樣在這一層的表面109a也包含一臺(tái)階108。外延的表面層109則按照所謂的雙阱法進(jìn)行選擇摻雜來(lái)分別得到n和p型區(qū)，即所謂的n型阱111和p型阱113，見圖5。這可按下列文章中所述的類似方法來(lái)做到，見US4,958,213或L.P.Parillo et al.，“Twin-tub CMOS-A technologyfor VLSI circuits”，IEDM Tech.Dig.1980，p.752。這樣，表面109a上的臺(tái)階108就加強(qiáng)了。
半導(dǎo)體有源器件被置于底部擴(kuò)散層105上面的n區(qū)111中。場(chǎng)氧化區(qū)120則用熟知的LOCOS技術(shù)在此結(jié)構(gòu)上確定下來(lái)，而后在此結(jié)構(gòu)上熱生長(zhǎng)Kooi氧化層121。Kooi氧化層的典型厚度為30-40nm。在開始溝槽單元的工藝之前經(jīng)上述工藝過(guò)程得到的結(jié)構(gòu)118示于圖5。注意，在n型阱111和p型阱113間的結(jié)上的場(chǎng)氧化物120a表面有一臺(tái)階115。
在Kooi氧化后開始進(jìn)行溝槽單元工藝。在此結(jié)構(gòu)上淀積一薄層多晶硅122，典型的厚度約50nm，最好用LPCVD技術(shù)，見圖6。在所說(shuō)的多晶硅層122上淀積硬掩模層，它是由約300nm厚的氧化層124構(gòu)成的。此氧化層最好是PECVD的TEOS。
用光刻確定溝槽開口125，然后用干法刻蝕腐蝕氧化層124、多晶硅層122和場(chǎng)氧化層120，露出下面的硅表面。在多室型的等離子體刻蝕系統(tǒng)中可相繼完成這一工藝。傳統(tǒng)的CHF3/CF4/Ar化學(xué)系統(tǒng)用于氧化層的刻蝕，而Cl2/HBr化學(xué)系統(tǒng)用于多晶硅刻蝕。在未覆蓋的開口125處將形成溝槽126。
除去光致抗蝕劑，而區(qū)域111、113、底部擴(kuò)散層105、外延層103和襯底101則用各向異性干法刻蝕，最好是用NF3/HBr/He/O2化學(xué)系統(tǒng)進(jìn)行腐蝕，直至溝槽126達(dá)到所要的深度，最好約5-10μm。按照本發(fā)明所用的幾步干法刻蝕工藝，其優(yōu)點(diǎn)是得到的溝槽形狀是有錐度的，特別是最后的數(shù)微米，和圓底126a的，見圖6。帶錐度的形狀利于以后填充溝槽，而圓的溝槽底126a會(huì)減小機(jī)械張力的影響。
溝槽腐蝕完畢，除去氧化層124及其下面的多晶硅層122，后者在去除氧化層124時(shí)用作止蝕層。所得的結(jié)構(gòu)127示于圖6。
注意，在這種情況下不需要沿溝槽126的硼離子注入的溝道阻擋層，因?yàn)闇喜?26一直延伸到p+襯底101。因此沒(méi)有沿溝槽底126a反型的危險(xiǎn)。所說(shuō)的硼注入應(yīng)避免，因?yàn)闀?huì)在硅中引起位錯(cuò)。
溝槽腐蝕后，按照本發(fā)明，由溝槽底部126a和溝槽側(cè)壁126b除去少量的硅(約20nm)，使用濕法腐蝕/清洗，最好在SC-1溶液，即NH4OH/H2O2/H2O中用常規(guī)方式加熱至約80℃，如參見W.Kern et al.，“Cleaning solution based on hydrogen peroxide for use insemiconductor technology”，RCA Rev.June 1970，p.187。用這種辦法，任何污染如金屬和溝槽腐蝕中引起的表面損傷都被消除了，否則它們以后會(huì)在硅中引起位錯(cuò)而導(dǎo)致低產(chǎn)量。然后用濕法腐蝕除去Kooi氧化層124。
由前面的幾個(gè)參考專利，顯然溝槽壁126b的氧化物會(huì)因，例如，機(jī)械張力的引入而引起位錯(cuò)的形成。為消除這種風(fēng)險(xiǎn)，按照本發(fā)明，在此結(jié)構(gòu)上淀積50-200nm厚的均勻的氧化物薄層129，最好是用LPCVD技術(shù)淀積TEOS，見圖7。由于LPCVD的TEOS層129能很好地覆蓋臺(tái)階，故薄層129沿側(cè)壁126b直達(dá)溝槽底126a。也可用其他淀積技術(shù)，例如PECVD或SACVD(亞大氣壓化學(xué)汽相沉積)技術(shù)淀積另一種氧化物。要點(diǎn)是在溝槽126中提供平滑的均勻淀積的氧化物。
然后所說(shuō)的氧化層129應(yīng)被致密，特別是在約900℃下在氧氣氛中進(jìn)行。這樣氧化層的隔離性質(zhì)得到改善。再者最大氧化層厚度也不限于45nm，如工藝現(xiàn)狀中所述那樣。TEOS層可淀積到高得多的厚度，100-200nm量級(jí)，而不會(huì)使機(jī)械張力增大太多。也可在淀積LPCVD-TEOS層前沿溝槽側(cè)壁126b和底部126a生長(zhǎng)薄的熱氧化層，不超過(guò)50nm，最好10nm厚(圖中未示出)。
TEOS層129致密后，約50nm厚的薄阻擋層130，最好是氮化硅，淀積到結(jié)構(gòu)上并向下直到溝槽中。在阻擋層130上最好用LPCVD技術(shù)淀積約30nm厚的TEOS層132。在回蝕溝槽填充物時(shí)TEOS層132用作止蝕層。
這樣，在溝槽126中就形成了致密的TEOS/氮化硅/TEOS 129、130、132的夾層結(jié)構(gòu)或熱氧化物/致密的TEOS/氮化硅/TEOS 129、130、132四層夾層結(jié)構(gòu)。
然后用LPCVD技術(shù)在此結(jié)構(gòu)上淀積約1μm厚的硅層134、135來(lái)填充溝槽126，這樣溝槽126就完全被硅所填充。按照本發(fā)明最好使用微晶硅而非多晶硅，因?yàn)闇p小了不完全填充，即產(chǎn)生空洞的風(fēng)險(xiǎn)。
填充后用等離子體刻蝕除去表面多余的微晶硅135。直到露出溝槽開口125外的TEOS層132才停止刻蝕。所得的結(jié)構(gòu)132示于圖7。注意，填充的硅的上表面134a含有一個(gè)臺(tái)階，因而至少是部分傾斜的。
隨后在溝槽開口125上熱生長(zhǎng)約300nm厚的蓋帽氧化層136，見圖8。這最好在約950℃的潮濕氣氛下進(jìn)行。蓋帽氧化結(jié)束后，除去TEOS層132和其下的氮化硅層130，例如用干法刻蝕。在這種情況下TEOS層的表面起著停止腐蝕的作用。
此結(jié)構(gòu)然后用光致抗蝕劑137掩蔽，且如需要，進(jìn)行腐蝕以確定被場(chǎng)氧化物120包圍著的集電極開口138。在硅的上表面109a處可停止腐蝕，但TEOS層129也可保留在集電極開口138中。
然后用預(yù)定劑量或預(yù)定劑量和能量的離子從硅的上表面109a注入，其深度小于場(chǎng)氧化層120的厚度，從而在硅的上表面109a形成注入損傷的或非晶的和部分摻雜的區(qū)139。所得的結(jié)構(gòu)144，示于圖8，在除去抗蝕劑137后進(jìn)行熱處理，這一方面是為了使區(qū)域139的損傷減少/再結(jié)晶，一方面也是為了使摻雜劑向底部擴(kuò)散層105擴(kuò)散而與之形成電連接。
通常，場(chǎng)氧化層120生長(zhǎng)到至少500nm厚。為使所要的安全性有余量，損傷區(qū)139則達(dá)到最大厚度，約200nm。
為避免在熱處理即再結(jié)晶時(shí)形成位錯(cuò)或缺陷，注入最好分兩步來(lái)完成。
第一步使這個(gè)區(qū)域的表面區(qū)，由硅表面109a和區(qū)域139的上部組成，通過(guò)注入重離子例如砷、銻或氬離子而成為非晶的。最好使用砷離子，劑量為1*1015離子/cm2量級(jí)，能量為80keV量級(jí)。
第二步，區(qū)域139用輕離子例如磷離子注入使之由其表面向下?lián)诫s。此處合適的參數(shù)是，劑量為3*1015離子/cm2量級(jí)，能量為50keV量級(jí)。這些參數(shù)使得注入損傷的主要部分保持在已成為非晶的表面范圍內(nèi)。
熱處理也最好分兩步來(lái)完成一個(gè)再結(jié)晶步驟及一個(gè)擴(kuò)散步驟。
區(qū)域139被熱處理而由底部向上再結(jié)晶，最好在約550-600℃處理1/2-1小時(shí)。在再結(jié)晶中損傷區(qū)由底部向上被消除而保持原來(lái)的晶向。這樣就避免了引起的晶體缺陷、孿晶或螺旋位錯(cuò)。后者，螺旋位錯(cuò)，在溝槽隔離中特別容易引起麻煩，因?yàn)樗呌陔[藏在被溝槽包圍的區(qū)域中。這些缺陷以后會(huì)穿透雙極晶體管的p-n結(jié)有源區(qū)，引起漏電流增大。
若注入能量選得過(guò)高，將不在表面層形成非晶區(qū)，而在表面層和晶體內(nèi)部間形成非晶損傷區(qū)。在接著熱處理時(shí)，這些區(qū)域(表面層和晶體內(nèi)部)在柵極再生長(zhǎng)時(shí)都將起襯底的作用。當(dāng)遇到前面這些情況時(shí)，就會(huì)產(chǎn)生晶體缺陷。例如由US 4,958,213，選擇磷的注入能量和劑量使得后一情況發(fā)生，引起位錯(cuò)問(wèn)題是很清楚的。
最后，通過(guò)退火，最好在約950℃下1小時(shí)，使摻雜離子特別是磷離子向底部擴(kuò)散層或集電極埋層105擴(kuò)散。這樣就形成了與所說(shuō)的底部擴(kuò)散層105的電連接。
以后的工藝，即制作有源器件金屬化等都是用熟知的工藝來(lái)完成的，這里將不作詳述。
按照本發(fā)明上述的優(yōu)選方法制造的集成電路是可靠的并具有良好的特性。
因達(dá)到了集電極引線無(wú)位錯(cuò)，以前在某些情況下被忽視的問(wèn)題，低產(chǎn)量，已得到解決。集電極引線可與溝槽相結(jié)合，按照熟知的技術(shù)基本上沒(méi)有位錯(cuò)，但最好與本發(fā)明的溝槽一起使用。
所揭示的溝槽可以做得比以前更有效，即在填充溝槽前，先淀積一個(gè)氧化層，最好是LPCVD的TEOS氧化層及一個(gè)阻擋層，最好是氮化硅。
這樣，氧化層的厚度至少可允許增至200nm而不會(huì)引入某種程度的張力和/或缺陷，如位錯(cuò)，致使集成電路受到損害。在阻擋層上還可再淀積氧化層。
使用帶有本發(fā)明的集電極引線和/或溝槽的集成電路尤其適合于射頻和其他高頻應(yīng)用。
當(dāng)然，此項(xiàng)發(fā)明不限于上述及各附圖所示的示例，但可在所附的專利權(quán)要求的范圍內(nèi)加以修改。本發(fā)明顯然也不限于有關(guān)材料、尺寸(如層厚或幾何形狀)的選擇。
此外，此項(xiàng)發(fā)明也包括，在工藝過(guò)程的較早階段特別是在生長(zhǎng)場(chǎng)氧化區(qū)之前形成溝槽，在形成溝槽前形成集電極引線以及將任何常規(guī)方式做成的溝槽與發(fā)明的集電極引線的形成結(jié)合起來(lái)。
權(quán)利要求
1.一種用于在制造集成電路的雙極工藝中制造集電極引線的方法，特別是擬在射頻和其他高速通訊中應(yīng)用的集成電路。所說(shuō)的集成電路包含有基本上無(wú)位錯(cuò)的隔離溝槽，其特征在于-在半導(dǎo)體結(jié)構(gòu)(144)中被場(chǎng)氧化層(120)包圍的硅的上表面(109a)或氧化物表面(129a)上的預(yù)定區(qū)域刻蝕露出集電極開口(138)；-用預(yù)定劑量和能量的離子注入硅的上表面(109a)來(lái)形成一個(gè)區(qū)域，它是注入損傷的或成為非晶的和至少是部分摻雜的(139)，其由硅的上表面向下的深度小于場(chǎng)氧化層的厚度；-接著對(duì)半導(dǎo)體結(jié)構(gòu)(144)進(jìn)行熱處理。
2.按照權(quán)利要求1的方法，成為非晶的表面區(qū)域是特別用注入重離子，如砷或銻離子來(lái)形成的。
3.按照權(quán)利要求2的方法，注入砷離子的劑量為1*1015離子/cm2的量級(jí)，能量為80keV的量級(jí)。
4.按照權(quán)利要求2或3的方法，區(qū)域(139)由表面向下的摻雜是特別用輕離子如磷注入來(lái)完成的。
5.按照權(quán)利要求4的方法，注入磷離子的劑量為3*1015離子/cm2的量級(jí)，能量為50keV的量級(jí)。
6.按照權(quán)利要求1-5中任一個(gè)的方法，區(qū)域(139)達(dá)到的最大深度約200nm，而環(huán)繞的場(chǎng)氧化層(120)厚度至少選為500nm。
7.按照權(quán)利要求1-6中任一個(gè)的方法，區(qū)域(139)用熱處理而由底部向上再結(jié)晶，最好是在約550-600℃處理約1/2-1小時(shí)。
8.按照權(quán)利要求1-7中任一個(gè)的方法，通過(guò)退火使摻雜的離子向半導(dǎo)體結(jié)構(gòu)包含的底部擴(kuò)散層(105)擴(kuò)散，最好在約950℃退火約1小時(shí)。
9.一種在制造集成電路中用來(lái)形成半導(dǎo)體器件隔離的方法，特別是對(duì)于擬在射頻或其他高速通訊中應(yīng)用的集成電路；特征在于-在半導(dǎo)體結(jié)構(gòu)(118)上淀積硬掩模(124)，特別是PECVD-TEOS類的氧化層，形成硅的上表面(109a)；-在硅的上表面(109a)的預(yù)定區(qū)域刻蝕露出溝槽開口(125)；-在預(yù)定區(qū)域內(nèi)腐蝕半導(dǎo)體結(jié)構(gòu)至預(yù)定深度就得到了溝槽(126)；-腐蝕掉硬掩模(124)和第一硅層(122)；-在半導(dǎo)體結(jié)構(gòu)(127)上，特別是在溝槽(126)中均勻地淀積第一氧化層(129)，最好是PECVD-TEOS類的氧化層；-在第一氧化層(129)上均勻地淀積阻擋層(130)，最好是氮化硅；-在阻擋層(130)上特別是在溝槽(125)淀積硅層(134，135)來(lái)填充溝槽(125)，然后回蝕硅層(134，135)。-在溝槽開口(134)上淀積熱生長(zhǎng)的蓋帽氧化層(136)。
10.按照權(quán)利要求9的方法，在硅的上表面(109a)覆蓋氧化層(121，120)，而第一硅層(122)，最好是多晶硅，在淀積硬掩模前被淀積在氧化層(121，120)上。
11.按照權(quán)利要求9或10的方法，至少有一部分覆蓋的氧化層(121，120)選自場(chǎng)氧化層(120)。
12.按照權(quán)利要求9-11中任一個(gè)的方法，在淀積第一氧化層(129)前先用濕法腐蝕清洗溝槽(126)。
13.按照權(quán)利要求12的方法，濕法腐蝕是用加熱的SC-1來(lái)完成的。
14.按照權(quán)利要求9-13中任一個(gè)的方法，在淀積第一氧化層(129)前先在溝槽中熱生長(zhǎng)薄氧化層。
15.按照權(quán)利要求9-14中任一個(gè)的方法，溝槽(126)呈帶有錐度的形狀，深度最好約5-8μm。
16.按照權(quán)利要求9-15中任一個(gè)的方法，溝槽的底部(126a)做成圓形。
17.按照權(quán)利要求9-16中任一個(gè)的方法，第一氧化層(129)最好在約900℃下在氧氣氛下進(jìn)行致密。
18.按照權(quán)利要求9-17中任一個(gè)的方法，第一氧化層(129)淀積至約50-200nm厚。
19.按照權(quán)利要求9-18中任一個(gè)的方法，第二氧化層(132)，最好是LPCVD-TEOS類的氧化層，在填充溝槽(126)前被均勻地淀積在阻擋層(130)上，特別是溝槽(126)中，所說(shuō)的第二氧化層(132)在回蝕硅層(134，135)時(shí)用作腐蝕停止層。
20.按照權(quán)利要求9-19中任一個(gè)的方法，硅層(134，135)是由微晶硅構(gòu)成的。
21.按照權(quán)利要求9-20中任一個(gè)的方法，生長(zhǎng)的蓋帽氧化層(136)的厚度是獨(dú)立選擇的。
22.按照權(quán)利要求11-21中任一個(gè)的方法，在硅表面(109a)覆蓋氧化層前，先在其上形成一臺(tái)階(108)以達(dá)到摻雜的底部擴(kuò)散區(qū)(105)。
23.按照權(quán)利要求22的方法，n型阱(111)和p型阱(113)是在對(duì)半導(dǎo)體結(jié)構(gòu)(110)中的外延層(109)進(jìn)行摻雜的雙阱步驟中得到的，而得到進(jìn)一步加強(qiáng)的臺(tái)階(108)被選擇置于n型阱(111)和p型阱(113)之間。
24.按照權(quán)利要求23的方法，場(chǎng)氧化層(120)是特別用LOCOS技術(shù)在淀積第一個(gè)硅層(122)前在n型阱(111)和p型阱(113)之間的接壤區(qū)形成的，這樣就在場(chǎng)氧化層表面(120a)得到了臺(tái)階(115)。
25.按照權(quán)利要求24的方法，在半導(dǎo)體結(jié)構(gòu)的硅的上表面(109a)的預(yù)定區(qū)域，其未被覆蓋以得到的溝槽開口(125)，被選擇包括在n型阱(111)和p型阱(113)之間得到的臺(tái)階(108)。
26.按照權(quán)利要求9-25中任一個(gè)的方法，覆蓋的氧化層選用，至少部分選用，Kooi氧化物(121)，所說(shuō)的Kooi氧化物(121)最好在淀積第一氧化層(129)前被除去。
27.按照權(quán)利要求9-26中任一個(gè)的方法，特征在于通過(guò)以下方法制作無(wú)位錯(cuò)的集電極引線-在被場(chǎng)氧化物(120)包圍的硅的上表面(109a)或氧化物表面(129a)的預(yù)定區(qū)域刻蝕露出集電極開口，-通過(guò)硅的上表面(109a)注入預(yù)定劑量和能量的離子而形成一個(gè)區(qū)域(139)，它是注入損傷的或成為非晶的和至少是部分摻雜的，其由硅的上表面(109a)向下的深度小于場(chǎng)氧化層的厚度，-對(duì)所得的半導(dǎo)體結(jié)構(gòu)進(jìn)行熱處理。
28.按照權(quán)利要求27的方法，成為非晶的表面區(qū)域是特別用注入重離子，例如砷或銻離子來(lái)實(shí)現(xiàn)的。
29.按照權(quán)利要求27或28的方法，區(qū)域(139)由其表面向下的摻雜是特別用注入輕離子例如磷離子來(lái)實(shí)現(xiàn)的。
30.按照權(quán)利要求27-29中任一個(gè)的方法，區(qū)域(139)因熱處理而由底部向上再結(jié)晶，摻雜的離子因退火而向半導(dǎo)體結(jié)構(gòu)(144)中摻雜的底部擴(kuò)散區(qū)(105)擴(kuò)散。
31.在雙極型集成電路中，特別是擬在射頻或其他高速通訊中應(yīng)用的雙極型集成電路中，帶有隔離的基本上無(wú)位錯(cuò)的溝槽的集電極引線，特征在于-在半導(dǎo)體結(jié)構(gòu)(144)中被場(chǎng)氧化物(120)包圍的硅的上表面(109a)或氧化物表面(129a)上，使一預(yù)定區(qū)域無(wú)覆蓋而得到的集電極開口(138)；-區(qū)域(139)是無(wú)位錯(cuò)的和至少是部分摻雜的，它是由場(chǎng)氧化物(120)包圍的硅的上表面區(qū)向下面的半導(dǎo)體結(jié)構(gòu)(144)中摻雜的底部擴(kuò)散區(qū)(105)進(jìn)行淺離子注入，接著從底部向上再結(jié)晶和擴(kuò)散來(lái)完成的。
32.按照權(quán)利要求31的集電極引線，其表面區(qū)是由注入砷或銻離子形成的，表面區(qū)以下的區(qū)域是由磷離子注入和擴(kuò)散形成的。
33.在集成電路中，特別是擬在射頻或其他高速通訊應(yīng)用的集成電路中，帶有溝槽隔離且基本上無(wú)位錯(cuò)的雙極晶體管，特征在于-在半導(dǎo)體結(jié)構(gòu)(144)中被場(chǎng)氧化物(120)包圍的硅的上表面(109a)或氧化物表面(129a)上，使一預(yù)定區(qū)域無(wú)覆蓋而得到的集電極開口(138)；-區(qū)域(139)是無(wú)位錯(cuò)的和至少是部分摻雜的，它是由場(chǎng)氧化物(120)包圍的硅的上表面區(qū)向下面的半導(dǎo)體結(jié)構(gòu)(144)中摻雜的底部擴(kuò)散區(qū)(105)進(jìn)行淺離子注入，接著從底部向上再結(jié)晶和擴(kuò)散來(lái)完成的。
34.在集成電路中，特別是擬在射頻或其他高速通訊應(yīng)用的集成電路中，隔離半導(dǎo)體器件的溝槽，特征在于-在半導(dǎo)體結(jié)構(gòu)(144)的預(yù)定區(qū)域內(nèi)刻蝕出具有預(yù)定形狀和深度的溝槽(126)；-第一氧化層(129)，最好是PECVD-TEOS型的，均勻地淀積在溝槽(126)中；-阻擋層(130)，最好是氮化硅，均勻地淀積在第一氧化層(129)上；-填充硅(134)；-在填充的硅(134)上熱生長(zhǎng)的蓋帽氧化層(136)。
35.按照權(quán)利要求34的溝槽，溝槽寬度帶有錐度，且是圓底的(126a)。
36.按照權(quán)利要求34或35的溝槽，溝槽的深度約5-8μm。
37.按照權(quán)利要求34-36中任一個(gè)的溝槽，第一氧化層(129)要進(jìn)行致密，厚度約50-200nm。
38.按照權(quán)利要求34-37中任一個(gè)的溝槽，第二氧化層(132)，最好是LPCVD-TEOS型的，被均勻地淀積在溝槽(126)中的阻擋層(130)上。
39.按照權(quán)利要求34-38中任一個(gè)的溝槽，填充的硅(134)是由微晶硅構(gòu)成的。
40.按照權(quán)利要求34-39中任一個(gè)的溝槽，場(chǎng)氧化物(120)包圍著溝槽的上部。
41.按照權(quán)利要求34-40中任一個(gè)的溝槽，在填充的硅的上表面(134a)形成一臺(tái)階。
42.用基本上無(wú)位錯(cuò)溝槽隔離的集成電路，特別是擬在射頻或其他高速通訊應(yīng)用的集成電路，特征在于集電極引線包括-在半導(dǎo)體結(jié)構(gòu)(144)中被場(chǎng)氧化物(120)包圍的硅的上表面(109a)或氧化物表面(129a)上，使一預(yù)定區(qū)域無(wú)覆蓋而得到的集電極開口(138)；-區(qū)域(139)是無(wú)位錯(cuò)的和至少是部分摻雜的，它是由場(chǎng)氧化物(120)包圍的硅的上表面區(qū)向下面的半導(dǎo)體結(jié)構(gòu)(144)中摻雜的底部擴(kuò)散區(qū)(105)進(jìn)行淺離子注入，接著從底部向上再結(jié)晶和擴(kuò)散來(lái)完成的。
43.集成電路，特別是擬在射頻或其他高速通訊應(yīng)用的集成電路，溝槽，包括-在半導(dǎo)體結(jié)構(gòu)(144)的預(yù)定區(qū)域內(nèi)刻蝕出具有預(yù)定形狀和深度的溝槽(126)，-第一氧化層(129)，最好是LPCVD-TEOS型的，均勻地淀積在溝槽(126)中；-阻擋層(130)，最好是氮化硅，均勻地淀積在第一氧化層(129)上；-填充硅(134)；-在填充的硅(134)上熱生長(zhǎng)的蓋帽氧化層(136)。
44.按照權(quán)利要求43的集成電路，特征在于，集電極引線包括-在半導(dǎo)體結(jié)構(gòu)(144)中被場(chǎng)氧化物(120)包圍的硅的上表面(109a)或氧化物表面(129a)上，使一預(yù)定區(qū)域無(wú)覆蓋而得到的集電極開口(138)；-區(qū)域(139)是無(wú)位錯(cuò)的和至少是部分摻雜的，它是由場(chǎng)氧化物(120)包圍的硅的上表面區(qū)向下面的半導(dǎo)體結(jié)構(gòu)(144)中摻雜的底部擴(kuò)散區(qū)(105)進(jìn)行淺離子注入，接著從底部向上再結(jié)晶和擴(kuò)散來(lái)完成的。
全文摘要
本發(fā)明涉及高速通訊用的集成電路中的集電極引線和溝槽及這些部件的制造方法。通過(guò)從半導(dǎo)體結(jié)構(gòu)(144)的上面的硅表面進(jìn)行的離于注入產(chǎn)生注入損傷區(qū)或非晶區(qū),其深度低于周圍的場(chǎng)氧化區(qū)(120)的厚度,然后加熱處理半導(dǎo)體結(jié)構(gòu)(144)。通過(guò)露出上面的硅表面的預(yù)定區(qū)域(109a),在預(yù)定區(qū)域刻蝕半導(dǎo)體結(jié)構(gòu)(144)至預(yù)定的深度,形成溝槽(126),在半導(dǎo)體結(jié)構(gòu)上特別是溝槽中均勻淀積第一氧化層(129),優(yōu)選是LPCVD－TEOS型,在第一氧化層(129)上均勻淀積阻擋層(130),優(yōu)選為氮化硅;在氮化層(130)上特別是溝槽(126)中淀積硅層(134、135)來(lái)填充溝槽(126),隨后回蝕,在溝槽填充物(134)上熱生長(zhǎng)帽蓋氧化物(136)。
文檔編號(hào)H01L21/76GK1265225SQ9880756
公開日2000年8月30日 申請(qǐng)日期1998年5月18日 優(yōu)先權(quán)日1997年5月23日
發(fā)明者H·E·諾爾斯特倫, S·-H·洪, B·A·林格倫, T·拉松 申請(qǐng)人:艾利森電話股份有限公司