專利名稱：半導體集成電路器件和排列功能單元的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體集成電路器件和排列功能單元的方法，尤其涉及配置有CML(電流型邏輯)構(gòu)成的超高速操作邏輯電路門陣列這樣的半導體集成電路器件和排列功能單元的方法。
在上述類型的半導體集成電路器件中，例如時序設計，在超過600MHZ的超高頻數(shù)字信號處理過程中，不能忽略金屬布線線路或圖形的阻抗。
處理超高頻數(shù)字信號的邏輯電路的代表是CML(電流型邏輯)，在這種情況下，此CML由差分放大器構(gòu)成。根據(jù)這樣的結(jié)構(gòu)，輸入、輸出與正、負(或反向)相補償信號相接，該相位與與差分放大器的輸入和輸出相對應。
在CML作為邏輯電路配置的門陣列中，存在著由正、負相信號之間的布線線路長度引起的阻抗差，該阻抗差作為功能單元之間的補償信號。由于兩個輸出不平衡，因此很難最優(yōu)運行時序設計。
在上述類型的常規(guī)半導體集成電路器件中，布線線路段在正、負相之間被接通，尤其對于臨界信號通路，功能單元優(yōu)先被強制事先排列，此外，適當?shù)馗淖冏詣优帕泻筒季€處理后連接的布線路徑。
并且功能單元的排列位置也被改變。因此，在常規(guī)半導體集成電路器件中實現(xiàn)了平衡排列。
在上述常規(guī)半導體集成電路器件和排列功能單元的方法中，在前一級功能單元的輸出端和下一級功能單元的輸入端之間，功能單元的位置不是總保持最小距離。
因此，阻抗差是由于CML的正、負相信號布線線路的長度互相不等而產(chǎn)生的。
在這種條件下，當兩個信號之間的兩段信號布線線路都被完成并達到平衡時，備用布線線路必須加到與較長布線線路段相應的較短布線線路上，在這種情況下，備用布線線路段引起較長的延遲，并且定時范圍和功率都增大。
進一步說，僅在自動布線程序中完成正、負相信號布線線路段是不可能的。在上述時序設計中，當兩個線段間的差值超出允許范圍時，在自動布線過程之后，由人工改變布線線路通路和功能單元的排列位置。因此，需要長時間地集中進行時序檢驗。
結(jié)果，由于自動布線過程和校正功能單元的排列位置，不可避免地增加設計TAT(周轉(zhuǎn)時間)。
因此，本發(fā)明的一個目的是提供一種半導體集成電路和排列功能單元方法，其不加備用布線線路來檢驗CML的正、負相信號布線線路之間的變化，就能夠完成布線線路(圖形)。
本發(fā)明的另一個目的是提供一種半導體集成電路器件和排列功能單元的方法，其不增加定時邊界或功率就能夠抑制設計TAT(周轉(zhuǎn)時間)的增加。
在根據(jù)本發(fā)明的半導體集成電路器件和排列功能單元的方法中，把功能單元加工成十字型，為的是把器件排列成相對于功能單元中心點每旋轉(zhuǎn)90°呈對稱。
從而，在相同的坐標軸上，前一級功能單元的輸出端對著下一級功能單元的輸入端。
因此，這些功能單元能夠按最小的距離布線，所以沒有必要添加備用布線線路(圖形)。結(jié)果，CML的各正、負相信號阻抗能夠匹配，從而有效地克服了延遲、定時邊界和功率的增加。
此外，由于在自動布線過程之前對功能單元適當?shù)嘏帕?、在自動布線過程之后進行時序校驗，因此沒有必要調(diào)整布線線路的長度和校準排列。


圖1A是常規(guī)CML功能單元的邏輯連接圖；圖1B是說明常規(guī)CML功能單元邏輯電路的電路圖；圖1C是常規(guī)CML功能單元的工作波形圖；圖2A是說明常規(guī)半導體集成電路器件的單元結(jié)構(gòu)實例布局圖；圖2B是說明常規(guī)半導體集成電路器件的單元陣列結(jié)構(gòu)實例的布局圖；圖3是說明常規(guī)集成電路器件中排列功能單元方法的流程圖；圖4是說明根據(jù)本發(fā)明第一實施例的半導體集成電路器件的單元結(jié)構(gòu)布局圖；圖5是說明根據(jù)本發(fā)明第二實施例的半導體集成電路器件的單元結(jié)構(gòu)布局圖；圖6是說明連接兩個被自動布線的單元的輸入、輸出端各自位置的實例的布局圖；圖7是說明根據(jù)本發(fā)明第三實施例的半導體集成電路器件單元陣列結(jié)構(gòu)的布局圖；圖8是說明在根據(jù)本發(fā)明第四實施例的半導體集成電路器件中，排列功能單元的操作方法實例的流程圖；圖9是說明圖8中說明的功能單元排列方向調(diào)整細節(jié)的流程圖；圖10是說明圖8中說明的功能單元移動細節(jié)的流程參考圖1-3，為了更好地理解本發(fā)明，首先描述常規(guī)的半導體集成電路器件和排列功能單元的方法。
本說明書中的半導體集成電路器件和排列功能單元的方法，與緒論中提到的常規(guī)半導體集成電路器件和排列功能單元的方法是功能相同的。
如圖1A和圖1B所示，前一級功能單元401的正相輸出經(jīng)過布線線路(圖形)W31送到下一級功能單元402的正相輸入，同樣，負(反相)相輸出經(jīng)過布線線路(圖形)W41送到下一級功能單元402的負(反相)相輸入。
參考圖1B，功能單元401包括差分對管Q11和Q12、電流源晶體管Q13、晶體管Q11和Q12各自的負載電阻R11和R12以及晶體管Q13的射極電阻R14。
同樣，功能單元402包括差分對管Q21和Q22、電流源晶體管Q23、晶體管Q21和Q22各自的負載電阻R21和R22以及晶體管Q23的射極電阻R24。
按照這種結(jié)構(gòu)，在晶體管Q11的集電極和晶體管Q21的基極之間電阻R31是布線線路31的寄生電阻，而在晶體管Q12的集電極和晶體管Q22的基極之間電阻R41是布線線路41的寄生電阻。
此外，插接在晶體管Q21和Q22各自基極和地之間的電容C31和C41分別表示布線線路的寄生電容。
參考圖1C，當寄生電阻R31、R41和寄生電容C31和C41分別相等時，正相波形S和負相波形SB在中心點P1相交。
然而，當正相一邊的寄生電阻R31和寄生電容C31比負相一邊的寄生電阻R41和寄生電容C41大時，該波形失去平衡，且兩條波形在過P1點的P2點處相交，因此導致延時Tpd，如圖1C所示。
在常規(guī)半導體集成電路器件中，布線線路段在正、負相之間完成，尤其對于臨界信號通路，功能單元優(yōu)先被預先強制排列。此外，在自動排列和布線處理之后連通的布線線路通路被適當?shù)馗淖儯⑶夜δ軉卧奈恢靡脖桓淖?。因此，在常?guī)半導體集成電路器件中實現(xiàn)平衡排列。
參考圖2A，常規(guī)CML的單元501是矩形的，在這種場合下，構(gòu)成CML電路的NPN晶體管11和電阻12按相同的方向排列。
此外，參考圖2B，排列常規(guī)單元陣列510，使所有構(gòu)成單元陣列510的功能單元511到514構(gòu)成同方向的矩陣結(jié)構(gòu)。
如圖2B所示，功能單元511和功能單元512經(jīng)過正相信號布線線路W51和負相信號布線線路W52按垂直方向排列成一行。
此外，功能單元513和功能單元514經(jīng)過正相信號布線線路W53和負相信號布線線路W54按水平方向排列成一行。
如圖2B所示，按水平方向排列的功能單元513下方的輸出端不與功能單元514上面的輸入端相對。因此，不可能按直線形式接通布線線路W53和布線線路W54，所以交叉迂回布線是必要的，而交叉迂回布線是造成布線線路長度差異的因素。
另一方面，功能單元511的輸出端與功能單元512的輸入端相對，因此，布線線路W51和W52能夠按直線形式接通。
所以，參考圖3將對自動排列和接通功能單元的常規(guī)方法做出描述。
首先，在步驟P1中，功能單元按單元陣列排列，功能單元根據(jù)電路連接信息302和自動布線數(shù)據(jù)庫303在陣列中按相同方向排列。
其次，在步驟P2中，在被排列的功能單元之間連接輸出端和輸入端。
接著，在步驟P3中，各CML的正、負相的布線線路段被引出。因此在步驟P4中，兩條布線線路段都被進行比較，結(jié)果，當兩條線段都相等時，結(jié)束自動排列布線過程，并且此程序繼續(xù)進行到下一步。
當兩條線段不相等且兩條線段的差值超出允許范圍時，在步驟P5中由人工改變布線路徑，并且在步驟P6中對正、負相信號布線線段再次進行比較。
對各信號路徑進行比較，因此當兩條線段長度相等時，結(jié)束自動排列布線過程并且程序繼續(xù)進行到下一步。
在布線路徑的改變中兩條線段長度不相等時，再次改變所排列的功能單元的位置，接著，此過程再次返回步驟P4以確認所有信號布線線路。
在上述的半導體集成電路器件和排列功能單元方法中，在前一級功能單元輸出端與下一級功能單元輸入端之間的位置不是總保持最小的距離，因此，由于CML的正、負相信號布線線路的長度不等而產(chǎn)生阻抗差。
在這種條件下，當兩信號之間的信號布線線路的長度達到平衡時，備用布線線路必須加到與較長布線線路段相應的較短的布線線路上。在這種情況下，備用布線線路段使延時變長，并且定時邊界和功率也大大地增加。
此外，僅在自動布線過程中完成正、負相信號的布線線路段是不可能的，當兩條線段之間的差值超出時序設計的允許范圍時，在自動布線過程之后要由人工來改變功能單元的布線線路路徑及排列位置。
因此，需要較長的時間集中進行時序校驗。結(jié)果，功能單元的自動布線過程和排列位置的校驗，使設計的TAT(周轉(zhuǎn)時間)不可避免地增加。
考慮到以上提到的問題，本發(fā)明提供一種半導體集成電路器件和排列功能單元的方法，其不需要添加備用布線線路就能接通布線線路，以校驗CML的正、負相信號布線線路間的變化。
下面參考圖4對本發(fā)明的第一實施例做出描述。
本實施例的半導體集成電路器件的功能單元被排列成十字形。根據(jù)這個結(jié)構(gòu)，構(gòu)成CML器件的NPN晶體管11和電阻12排列在相對于功能單元1的中心點每旋轉(zhuǎn)90°呈對稱的位置上。
尤其四個晶體管，都是相對于功能單元1的中心點、按照一個晶體管占一個90°的位置來排列的。
此外，十六個電阻12都被排列在晶體管11外側(cè)的、功能單元1的四條互成90°的外邊上。因此，功能單元1構(gòu)成一個十字型，晶體管11排列在十字型單元1的里邊，電阻12放在上、下、左、右四邊。
在這種場合下，功能單元的長度L1(單元長度)在垂直和水平方向上是相等的，此外，十字型突出部分的寬度D1大體上是突出部分長度D2的兩倍。
下面按照圖5，將對根據(jù)本發(fā)明第二實施例的半導體集成電路器件的功能單元做出描述。
與第一實施例一樣，功能單元排列成十字型。按照這個結(jié)構(gòu)，把構(gòu)成CML器件的NPN型晶體管11和電阻12排列成相對于通過單元2中心點的X、Y軸線對稱。
如圖5所示，四個晶體管11都相對于單元的中心排列在X軸的左側(cè)和右側(cè)以及Y軸的上側(cè)和下側(cè)，此外，八個電阻12都排列在這四個晶體管的每個晶體管的兩側(cè)。
在這種狀態(tài)下，功能單元L1(單元的長度)的長度在垂直和水平方向上相等，此外，十字型的突出部分的寬度D1大體上是突出部分長度D2的兩倍。
參考圖6，根據(jù)自動布線過程的布置位置，各輸入端TI、TIB和各輸出端TO、TOB一樣，被排列在布線網(wǎng)格G的相同Y軸上。
接著參考圖7，對根據(jù)本發(fā)明第三實施例的半導體集成電路器件的陣列結(jié)構(gòu)實例做出描述。
圖7中說明的半導體集成電路器件的單元陣列，由排列在芯片上的第一實施例的單元或第二實施例的單元構(gòu)成的單元陣列所組成。在任意位置上排列的單元被確定為參考功能單元111，與參考功能單元111同樣的單元，在陣列中沿X軸方向按與單元長度L1的相等間距排列，沿Y軸方向按單元長度L1的1.5倍間距排列。
此外，當含有功能單元111的陣列被確定為第一條線時，與功能單元111相鄰的、在第二條陣列線上的功能單元確定為第二功能單元121。這里，第二功能單元121沿X-方向移動1/2單元長度，沿Y-方向移動3/4單元長度。
與參考功能單元121相同的單元，在陣列中沿X-方向按與單元長度L1相等的間距、沿Y-方向按單元長度L1的1.5倍的間距排列。
這里應該注意的是，第一條線的功能單元被順序稱作功能單元111、112、…，第二條線的功能單元被順序稱作功能單元121、122、…，第三條線的功能單元被順序稱作功能單元131、132、…。
正如后面將要描述的那樣，第一條線的功能單元111、112、…和第五條線的功能單元，在單元的上部都有輸入端TI、TIB，在單元的下部都有輸出端TO、TOB。
并且，第二條線的功能單元121、122、…的輸入端TI、TIB在單元的左側(cè)，輸出端TO、TOB在單元的右側(cè)。
在說明的例子中，第一條線的功能單元113的輸出端經(jīng)過布線線路W1和W1B與第五條線的功能單元153的輸入端連接，此外，第二條線的功能單元121的輸出端經(jīng)過布線線路W2和W2B與功能單元124的輸入端連接。
并且第二條線的功能單元124的輸出端經(jīng)過布線線路W3和W3B與第五條線的功能單元155的輸入端連接。
接著參考圖8至10說明的流程圖，將對根據(jù)本發(fā)明第四實施例的半導體集成電路器件的排列功能單元方法做出說明。
在此排列方法中，將步驟4中的排列方向適配和步驟6中的功能單元移動加到常規(guī)流程圖中的初始排列之后。
首先，在步驟S1中，功能單元根據(jù)電路連接信息302和自動布線數(shù)據(jù)庫303按常規(guī)方法進行排列。
下一步，在步驟S2中，從被排列的功能單元中讀出前一級與下一級功能單元的坐標。
此后，在步驟S3中，判斷前一級與下一級的這些功能單元是否都在X-軸上或Y-軸的相同座標軸上。
當功能單元在相同的坐標軸上時，程序繼續(xù)進行到步驟S4。在步驟S4中調(diào)整功能單元的排列方向和排列位置。
在步驟S5中，進一步確認被調(diào)整的所有的信號布線線路。當這些信號布線線路被調(diào)整后，功能單元的排列流程在步驟S7中結(jié)束。
圖9描述了步驟S4中排列方向適配的細節(jié)。參考圖9，從步驟S41中讀出功能單元排列的坐標，在步驟S42中判斷在X-軸上或Y-軸上有相同的坐標軸。
當X-軸是相同的坐標軸時，從兩個坐標的差值判斷正值或負值，并在步驟S43-S46中確定適合的方向。同樣，當Y-軸是相同的坐標軸時，在步驟S47-S50中確定適合的方向。
按照圖10中說明的流程圖，將解釋功能單元的移動步驟S6。
首先，在步驟S61中，求出前一級和下一級功能單元的X-坐標和Y坐標的各自差值，并且在步驟S62中求出上述各自差值的差。
下一步，在步驟S63中，根據(jù)在步驟S62中求出的上述各自差值的差來確定功能單元的移動坐標軸，根據(jù)步驟S62的計算結(jié)果的正值或負值來判斷功能單元的移動位置(步驟S64、S65)。
作為步驟S63的判斷結(jié)果，當下一級功能單元被移動到Y(jié)-坐標方向時，在步驟S64中，根據(jù)Y-坐標中的坐標D移動下一級功能單元。
此后，在步驟S66中，判斷其他的功能單元是否已經(jīng)被置入功能單元的移動位置中。當其他的功能單元已經(jīng)被置入時，在步驟S67中對時序設計的優(yōu)先權(quán)進行比較，結(jié)果，在步驟S68、步驟S69中，移動有較低優(yōu)先權(quán)的功能單元。
作為步驟S63的判斷結(jié)果，當功能單元被移動到X-坐標時，在步驟S65中，下一級功能單元按照X-坐標軸中的坐標C移動。此后在步驟S70中，X軸的處理步驟S66-S69按相同的方法執(zhí)行。
再參考圖8-10，將對根據(jù)本實施例的單元排列方法的操作流程做出描述。
首先在步驟S1中排列功能單元，在步驟S2中讀出前一級和下一級的各單元排列位置的坐標。
下一步，在步驟S3中，判斷出前一級和下一級的各單元排列位置是否在相同的坐標軸上。當該排列位置在相同的X-軸或Y-軸的任何一個坐標軸上時，程序繼續(xù)執(zhí)行到步驟S4。當該排列位置不在相同的X-軸或Y-軸的任何一個坐標軸上時，程序繼續(xù)執(zhí)行到步驟S6。
當前一級和下一級的各功能單元排列位置在相同的坐標軸上，并且程序繼續(xù)執(zhí)行到步驟S4時，在步驟S41中讀出各功能單元的排列坐標。
此后，確定下一級功能單元Y-坐標和前一級功能單元Y-坐標之間的差值，并且在步驟S42中判斷該差值是否等于“0”，當該差值是“0”時，則判定各功能單元被排列在相同的X-軸上。
接著在步驟S43中，確定下一級功能單元X-坐標和前一級功能單元X-坐標間的差值，并且在步驟S44中判斷該差值是正值或者負值。
當該差值為正時，判定前一級功能單元置于左側(cè)，而下一級功能單元置于右側(cè)，可以看出，在兩個功能單元之間信號的流動是從左側(cè)流向右側(cè)。
因此，當對圖6中說明的有輸入輸出端的功能單元3進行排列時，兩個排列方向都定為90°，使前一級功能單元的輸出端和下一級功能單元的輸入端相對。
另一方面，當在步驟S44中判定前一級功能單元置于右側(cè)、后一級功能單元置于左側(cè)時，按類似的方法排列方向確定為270°。
并且在步驟S42中判定前一級和下一級各自的功能單元排列在Y軸上，在步驟S47-S50中，確定前一級和下一級各自的功能單元的方向。
因此，在相同的坐標軸上把前一級功能單元的輸出端和后一級功能單元的輸入端排列成相對的位置。此外，由于布線線型的特征是自動布線工具的直線型布線流程放在前面，所以，正、負相各自的布線線路按相同的長度、以最小的距離連接。
當前一級和下一級各自的單元的排列位置不在相同的坐標軸上且程序繼續(xù)執(zhí)行到步驟S6時，在步驟S61中計算前一級和下一級功能單元的X坐標和Y坐標，并且在步驟S62中確定該計算結(jié)果間的差值。
在本實施例中，功能單元按X或Y-坐標較短的距離移動。因此，在步驟S63中判斷正值或者負值，當該值為正時，移動下一級功能單元的Y-坐標，另一方面，當該值為負時，移動下一級功能單元的X-坐標。
當移動Y-坐標時，移動下一級功能單元的Y-坐標和前一級功能單元Y-坐標之間的距離。另一方面移動X-坐標，按類似的方法來移動X-坐標的距離差。
參考圖7，在這種情況下，當信號流動經(jīng)過與功能單元121、124和125類似的功能單元124按90°改變時，根據(jù)布線線路W3B來確定功能單元155的排列坐標。因此，功能單元124的輸出端坐標和功能單元155的輸入端坐標被互相確定。
此外，當在步驟S64中移動Y-坐標時，在步驟S66中判斷在移動位置上是否排列了其他功能單元。
并且根據(jù)與移動位置的排列坐標進行比較，來判斷所有排列的功能單元是否存在相同的坐標，當存在相同坐標時，在步驟S67中比較兩個坐標之間的優(yōu)先權(quán)。
當處于移動位置的功能單元的優(yōu)先權(quán)比臨界路徑信息301的優(yōu)先權(quán)高時，在步驟S68中移動的功能單元的Y-坐標在每一個單元上傳輸，并且，這個操作一直重復到該功能單元不與其他功能單元相交為止。
此外，程序轉(zhuǎn)到步驟S2，并且在步驟S4中各過程調(diào)整方向。
對下一級功能單元順序重復這個操作，所有的功能單元排列在相同的X-軸或Y-軸上。
此外，當在步驟S63中判斷的下一級功能單元的X-坐標被移動時，在與Y-軸移動程序的步驟S66-S69相同的步驟S70中傳輸該功能單元，因此其排列位置和方向被調(diào)整。
接著將用圖4中說明的第三實施例的半導體集成電路器件的單元陣列來描述本實施例的程序流向。
在圖7中，第一實施例的功能單元排列在按內(nèi)部邏輯區(qū)域形成的陣列中。此外，如圖7所示，功能單元111-115、121-124、131-135、141-144和151-155在端點之間被連接起來。
這里，將再次對與本實施例的排列布線流程圖有關(guān)的功能單元113、153、155、121和124做出說明。
如前所述，各功能單元的輸入端TI、TIM在該單元的上部、輸出端TO、TOB在該單元的下部，并且按0°方向排列。
另外，功能單元121和124各自的輸入端TI、TIM在該單元的左側(cè)，輸出端TO、TOB在各該單元的右側(cè)，并且按90°方向排列。
在這種場合下，功能單元113的輸出和功能單元153的輸入經(jīng)過正相信號布線線路W1和負相信號布線線路W1B連接在一起。
此外，功能單元121的輸出和功能單元124的輸入經(jīng)過正相信號布線線路W2和負相信號布線線路W2B被連接在一起。
并且，功能單元124的輸出和功能單元155的輸入經(jīng)過正相信號布線線路W3和負相信號布線線路W3B連接在一起。
當功能單元的單元長度L1為100μm、邊的長度D1是50μm、邊的長度D2是25μm時，在一條線上的陣列的間距X方向為100μm、Y方向為150μm，是X方向間距的1.5倍。
此外，當功能單元的輸入端TI、TIB和輸出端TO、TOB與單元的邊緣相隔10μm時，功能單元113和153之間的流動信號直接從功能單元113流向功能單元153。
因此，113和153這兩個功能單元的排列方向變?yōu)?°，并且在相同的Y-軸上功能單元113的輸出端與功能單元153的輸入端相對。
當在這些功能單元之間執(zhí)行自動布線程序時，端點間的距離變?yōu)閮蓚€單元的總長200μm與各單元的邊緣與各功能單元內(nèi)端點間的距離之和，總共為220μm。此外，正、負相各端點的位置在相同Y坐標的同一個X-軸上，因此兩條線段相等。
在常規(guī)單元結(jié)構(gòu)中，即使當正、負相之間較短的布線線路等于200μm時，如果用300μm較長的布線線路連接，那么100μm的備用布線線路必須加到較短的線上。
比較起來，在本發(fā)明中正、負相布線線路的長度都為200μm，因此，能夠有效地克服由100μm的備用布線線路造成的定時邊界和功率的增加。
權(quán)利要求
1．具有功能單元的半導體集成電路器件，該功能單元中設置了構(gòu)成電流型邏輯形式的器件，輸入和輸出信號是互補信號，其特征在于所述功能單元有中心點；并且，所述功能單元按十字型排列，以便將所述器件排列成相對于中心點每旋轉(zhuǎn)90°呈對稱。
2．權(quán)利要求1所述的半導體集成電路器件，其特征在于所述器件包括多個晶體管。
3．權(quán)利要求2所述的半導體集成電路器件，其特征在于多個電阻在所述功能單元中進一步排列；并且，所述各電阻排列在所述晶體管外部的所述功能單元的成90°的各邊上。
4．權(quán)利要求1所述的半導體集成電路器件，其特征在于所述功能單元在X方向有第一尺寸并且在Y方向有第二尺寸；所述半導體集成電路器件有第一單元陣列；和所述第一單元陣列包括在第一坐標上排列作為參考功能單元的所述功能單元；在陣列中按第一坐標的第一尺寸的間距沿X-方向排列的所述多個功能單元；和在陣列中按第一坐標的第二尺寸的1.5倍的間距沿Y-方向排列的所述多個功能單元。
5．權(quán)利要求4所述的半導體集成電路器件，其特征在于所述功能單元在第二坐標上排列，所述第二坐標沿X-方向按第一坐標的第一尺寸的1/2移動、沿Y-方向按第一坐標的第二尺寸的3/4移動所述半導體集成電路器件有第二單元陣列；并且，所述第二單元陣列包括在陣列中按第二坐標的第一尺寸的間距沿X-方向排列的所述多個功能單元；和在陣列中按第二坐標的第二尺寸1.5倍的間距沿Y-方向排列的所述多個功能單元。
6．有功能單元的半導體集成電路器件，所述功能單元中的器件由被排列的電流型邏輯形式的邏輯電路構(gòu)成，輸入和輸出信號是互補信號，其特征在于所述功能單元有中心點，X-軸和Y-軸通過中心點；并且，所述功能單元被排成十字型，以便排列所述器件呈線性對稱于X-軸和Y-軸。
7．權(quán)利要求6所述的半導體集成電路器件，其特征在于所述器件包括多個晶體管。
8．權(quán)利要求7所述的半導體集成電路器件，其特征在于在所述功能單元中進一步排列多個電阻；并且，所述各電阻排列在晶體管外側(cè)的所述功能單元成90°的各邊上。
9．權(quán)利要求6所述的半導體集成電路器件，其特征在于所述功能單元在X-方向有第一尺寸、在Y-方向有第二尺寸；所述半導體集成電路器件有第一單元陣列；并且，所述第一單元陣列包括排列在第一坐標上作為參考功能單元的所述功能單元；在陣列中按第一坐標的第一尺寸的間距沿X-方向排列的所述多個功能單元；在陣列中按第一坐標的第二尺寸的1.5倍間距沿Y-方向排列的所述多個功能單元；
10．權(quán)利要求9所述的半導體集成電路器件，其特征在于所述功能單元在第二坐標上排列，所述第二坐標沿X-方向按第一坐標的第一尺寸的1/2移動、沿Y-方向按第一坐標的第二尺寸的3/4移動；所述半導體集成電路器件有第二單元陣列；并且，所述第二單元陣列包括在陣列中按第二坐標的第一尺寸的間距沿X-方向排列的所述多個功能單元；在陣列中按第二坐標的第二尺寸的1.5倍間距沿Y-方向排列的所述多個功能單元；
11．有功能單元的半導體集成電路器件，所述功能單元設置了構(gòu)成電流型邏輯形式的邏輯電路的器件，輸入和輸出信號是互補信號，其特征在于包括布線網(wǎng)格，用于自動連接布線線路，所述布線網(wǎng)格有X-軸和Y-軸；第一功能單元，其最少有一個輸入端并且在所述布線網(wǎng)格上排列；第二功能單元，其最少有一個輸出端并且在所述布線網(wǎng)格上排列；輸入端和輸出端被放置在相同的X-軸或Y-軸上。
12．在有功能單元的半導體集成電路器件中排列功能單元的方法，在所述功能單元中，排列了構(gòu)成電流型邏輯形式的器件，輸入和輸出信號為互補信號，所述功能單元排成十字型，以將所述單元排列成相對于中心點每旋轉(zhuǎn)90°呈對稱，所述方法包括如下步驟根據(jù)電路連接數(shù)據(jù)信息和自動布線數(shù)據(jù)庫，讀出前一級所述功能單元和下一級所述功能單元的坐標；判斷前一級所述功能單元和下一級功能單元是否在相同的X-軸或Y-軸上；并且，當所述功能單元在相同的坐標軸上時，調(diào)整所述功能單元的排列方向；當所述功能單元不在相同的坐標軸上時，調(diào)整所述功能單元的排列位置和排列方向。
13．權(quán)利要求12所述的方法，其特征在于調(diào)整排列方向的步驟包括根據(jù)所述功能單元的坐標，確定前一級所述功能單元和下一級所述功能單元之間的相對位置關(guān)系；根據(jù)相對位置關(guān)系檢測傳輸信號的方向；并且，使前一級所述功能單元的輸出端和下一級所述功能單元的輸入端相對。
14．權(quán)利要求12所述的方法，其特征在于調(diào)整排列位置和排列方向的步驟包括當所述功能單元不在相同的X-軸和Y軸上時，根據(jù)前一級所述功能單元和下一級所述功能單元的排列坐標，確定下一級所述功能單元的移動坐標軸和移動方向；將下一級所述功能單元移入預定的位置。
全文摘要
在有功能單元的半導體集成電路器件中，其中設置了構(gòu)成電流型邏輯(CML)類型的器件，輸入和輸出信號為互補信號，功能單元排列成十字型，以將器件排列成相對于中心點每旋轉(zhuǎn)90°呈對稱。
文檔編號H01L21/70GK1227414SQ9910079
公開日1999年9月1日 申請日期1999年2月26日 優(yōu)先權(quán)日1998年2月26日
發(fā)明者原山政弘 申請人:日本電氣株式會社