專利名稱：動態(tài)隨機存取存儲器單元裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DRAM(動態(tài)隨機存儲器)單元裝置，意即帶有動態(tài)隨機存取的一種存儲器單元裝置，及其制造方法。
在開發(fā)各種DRAM單元裝置時力求提高存儲密度。當(dāng)今在各DRAM單元裝置中幾乎僅僅采用所謂的單晶體管存儲器單元。一個單晶體管存儲器單元包括一個晶體管和一個電容器。信息以表示邏輯量0或1的電荷形式存儲在電容器中。通過經(jīng)一字線地控制晶體管可以經(jīng)一位線讀出此信息。晶體管大多是連接在位線和電容器之間的(參閱例如DE 19519 160)。電容器的一個與晶體管連接的第一電容器電極上的電荷上讀出信息時決定著位線上的電壓。將電容器的一個不與晶體管連接的第二電容器電極恒定地保持在工作電壓之半上。通過位線上的電壓和工作電壓半值之差形成的電壓信號相當(dāng)于此信息。第二電容器電極上的電荷保持未被利用。
從US4 630 088中公開了一種DRAM單元裝置，其中，一個電容器是連接在一個位線和一個晶體管之間的。在此與位線連接的電容器電極的電荷用來形成信息與之相當(dāng)?shù)碾妷盒盘枴?br> 在T.Inaba及其它著者的用于1V 4Gb DRAM的250mV位線交替電路中，1995年超大規(guī)模集成電路研討會技術(shù)文獻摘要第99和100頁，建議一種DRAM單元裝置，在此DRAM單元裝置上一個晶體管是與一個第一位線連接的和一個電容器是與一個第二位線連接的。通過兩個位線的電壓差生成信息與之相當(dāng)?shù)碾妷盒盘?，并且通過兩個電容器電極上的電荷因此有效地生成一個電壓信號。在電容器充電時將工作電壓要么施加到第一位線上要么施加到第二位線上。將OV施加到各自的另外的位線上。第二位線布置在一個凹痕中和用作電容器電極。第一位線和第二位線互相平行地延伸。通過采用電容器的兩種電荷代替電容器的、一種電荷和通過在電容器充電時的所述位線控制，對電壓信號的同一強度來說比在帶有只有一個位線的各DRAM單元裝置上需要一個較小的工作電壓。較小的工作電壓意味著較少的損失功率和允許DRAM單元裝置的較高存儲密度。
從這些專利文獻DE195 19 160和DE196 37 389中公開了自校準(zhǔn)地，意即不采用應(yīng)校準(zhǔn)的各掩模生成DRAM單元裝置的各字線。為此生成互相平行延伸的各第一溝槽，通過析出和反刻蝕材料使這些溝槽變窄。垂直于這些第一溝槽生成各第二溝槽，這些第二溝槽的寬度與各第一溝槽的原來寬度一致。因此這些變窄的第一溝槽比各第二溝槽窄。為了生成各字線析出和反刻蝕材料，由此自校準(zhǔn)地產(chǎn)生平行于這些第二溝槽延伸的，環(huán)形包圍各晶體管的各字線。
在Y.Nishioka及其它著者的，應(yīng)用X射線光刻的千兆位規(guī)模的，帶有新式簡單Ru(釕)/Ba(鋇)，Sr(鍶)TiO3(氧化鈦)/Ru(釕)堆疊電容器的DRAM單元，IEDM95,903頁中，說明了一種DRAM單元裝置，在此DRAM單元裝置上一個晶體管是連接在一個電容器和一個位線之間的。此電容器是布置在此晶體管上方的?；ハ喔糸_的電容器電極是配備一種電容器電介層的，一個電容器板界靠在此電容器電介層上的。
基于本發(fā)明的問題在于說明一種以對千兆位代所要求的存儲密度可制造的DRAM單元裝置。此外應(yīng)說明用于制造這樣DRAM單元裝置的一種方法。
通過按權(quán)利要求1的DRAM單元裝置以及按權(quán)利要求4用于其制造的方法解決此問題。從其余各權(quán)利要求引出本發(fā)明的各其它發(fā)展。
在一種按本發(fā)明的DRAM單元裝置上一個上位線是布置在電容器之上的和此電容器是布置在晶體管之上的。電容器一個與此晶體管連接的第一電容器電極的各側(cè)壁配備了一種電容器電介層。此上位線界靠到電容器電介層上并且環(huán)形地包圍第一電容器電極。上位線也用作為第二電容器電極。在第二電容器電極上的一種電荷在讀出一種存儲的信息時生成一個此信息與之相當(dāng)?shù)碾妷盒盘枴?br> 如果安排一個外加的下位線的話是有利的。然后晶體管是連接在第一電容器電極和下位線之間的。下位線在上位線之下和平行于上位線延伸。通過采用兩個位線可以像遠在上面所述那樣采用一種較小的工作電壓?？梢苑糯箅妷盒盘杹泶鏈p小工作電壓。也可以既減小工作電壓也放大電壓信號。
如果放棄下位線的話，可將晶體管的一個源/漏區(qū)連接到一個通常為工作電壓之半的恒電位上。
安排了互相平行延伸的各第一溝槽和橫對這些第一溝槽延伸的各第二溝槽，這些第二溝槽互相隔開互相相鄰的各第一電容器電極；并且DRAM單元裝置的各上位線是布置在這些第二溝槽中的。這些第一溝槽是布置在沿上位線互相相鄰的各第一電容器電極之間的。這些第一溝槽也就是橫對上位線延伸。這些第二溝槽是布置在橫對上位線的各相鄰第一電容器電極之間的。這些第二溝槽也就是主要平行于上位線延伸。
這些第一溝槽比各第二溝槽窄。用一種與當(dāng)今技術(shù)水準(zhǔn)相比較小的過程花費，在同時為高存儲密度下可以制造此DRAM單元裝置。通過析出和反刻蝕材料的方法在生成電容器電介層之后自校準(zhǔn)地生成上位線。在此析出材料的厚度是這樣的，使得此材料充填這些第一溝槽面不充填各第二溝槽。一直刻蝕到部分地暴露出每個第二溝槽的底面時為止。由此自校準(zhǔn)地和平行于各第二溝槽地產(chǎn)生上位線。此上位線環(huán)形地包圍第一電容器電極。此自校準(zhǔn)的生成一方面意味著一種過程簡化，因為不生成光刻結(jié)構(gòu)化的各掩模。另一方面此自校準(zhǔn)的生成允許提高存儲密度，因為取消了隨著采用各掩模而帶來的對校準(zhǔn)偏差的必要考慮。
為了生成各第一電容器電極可首先生成一個層。通過各第一溝槽和各第二溝槽彼此層形成結(jié)構(gòu)。各第一溝槽和各第二溝槽隔斷此層。從此結(jié)構(gòu)化的層產(chǎn)生各互相隔開的第一電容器電極。
在方法過程中使這些溝槽變窄屬于本發(fā)明的范圍。在此情況下首先生成帶有例如各第二溝槽寬度的各第一溝槽，并且隨后使這些第一溝槽變窄。特別有利的是一種這樣的為了達到高存儲密度的方法，因為首先用一種相當(dāng)于在所采用工藝技術(shù)中可制造的最小結(jié)構(gòu)尺寸的寬度生成各第一溝槽和各第二溝槽。
通過析出和反刻蝕材料直到在各第一溝槽的各側(cè)壁上形成側(cè)壁時為止的方法，在生成各第二溝槽之前使各第一溝槽變窄，以此方法可實現(xiàn)各第一溝槽的變窄。優(yōu)先從像層的材料那樣的同一材料生成這些側(cè)壁。
如果這些側(cè)壁由導(dǎo)電材料制成的話，它們則作為各第一電容器電極的各部分起作用。在此情況下沿上位線互相相鄰各第一電容器電極之間的各間距比橫對上位線互相相鄰各第一電容器電之間的各間距小。
如果這些側(cè)壁由非導(dǎo)電材料制成的話，它們則不作為各第一電容器電極的各部分起作用。
為了實現(xiàn)高的存儲密度，當(dāng)相鄰各第一溝槽中心線之間的各間距和相鄰各第二溝槽中心線之間的各間距同樣大小時，并且同樣地相當(dāng)于在所采用工藝技術(shù)中可制造的最小結(jié)構(gòu)尺寸時，這是有利的。沿上位線互相相鄰的各第一電容器電極各中心點之間的各間距則是等于橫對上位線互相相鄰各第一電容器電極中心點之間的各間距。
當(dāng)上位線覆蓋此第一電容器電極時，對于放大電容器電容是有利的。為此例如在生成電容器電介層之后析出一種第一材料直到充填各第一溝槽而不充填第二溝槽時為止。隨后通過析出一種第二材料充填各第二溝槽。通過反刻蝕此第二材料暴露出第一材料的位于各第二溝槽之外的各部分以及第一材料的位于各第二溝槽各側(cè)壁范圍中的各部分。通過熱氧化在第一材料的這些暴露部分上產(chǎn)生各輔助結(jié)構(gòu)。隨后通過對這些輔助結(jié)構(gòu)有選擇性地刻蝕第二材料的方法去除此第二材料。通過對這些輔助結(jié)構(gòu)選擇性地各向異性刻蝕第一材料，從第一材料中產(chǎn)生這些上位線，由于各輔助結(jié)構(gòu)的保護作用這些上位線在刻蝕時覆蓋這些第一電容器電極。這些輔助結(jié)構(gòu)起掩模作用，沒有光刻地，意即針對這些第一電容器電極自校準(zhǔn)地生成這些掩模。
通過其它各種方法從第一材料的各部分中生成這些輔助結(jié)構(gòu)屬于本發(fā)明的范圍。重要的是可以對這些輔助結(jié)構(gòu)選擇性地去除此第一材料。
當(dāng)此晶體管是一種垂直晶體管時，對于提高存儲密度是有利的。
以下用在各圖中表示的一個實施例詳述本發(fā)明。


圖1表示在已生成各第一溝槽和側(cè)壁之后的通過一個層的截面圖，此層已置放到一個帶有各接點的絕緣結(jié)構(gòu)上。在此圖中示意地表示了一個下位線和各晶體管的各位置。在以下各圖中不再表示此下位線和各晶體管的各位置。
圖2表示在已生成各第二溝槽和從此層中已生成各第一電容器電極之后的通過此層的截面圖，此截面圖垂直于出自圖1的截面圖。
圖3a表示在出自圖2各過程步驟之后的，和在已生成一個電容器電介層，一個薄層和一個第一輔助結(jié)構(gòu)之后的，出自圖1的截面圖。
圖3b表示在出自圖3a的這些過程步驟之后的出自圖2的截面圖。
圖4表示在已生成一個第二輔助結(jié)構(gòu)之后，已去除第一輔助結(jié)構(gòu)之后和已生成各上位線之后的，出自圖3b的截面圖。
圖5表示在出自圖4這些過程步驟之后的，通過此層的一個截面圖，此截面圖垂直于出自圖3a的截面圖和垂直于出自圖3b的截面圖。
這些圖是不按比例的。
在實施例中生成與各下位線B1連接的各晶體管T。將橫對這些下位線B1延伸的各字線(未表示)與各晶體管T的各柵電極連接。在這些晶體管T，這些下位線B1和這些字線上方生成一個絕緣的結(jié)構(gòu)Ⅰ。在此絕緣結(jié)構(gòu)Ⅰ中生成各自與各晶體管T中之一連接的各接點。為了生成一個層S析出厚度約為400nm的釕(參閱圖1)。通過例如用CCl2F2,O2,Ar的刻蝕生成在層S中互相平行延伸的各第一溝槽G1(參閱圖1)，這些第一溝槽隔斷層S。這些第一溝槽G1約為200nm寬。各相鄰第一溝槽G1各中心線的各間距約為200nm。為使這些第一溝槽G1變窄析出厚度約為50nm的釕，并且例如用CCl2F2,O2,Ar反刻蝕到在各第一溝槽G1的各側(cè)壁上生成各側(cè)壁SP時為止(參閱圖1)。
通過例如用CCl2F2,O2,Ar的掩?？涛g來刻蝕垂直于各第一溝槽G1延伸的，隔斷此層S的各第二溝槽G2(參閱圖2)。從此層S和從這些側(cè)壁SP由此主要產(chǎn)生長方體形的各第一電容器電極Sk。這些第一電容器電極Sk是經(jīng)這些接點K與這些晶體管T連接的。
為了生成一個電容器電介層Kd例如析出厚度約為10nm的BST(鈦酸鍶鋇)(參閱圖3a和3b)。此電容器電介層Kd覆蓋各第一電容器電極Sk的各側(cè)壁和一個上側(cè)面。為了生成一個薄的層Sd析出厚度約為50nm的就地摻雜多晶硅。此薄層Sd充填這些第一溝槽G1(參閱圖3a)而不充填這些第二溝槽G2(參見圖3b)。各自通過各第一電容器電極Sk之一，電容器電介層Kd的一部分和薄層Sd的一部分形成各電容器Ko。
為了生成各條狀第一輔助結(jié)構(gòu)H1析出厚度約為100nm的氮化硅，通過化學(xué)機械的拋光平面化此氮化硅和隨后刻蝕到部分地暴露出此薄層時為止。在這些第二溝槽G2之外和在這些第二溝槽G2各側(cè)壁的范圍內(nèi)暴露出此薄層Sd。由這些第一輔助結(jié)構(gòu)H1充填這些第二溝槽G2(參閱圖3b)。
通過熱氧化從薄層Sd各暴露部分中的各上部分生成由SiO2制的一個第二輔助結(jié)構(gòu)H2(參閱圖4)。隨后例如用H3PO4對SiO2選擇性地刻蝕氮化硅直到去除這些第一輔助結(jié)構(gòu)H1為止。由此暴露出在這些第二溝槽G2之內(nèi)的薄層各部分。通過對SiO2選擇性地例如用He,HBr,Cl2,C2F6刻蝕多晶硅部分地去除此薄層Sd直到暴露出電容器電介層的位于這些第二溝槽G2之內(nèi)的各部分為止。由此從此薄層Sd產(chǎn)生平行于這些第二溝槽G2延伸的各上位線B2，這些位線環(huán)形地包圍和覆蓋這些配備有電容器電介層Kd的第一電容器電極Sk(參閱圖4和5)。這些上位線B2部分地用作為是各電容器Ko部分的各第二電容器電極。
可以設(shè)想同樣屬于本發(fā)明范圍的實施例的多種變型。所說明的各層，各溝槽和各結(jié)構(gòu)的尺寸尤其可以與各自的要求相適配。
既可在析出期間也可在析出之后摻雜多晶硅。
不采用薄層用的摻雜多晶硅，也可以采用例如像金屬硅化物和/或各種金屬那樣的各種其它導(dǎo)電材料，為了能生成這些第二輔助結(jié)構(gòu)，可以通過氧化或析出一種合適的層，化學(xué)地轉(zhuǎn)換這些材料。
不采用這些第一電容器電極用的釕，也可以采用其它各種導(dǎo)電材料。用于此的實例是例如像氮化鈦那樣的各種金屬氮化物，半導(dǎo)體材料，像鎢那樣的各種金屬或各種金屬硅化物。
可以放棄這些下位線。
權(quán)利要求
1．DRAM單元裝置，其特征在于，一其中，一個第一電容器電極(Sk)是電容器(Ko)的部分；一其中，第一電容器電極(Sk)的各側(cè)壁是配備一個電容器電介層(Kd)的；-其中，一個與電容器(Ko)連接的，也起第二電容器電極作用的上位線(B2)環(huán)形地包圍配備了電容器電介層(Kd)的第一電容器電極(Sk)，-其中，一個晶體管(T)是布置在電容器(Ko)之下的并與第一電容器電極(Sk)連接的；-其中，，布置在沿上位線(B2)各相鄰第一電容器電極(Sk)之間的各第一溝槽(G1)是比布置在橫對此上位線(B2)各相鄰第一電容器電極(Sk)之間的各第二溝槽(G2)窄。
2．按權(quán)利要求1的DRAM單元裝置，其特征在于，-其中，各相鄰第一溝槽(G1)的中心線之間的間距等于各相鄰第二溝槽(G2)的中心線之間的間距。
3．按權(quán)利要求1或2的DRAM單元裝置，其特征在于，-其中，上位線(B2)覆蓋第一電容器電極(Sk)。
4．用于制造DRAM單元裝置的方法，其特征在于，-其中，在一個晶體管(T)之上如此生成作為電容器(Ko)部分的一個第一電容器電極(Sk)，使得此電容器電極與此晶體管(T)連接，-其中，第一電容器電極(Sk)的各側(cè)壁配備了一個電容器電介層(Kd)，-其中，如此生成一個與電容器(Ko)連接的上位線(B2)，使得此上位線環(huán)形地包圍配備有電容器電介層(Kd)的第一電容器電極(Sk)，-其中，生成基本上為互相平行延伸的各第一溝槽(G1)，-其中，橫對這些第一溝槽(G1)生成基本上為互相平行延伸的各第二溝槽(G2)，-其中，如此生成各第一溝槽(G1)和各第二溝槽(G2)，使得各第一溝槽(G1)比各第二溝槽窄，一其中，通過析出和各向異性地刻蝕材料自校準(zhǔn)地生成平行于這些第二溝槽(G2)延伸的各上位線(B2)。
5．按權(quán)利要求4的方法，其特征在于，-其中，生成介于要生成的各第一電容器電極(Sk)之間的這些第一溝槽(G1)，這些第一溝槽是沿要生成的上位線(B2)互相相鄰的，-其中，如此生成在一個層(S)中的這些第一溝槽(G1)，使得這些第一溝槽隔斷此層(S)，-其中，析出和反刻蝕材料，由此產(chǎn)生使這些第一溝槽(G1)變窄的各隔壁(Sp)，-其中，生成介于要生成的各第一電容器電極(Sk)之間的這些第二溝槽(G2)，這些第二溝槽是橫對要生成的上位線(B2)互相相鄰的，-其中，如此生成在此層(S)中的這些第二溝槽(G2)，使得這些第二溝槽(G2)隔斷此層(S)并比通過這些側(cè)壁(Sp)而變窄的各第一溝槽(G1)寬，-其中，從層(S)中產(chǎn)生每個第一電容器電極(Sk)的至少一個部分，通過生成這些第一溝槽(G1)和這些第二溝槽(G2)使此層形成結(jié)構(gòu)，-其中，生成電容器電介層(Kd)，-其中，，以這樣的厚度析出材料，使得充填這些第一溝槽(G1)而不充填這些第二溝槽(G2)，通過此方法自校準(zhǔn)地生成此上位線(B2)，并且通過各向異性地刻蝕材料暴露出電容器電介層(Kd)的位于這些第二溝槽(G2)中的各部分，由此此上位線(B2)平行于這些第二溝槽(G2)延伸。
6．按權(quán)利要求4或5的方法，其特征在于，-其中，在生成電容器電介層(Kd)之后析出一種第一材料，由此充填滿這些第一溝槽(G1)而不充填滿這些第二溝槽(G2)，-其中，析出一種第二材料，由此充填帶有各第一輔助結(jié)構(gòu)(H1)的這些第二溝槽(G2)，-其中，刻蝕此第二材料直到部分地暴露出各第二溝槽(G2)之外的和在各第二溝槽(G2)各側(cè)壁的范圍中的第一材料時為止，-其中，從第一材料已暴露出各部分中的各部分生成各第二輔助結(jié)構(gòu)(H2)，-其中，去除這些第一輔助結(jié)構(gòu)(H1)，-其中，對這些第二輔助結(jié)構(gòu)(H3)選擇性地刻蝕第一材料直到生成互相隔開的各上位線(B2)時為止。
全文摘要
一個存儲器單元包括至少一晶體管(T)和一個與上位線(B2)連接的電容器(Ko)。此電容器(Ko)包括一布置在晶體管(T)上方的和與晶體管(T)連接的第一電容器電極(Sk)。各溝槽(G1，G2)可以自校準(zhǔn)地生成此上位線，這些溝槽布置在這些第一電容器電極(Sk)之間。從一個由這些溝槽(G1，G2)結(jié)構(gòu)化的層(S)中可生成每個第一電容器電極(Sk)的至少一個部分。通過各側(cè)壁(Sp)可使各溝槽(G1)變窄。
文檔編號H01L21/8242GK1227415SQ99101069
公開日1999年9月1日 申請日期1999年1月12日 優(yōu)先權(quán)日1998年1月12日
發(fā)明者F·霍夫曼, L·里施, W·克勞施奈德, W·勒斯納 申請人:西門子公司