專利名稱：存儲(chǔ)器單元裝置及其制造方法
存儲(chǔ)器單元用于各廣泛的工藝技術(shù)領(lǐng)域。在這些存儲(chǔ)器單元上可以既涉及稱為ROM(Read Only Memory)的只讀存儲(chǔ)器也涉及稱為PROM(Programmable ROM)的可編程存儲(chǔ)器。
在半導(dǎo)體襯底上的各種存儲(chǔ)器單元裝置其特征在于，它們?cè)试S自由選擇地存取在其中存儲(chǔ)的信息。這些存儲(chǔ)器單元裝置含有大量晶體管。在讀出過(guò)程中確定電流是否流過(guò)或不流過(guò)一個(gè)晶體管。在此使各邏輯狀態(tài)1或0從屬于通過(guò)晶體管的電流或晶體管的截止。通常通過(guò)采用各MOS(金屬氧化物半導(dǎo)體)晶體管實(shí)現(xiàn)信息的存儲(chǔ)，這些MOS晶體管的溝道區(qū)具有一種相應(yīng)于所希望截止性能的摻雜。
在DE-OS 195 10 042中推薦了一種含有以行布置的MOS晶體管的存儲(chǔ)器單元裝置。這些MOS晶體管在每個(gè)行中是串聯(lián)的。為了提高存儲(chǔ)密度在各條形縱向溝槽的底上和在襯底表面上的各相鄰條形縱向溝槽之間各自交替地布置各相鄰的行。互相連接的各源/漏區(qū)是構(gòu)成為相關(guān)連的摻雜區(qū)的。通過(guò)一種按行方式的控制能夠讀出此存儲(chǔ)器單元裝置。
此存儲(chǔ)器單元裝置，其特征在于，用于存儲(chǔ)器單元所要求的面積需求已從4F2減少到2F2，在此F是用于制造所采用光刻過(guò)程的最小結(jié)構(gòu)寬度。不利地卻是進(jìn)一步提高每面積單元上的存儲(chǔ)器數(shù)量是不可能的。
由US-RS 5 409 852公開(kāi)了為提高存儲(chǔ)密度互相疊起布置各MOS晶體管。為了接點(diǎn)接通這樣的各晶體管采用掩蓋的摻雜層，這些層是相應(yīng)地形成結(jié)構(gòu)的并且是用各金屬接點(diǎn)連接的。
本發(fā)明的任務(wù)在于避免當(dāng)今技術(shù)水準(zhǔn)的這些缺點(diǎn)。尤其應(yīng)創(chuàng)造一種存儲(chǔ)器單元裝置，在此存儲(chǔ)器單元裝置上可以在盡可能小的空間上布裝盡可能大數(shù)量的存儲(chǔ)器單元。
通過(guò)按權(quán)利要求1的一種存儲(chǔ)器單元裝置以及按權(quán)利要求14的用于其制造的一種方法解決此任務(wù)。本發(fā)明的各其它發(fā)展源于其余各權(quán)利要求。
在半導(dǎo)體襯底主面上布置著探出半導(dǎo)體襯底主面的各接片(Stege)。這些接片各自具有一個(gè)摻雜層疊，在此互相相鄰各層是各自以相反導(dǎo)電型摻雜的。每三個(gè)相鄰的摻雜層形成兩個(gè)源/漏區(qū)和場(chǎng)效應(yīng)控制晶體管的一個(gè)溝道區(qū)。層疊的至少一個(gè)側(cè)壁是各自配備了柵極電介層的。各自在層疊各側(cè)壁范圍里界靠在柵極電介層的各字線橫對(duì)這些接片延伸。起著源/漏區(qū)作用的這些摻雜層同時(shí)起著存儲(chǔ)器單元裝置的各位線的作用。在存儲(chǔ)器中安排了這么多的摻雜層，使得由這些摻雜層實(shí)現(xiàn)至少兩個(gè)相疊布置的晶體管，這些晶體管是經(jīng)一個(gè)起共同源/漏區(qū)作用的共同摻雜層串聯(lián)的。
在此存儲(chǔ)器單元裝置中介于各字線之一的和一個(gè)作為溝道區(qū)起作用的摻雜層以及作為各源/漏區(qū)起作用的兩個(gè)相鄰摻雜層之間的交叉點(diǎn)各自確定一個(gè)晶體管。串聯(lián)的各相鄰晶體管具有一個(gè)共同的源/漏區(qū)。在這些晶體管中的電流平行于層疊的側(cè)壁分布。
尤其在層疊中安排了這么多的摻雜層，以致于在這些接片中各自相疊地布置了4到32個(gè)晶體管，這些晶體管是各自經(jīng)一個(gè)作為共同源/漏區(qū)起作用的共同摻雜層串聯(lián)的。由此實(shí)現(xiàn)一種高存儲(chǔ)密度。
這些接片具有平行于襯底主面的一種條形截面。各相鄰接片尤其是互相平行地布置的。
橫對(duì)這些接片各自延伸著多個(gè)互相保持距離的字線。以此方式大量經(jīng)各自的字線可控制的晶體管是沿這些接片的縱向尺寸并排布置的。
本發(fā)明因此考慮了創(chuàng)造一種存儲(chǔ)器單元裝置，在此存儲(chǔ)器單元裝置上利用空間的全部三維來(lái)存儲(chǔ)和/或傳送信息。這通過(guò)相疊地布置N數(shù)目的晶體管來(lái)實(shí)現(xiàn)。在此每個(gè)存儲(chǔ)器所要求的面積需求從4F2減少到4F2/N。通過(guò)以N個(gè)晶體管互相疊起層疊的三維一體化實(shí)現(xiàn)這種面積的減小。
通過(guò)所示各晶體管的層疊實(shí)現(xiàn)按本發(fā)明的減小面積的目的。這些其它措施簡(jiǎn)化存儲(chǔ)器單元裝置的可制造性和導(dǎo)致一種盡可能高的轉(zhuǎn)換速度。因此這不取決于各所示特征的一個(gè)單項(xiàng)特征。這些在此采用的各概念是就其最廣泛的意義而言的。
尤其是柵極電介層的概念決不是指限制性地而言的。此概念既包括一種常規(guī)的電介層也包括帶有提高載流子俘獲截面的電介層，此電介層例如含有Si3N4,Ta2O5,Al2O3或TiO2。在此卻也可能涉及一種復(fù)合的柵極電介層，此柵極電介層例如帶有一種ONO(氧化物/氮化物/氧化物)序列的構(gòu)造，此序列具有一個(gè)第一SiO2層，一個(gè)Si3N4層和一個(gè)第二SiO2層。由此可以既構(gòu)成在制造過(guò)程中可編程的存儲(chǔ)器單元裝置又構(gòu)成在其運(yùn)行期間可重新編程的存儲(chǔ)器單元裝置。
這些晶體管在溝道區(qū)中具有不同的摻雜濃度，由此按本發(fā)明的一種發(fā)展進(jìn)行邏輯量0和1的存儲(chǔ)。在其中存儲(chǔ)著其中一個(gè)邏輯值的各晶體管在溝道區(qū)中具有一個(gè)第一摻雜材料濃度值，在其中存儲(chǔ)著一個(gè)第二邏輯值的各晶體管具有一個(gè)不同于第一摻雜材料濃度值的第二摻雜材料濃度值。這些在溝道區(qū)中的不同的摻雜材料濃度實(shí)現(xiàn)晶體管的不同起始電壓并且因此允許區(qū)分這些不同的邏輯值。
溝道區(qū)中各摻雜材料的各種濃度相互區(qū)別2至10倍，由此實(shí)現(xiàn)可靠地讀出存儲(chǔ)的信息。
其中一個(gè)摻雜材料濃度值合理地是位于0.5×1018cm-3和2×1018cm-3之間的范圍內(nèi)，而另一個(gè)摻雜材料濃度值位于0.5×1019cm-3和2×1019cm-3之間的范圍內(nèi)。
按本發(fā)明的一個(gè)另外的發(fā)展柵極電介層由帶有載流子俘獲阱的材料實(shí)現(xiàn)。尤其由多層系統(tǒng)形成此柵極電介層，在此多層系統(tǒng)上這些層之一比相鄰的各層具有提高的載流子俘獲截面。在柵極電介層中俘獲的載流子影響晶體管的起始電壓。在存儲(chǔ)器單元裝置的這種發(fā)展中通過(guò)有針對(duì)性地輸入載流子來(lái)存儲(chǔ)邏輯信息。
按本發(fā)明的一個(gè)其它的發(fā)展這些接片各自含有兩個(gè)由一個(gè)絕緣區(qū)隔開(kāi)的層疊。在此該絕緣區(qū)同樣可以構(gòu)成為條形的并且可確定兩個(gè)條形層疊。在此發(fā)展中在各接片的各相對(duì)側(cè)壁上實(shí)現(xiàn)各晶體管。以此方式進(jìn)一步提高存儲(chǔ)密度。
在此屬于本發(fā)明范圍的是，經(jīng)布置在半導(dǎo)體襯底中的和界靠到主面上的一個(gè)摻雜區(qū)來(lái)串聯(lián)各兩個(gè)布置在相鄰各接片中的層疊。此外可以通過(guò)布置在層疊和絕緣區(qū)之上的一個(gè)共同導(dǎo)電層串聯(lián)包含在一個(gè)接片中的各層疊。通過(guò)串聯(lián)各相鄰的層疊提高電平的數(shù)量。
按本發(fā)明的該存儲(chǔ)器單元裝置不局限在它的各組成部分的一種專門布局技術(shù)上。在此表示的空間布置卻是特別有利的。其它各電路元件可以具有任意的布置，而各晶體管的各有源區(qū)彼此重疊地相處。各晶體管的各其它組成部分也可以是以不同方式布置的。柵極電介層是垂直于半導(dǎo)體襯底的一個(gè)主面布置的，以此卻是可以實(shí)現(xiàn)特別良好的空間利用率。柵極電介層位于接片的一個(gè)側(cè)壁上，以此可合理地實(shí)現(xiàn)一種這樣的布置。
以不同的方式可實(shí)現(xiàn)各位線的接點(diǎn)接通，這些位線是相疊地布置在各層疊的每一個(gè)中的。此層疊尤其是可以各自如此結(jié)構(gòu)化的，使得在單元組的邊緣上暴露出各位線中的每一個(gè)。在此情況下在單元組的邊緣上此層疊具有階梯形截面，在此截面上布置在層疊中較遠(yuǎn)下方的各位線各自側(cè)向地探出布置在其上的各位線。
另可選擇地通過(guò)一個(gè)解碼器控制各相疊地布置的位線屬于本發(fā)明的范圍。尤其將解碼器實(shí)現(xiàn)在層疊中。為此安排了交叉此層疊的其它各選擇線。在介于各選擇線之一和層疊之間的交叉點(diǎn)上由此各自實(shí)現(xiàn)解碼器的一個(gè)晶體管。解碼器各晶體管的構(gòu)造是因此相似于存儲(chǔ)器單元組中各晶體管的構(gòu)造。各解碼器晶體管中的每一個(gè)是連接在兩個(gè)相鄰位線之間的。相疊地布置如在存儲(chǔ)器單元組中相疊地布置各晶體管那樣多的解碼器晶體管并且互相是串聯(lián)的。通過(guò)各解碼器晶體管溝道區(qū)中的不同的摻雜材料濃度實(shí)現(xiàn)各解碼器晶體管的各不同的起始電壓。當(dāng)必要時(shí)可以在一個(gè)接片中實(shí)現(xiàn)多個(gè)解碼器，存儲(chǔ)器單元裝置的各自晶體管是布置在這些解碼器之間的。以此方式避免經(jīng)這些位線的過(guò)大的電壓降。
為了制造存儲(chǔ)器單元裝置將各摻雜層置放在半導(dǎo)體襯底的主面上，在此相鄰的各摻雜層是各自以相反的導(dǎo)電型摻雜的。通過(guò)各摻雜層的結(jié)構(gòu)化形成各接片。各接片的至少一個(gè)側(cè)壁配備了柵極電介層。形成橫對(duì)各接片延伸的和各自在各接片側(cè)壁范圍中界靠到柵極電介層的各位線。
尤其通過(guò)外延置放這些摻雜層。尤其就地?fù)诫s進(jìn)行處延。如果應(yīng)以溝道區(qū)中不同摻雜的形式實(shí)現(xiàn)各種不同的信息的話，則通過(guò)注入在生長(zhǎng)含有溝道區(qū)的各自摻雜層之后調(diào)節(jié)各MOS晶體管用的摻雜材料濃度。
從各從屬權(quán)利要求中和從以下各優(yōu)先實(shí)施例的用各圖的表示中得出本發(fā)明的各其它優(yōu)點(diǎn)，特點(diǎn)和合理的發(fā)展。
由這些圖所示

圖1為一個(gè)存儲(chǔ)器單元裝置一個(gè)剖面的側(cè)視圖，圖2為圖1中所示存儲(chǔ)器單元裝置的放大剖面，圖3為用于控制包含于存儲(chǔ)器單元裝置中的各字線和位線的電路布置。
在圖1中所示的存儲(chǔ)器單元裝置上表示了形成兩個(gè)存儲(chǔ)器單元行的各接片10,20。這些接片10和20位于優(yōu)先由單晶硅制成的半導(dǎo)體襯底30的一個(gè)表面上。此半導(dǎo)體襯底30至少在單元組的范圍中用一種約為1017cm-3的摻雜材料濃度p摻雜的。各n摻雜的區(qū)90a是布置在半導(dǎo)體襯底30中的。這些區(qū)具有約為200nm的深度和為4×1919cm-3的摻雜材料濃度。在每個(gè)接片10,20之下布置了兩個(gè)n摻雜區(qū)90a。
各字線40布置在這些接片10和20上。這些字線40由一種導(dǎo)電材料制成，例如由一種高度摻雜的例如由多晶硅的半導(dǎo)體材料制成。由硅制成的各字線40可以外加地硅化?？墒峭瑯佑锌赡艿氖沁@些字線40由一種金屬制成。這些字線40主要平行于半導(dǎo)體襯底30的表面延伸，并且在此垂直于各接片10和20的縱向尺寸。
在圖2中表示了接片20的準(zhǔn)確構(gòu)造。這些接片10和20各自含有由一個(gè)絕緣區(qū)70互相隔開(kāi)的各層疊50和60。此絕緣區(qū)70具有SiO2。這些層疊50和60中的每一個(gè)含有多個(gè)相疊地布置的層。在此其中一個(gè)層疊50含有層90,93,100,103,110,113,120,123,130,133,140,143,150,153,160,163和170。另外的一個(gè)層疊60含有層90,95,100,105,110,115,120,125,130,135,140,145,150,155,160,165和170。這些層90,100,110,120,130,140,150,160和170具有n型的盡可能高的摻雜。由于這些n摻雜層90,100,110,120,130,140,150,160和170在存儲(chǔ)器單元中用作為各位線，它們具有盡可能高的像磷那樣摻雜材料濃度。為使串聯(lián)電阻保持盡可能地小，各位線中摻雜材料的濃度優(yōu)選大于5×1019cm-3。這些n參雜層90,100,110,120,130,140,150和160具有各自為50nm的厚度，n摻雜層170具有400nm的厚度。
其中之一的層疊50具有位于各n摻雜層90,100,110,120,130,140,150,160和170之間的各P摻雜層93,103,113,123,133,143,153和163,這些P摻雜層具有各自為100nm的厚度。在此各層93,113,123和163是高度摻雜的。其它各P摻雜層103,133,143和153相反地是低摻雜的。層疊60同樣地具有用P型摻雜材料摻雜的各層95,105,115,125,135,145,155和165,這些層具有各自為100nm的厚度。在此這些層105,135,145和165是高度摻雜的。其它各p摻雜層95,115,125和155相反地是低度摻雜的。此低度摻雜尤其位于1×1018cm-3的數(shù)量級(jí)上，而較高度摻雜尤其位于1×1019cm-3的數(shù)量級(jí)上。此低度和較高度摻雜有不同的起始電壓，并因此允許區(qū)別存儲(chǔ)的邏輯狀態(tài)0或1。用n型摻雜材料摻雜的各位線的摻雜尤其至少為4×1019cm-3，在此優(yōu)先為1×1020cm-3或更多的摻雜。在為4×1019cm-3摻雜材料濃度時(shí)這些位線具有約為2mΩcm的比電阻。
通過(guò)層疊60的相疊地布置的各層90,95,100,105,110,115,120,125,130,135,140,145,150,155,160,165,170形成八個(gè)相疊而處的晶體管。層疊50的相疊地布置的各層90,93,100,103,110,113,120,123,130,133,140,143,150,153,160,163,170同樣形成八個(gè)相疊而處的晶體管。在這些層疊50和60的側(cè)向上含有SiO2的各絕緣區(qū)175和185位于各接片10,20的邊緣區(qū)中。這些絕緣層175和185用作為由各層疊50和60形成的各晶體管用的柵極電介層。用作柵極電介層的各絕緣層175和185具有約為10nm的厚度。
為了實(shí)現(xiàn)各存儲(chǔ)器單元的可編程性，此柵極電介層合理地是由具有提高了載流子俘獲截面的材料制成。例如可以通過(guò)采用合適的如Si3N4的各種氮化物或如Ta2O5,Al2O3或TiO2的各種氧化物實(shí)現(xiàn)這一點(diǎn)。
如此來(lái)構(gòu)成這些存儲(chǔ)器單元行，使得由所謂的各細(xì)位線100至160的比電阻，由所謂的各粗位線90,90a和170的比電阻和由它們的長(zhǎng)度得出介于一個(gè)選出的存儲(chǔ)器晶體管和外圍設(shè)備之間的位線的有效電阻。層90和界靠的n摻雜區(qū)90a在此共同作為粗位線起作用。當(dāng)各位線長(zhǎng)度為2000F時(shí)，當(dāng)各位線的長(zhǎng)度和厚度各自為最小結(jié)構(gòu)寬度F時(shí)以及當(dāng)比電阻為1mΩcm時(shí)(這相當(dāng)于1×1020cm-3的摻雜)和當(dāng)最小結(jié)構(gòu)寬度F=0.5μm時(shí)產(chǎn)生為40kΩ的各粗位線的電阻。各細(xì)位線的電阻最高為20kΩ是值得追求的。介于具有這些尺寸的兩個(gè)位線之間的電容在1000個(gè)單元的長(zhǎng)度上為0.6pF。由此在最不利情況下產(chǎn)生一種最大為位于數(shù)量級(jí)2×(20+20)kΩ×0.6pF≈50ns上的存取時(shí)間。
各相鄰字線中心的間距例如為2F，在此F為最小可制造的結(jié)構(gòu)尺寸，并且例如在0.1μm和0.5μm之間。
這些接片10和20具有側(cè)壁。經(jīng)這些側(cè)壁延續(xù)各字線40。介于各位線90,100,110,120,130,140,150,160和170以及各字線40之間的各交叉點(diǎn)位于這些側(cè)壁上。此交叉區(qū)定義為存儲(chǔ)器單元。由此產(chǎn)生為4F2/N的面積需求。當(dāng)N=8的位線相疊地布置時(shí)，每個(gè)存儲(chǔ)器單元的面積需求為0.5F2，意即在F=0.5μm時(shí)0.125μm2。
在其中各字線40與各位線90,100,110,120,130,140,150,160和170交叉的范圍相當(dāng)于存儲(chǔ)器單元裝置的存儲(chǔ)器單元組。除此存儲(chǔ)器單元組之外還安排了未表示的各選擇開(kāi)關(guān)。這些選擇開(kāi)關(guān)具有各位選擇線。通過(guò)一種未表示的金屬化可將多個(gè)相疊起的位線匯總到一個(gè)節(jié)點(diǎn)上。在此節(jié)點(diǎn)和其它各摻雜層之間布置了如各位線匯總在節(jié)點(diǎn)中那樣多的位選擇線。
通過(guò)將解碼器一體化入單元組得出各位線的一種特別有利的連接。首先三維地，特別以各接片10和20所具有的相同結(jié)構(gòu)實(shí)現(xiàn)此一體化。為了讀出存儲(chǔ)器單元裝置至少安排了一個(gè)1從8(1aus8)的解碼器。此解碼器具有六個(gè)相繼的字線A,A,B,B,C,C(參閱圖3)，這些字線允許將每?jī)蓚€(gè)相疊起的位線(100至160)與各粗位線(90,170)導(dǎo)電地連接，(例如150與170和140與90)。由此從八個(gè)相疊起晶體管的層疊中選出一個(gè)芯層。這些MOS晶體管具有不同的起始電壓。在1從8解碼器的一個(gè)第一接片中各自交替相疊地布置一個(gè)具有較高起始電壓的MOS晶體管和一個(gè)具有較低起始電壓的MOS晶體管。在1從8解碼器的一個(gè)第一接片中各自交替相疊地布置兩個(gè)具有較高起始電壓的MOS晶體管和兩個(gè)具有較低起始電壓的MOS晶體管。在1從8解碼器的一個(gè)第三接片中各自相疊地布置四個(gè)具有較高起始電壓的MOS晶體管和四個(gè)具有較低起始電壓的MOS晶體管。每?jī)蓚€(gè)字線在此是沿第一接片，第二接片或第三接片的各互相相對(duì)而置的側(cè)壁布置的。這些界靠在同一芯層中的同一接片的各相對(duì)側(cè)壁上的MOS晶體管在此是互相互補(bǔ)的。從單元組僅引出這些粗位線90,170。通過(guò)相應(yīng)地控制解碼器來(lái)選出布置在其間的各細(xì)位線100,110,120,130,140,150,160。
在1從N解碼器上由單元組進(jìn)入外圍設(shè)備的各位線的網(wǎng)絡(luò)為2F。在1從2N解碼器上網(wǎng)格提高到4F。在1從4N解碼器上網(wǎng)格甚至于為8F。
可以如下地制造圖1中所示的存儲(chǔ)器單元裝置在例如由P摻雜的帶有2×1015cm-3基本摻雜材料濃度的單晶硅制的襯底30中，通過(guò)注入形成帶有例如為1×1017cm-3摻雜材料濃度的P摻雜阱。此P摻雜阱的深度優(yōu)先約為1μm。
通過(guò)以約為5×1015原子/cm2的劑量的和以例如為100keV的低注入能量的磷原子注入，經(jīng)一光掩模將這些n摻雜區(qū)90a制成為擴(kuò)散區(qū)。這些n摻雜區(qū)90a因此可以在已制成的存儲(chǔ)器單元中用作為源極或漏極。通過(guò)外延生長(zhǎng)和就地?fù)诫s制成后續(xù)的各n摻雜和低p摻雜層。
各n摻雜層90,100,110,120,130,140,150,160和170以及各弱p摻雜層95,103,115,125,133,143,153和155在數(shù)量級(jí)為5=1000℃的各種溫度下和在數(shù)量級(jí)為100Torr，即133毫巴的各種壓力下生長(zhǎng)。在由H2,SiH4和A3H3組成的混合氣體中進(jìn)行n摻雜。在由H2,SiH4和B2H6組成的混合氣體中進(jìn)行p摻雜。
在外延析出各自的層之后進(jìn)行注入，以此制備各較高p摻雜層。對(duì)此注入采用一種光掩模。例如用劑量約為3×1012cm-2和數(shù)量級(jí)為25keV的能量的硼進(jìn)行此注入。
最下面的n摻雜層90和n摻雜區(qū)90a比位于其上方的其它各n摻雜層100,110,120,130,140,150和160具有更大的層厚。實(shí)現(xiàn)此層90,90a的較大厚度的原因在于此層部分地位于主要為單晶的半導(dǎo)體襯底30之內(nèi)。尤其是當(dāng)半導(dǎo)體襯底30由單晶硅組成時(shí)，通過(guò)界靠在其上的n摻雜區(qū)90a來(lái)減小層90的電阻則是合理的。最上面的n摻雜層170是比這些層100,110,120,130,140,150和160構(gòu)成為較低電阻值的。例如通過(guò)由硅化物或金屬組成此最上面的n摻雜層170可以實(shí)現(xiàn)這一點(diǎn)。
隨后通過(guò)刻蝕生成溝槽結(jié)構(gòu)，使得在各接片10和20之間形成溝槽195。這些溝槽和層疊的寬度為F，各溝槽的深度位于N×(100nm+50nm)的數(shù)量級(jí)上，在此N主要位于4和32之間。
在刻蝕各溝槽195之后析出各字線40。例如通過(guò)首先在各已知的層生成方法中的一種方法上，例如在CVD(化學(xué)汽相淀積)法上保形地從多晶硅半導(dǎo)體材料或從金屬中析出一個(gè)層來(lái)實(shí)現(xiàn)這一點(diǎn)。隨后用常規(guī)的各種光刻過(guò)程步驟如此地結(jié)構(gòu)化此層，以致形成各單個(gè)字線40。將這些單個(gè)字線40之間的間距選得盡可能小。由所采用的光刻過(guò)程確定各位線兩個(gè)中心之間的間距下限。兩個(gè)相鄰字線40中心之間的間距因此為F。
在置放上各字線40之后可用一種合適的絕緣材料充填位于各接片10和20之間的溝槽。當(dāng)在各接片10和20之上應(yīng)置放含有導(dǎo)電線的各其它平面時(shí)，如此安置絕緣材料是特別合理的。
在此實(shí)施例的一種變型中通過(guò)互相連接各從屬的位線170將接片的相疊地布置的各晶體管的各層疊串聯(lián)。除此之外可通過(guò)互相連接各從屬的n摻雜區(qū)將布置在不同接片中的各層疊串聯(lián)。尤其通過(guò)構(gòu)成為共同摻雜區(qū)或構(gòu)成為共同層來(lái)實(shí)現(xiàn)這一點(diǎn)。由此可提高電平數(shù)量。
以下用圖3表示的，用于控制各字線和位線的電路布置是特別有利的。
在圖3表示的電路布置上涉及一種1從8的解碼器。此1從8解碼器是像上述那樣構(gòu)造的。在圖3中對(duì)于各n溝道MOS晶體管和對(duì)于與此互補(bǔ)的各p溝道MOS晶體管采用通常慣用的電路符號(hào)。解碼器是帶有多個(gè)數(shù)據(jù)輸入端的各種電路網(wǎng)絡(luò)，如此來(lái)控制這些數(shù)據(jù)輸入端，使得位于這些輸入端中的二進(jìn)制信息依次地位于一個(gè)共同的輸出端上。
在圖3中所示的像以上所述構(gòu)造的1從8解碼器上，從兩個(gè)任意相鄰的布置在接片中的位線中進(jìn)行一種選擇。以此讀出位于兩個(gè)位線之間的晶體管。通過(guò)用各層90和170的各位線相應(yīng)地控制解碼器電氣連接此兩個(gè)位線。這些位線90和170較粗并因此是比各層100至160的各位線較低電阻的。將層90和170轉(zhuǎn)接到未表示的分析電子裝置上。對(duì)此整個(gè)單元組進(jìn)行此選擇。該1從N的解碼器由LoG2(N)*2個(gè)字線組成，也即例如在N=16時(shí)由8個(gè)字線組成，在N=32時(shí)由10個(gè)字線組成。該1從N解碼器是像單元組的各存儲(chǔ)器模塊構(gòu)造的，也即比其余的尤其構(gòu)成為平面型的外圍設(shè)備是較高集成化的。主要的是在選擇電路的范圍中確定信息。在單元組中經(jīng)常地，例如典型地每200個(gè)字線重復(fù)此解碼器，對(duì)于減小各位線的有效電阻是有意義的。
可將一種這樣的解碼器一體化到單元組中而不致中斷此單元組。
可以通過(guò)聯(lián)接各位線進(jìn)一步降低有效電阻。
本發(fā)明不局限于這些所示的實(shí)施例。尤其可以調(diào)換各導(dǎo)電型n和p。
此外創(chuàng)造一種可編程存儲(chǔ)器單元裝置(PROM)屬于本發(fā)明范圍。通過(guò)由帶有電載流子俘獲阱的材料形成柵極電介層能夠以特別有利的方式實(shí)現(xiàn)這一點(diǎn)。尤其是通過(guò)一種ONO電介層(氧化物/氮化物/氧化物)代替此材料，此ONO電介層含有一個(gè)第一SiO2層，一個(gè)Si3N4層和一個(gè)第二SiO2層。
然后通過(guò)用電子注入來(lái)充填各俘獲阱實(shí)現(xiàn)存儲(chǔ)器單元裝置的編程。由此提高起始電壓，在此起始電壓下在起柵電極作用的各自的字線之下形成一種導(dǎo)電的溝道。經(jīng)過(guò)在編程期間施加電壓的時(shí)間和大小可以調(diào)整各自的起始電壓提高值。
在ONO電介層(氧化物/氮化物/氧化物)上可以取消單元組中的注入，以致于只需要在解碼器中的注入。在采用ONO電介層時(shí)例如通過(guò)電子的Fowler-Nordheim隧道貫通也通過(guò)熱電子注入可以實(shí)行電荷存儲(chǔ)和因此實(shí)現(xiàn)存儲(chǔ)器單元裝置的編程。
為了通過(guò)Fowler-Nordheim隧道貫通寫(xiě)入信息，經(jīng)從屬的字線和從屬的位線選出應(yīng)編程的存儲(chǔ)器單元。將存儲(chǔ)器單元的位線置于低電位上，例如置于0伏上。相反地將從屬的字線置于高電位上，例如置于12伏上。其它各位線提高到一個(gè)如此量定的電位上，使得此電位明顯地位于編程電壓之下。將其它各字線提高到比由各其它位線的電位和閾值電壓組成之和更高的電位上。
在此閾值電壓時(shí)涉及那種所需的電壓，使得通過(guò)Fowler-Nordheim隧道貫通在有限的時(shí)間里實(shí)現(xiàn)顯著地提高M(jìn)OSFET的起始電壓。
由于在編程時(shí)所有與此選出字線交叉的其它位線位于較高的電位上，不對(duì)與此選出字線連接的其它各存儲(chǔ)器單元編程。這些存儲(chǔ)器單元首先是以NAND(非與)配置聯(lián)接的。因此可以如此連接這些存儲(chǔ)器單元，使得漏極電流流過(guò)這些存儲(chǔ)器單元。這具有整個(gè)編程過(guò)程功率很小地進(jìn)行的優(yōu)點(diǎn)。
一個(gè)單元編程用所需的能量約為E≈5×10-12載流子/cm-2×e×10V×(0.5μm×0.1μm)=4×10-15J。
同樣可以通過(guò)熱電子注入進(jìn)行編程。一個(gè)解碼器選出一個(gè)在其中寫(xiě)入所有單元的層，這些單元的各字線位于高電位上。在此不對(duì)未位于高電位上的各字線編程。為了編程必須施加一個(gè)飽和電壓到應(yīng)編程的MOS晶體管上。為此將從屬于此存儲(chǔ)器單元的位線置于尤其是地電位的低電位和通常約為6伏的高電位之間。將從屬于此存儲(chǔ)器單元的字線置于一種電位上，在此電位時(shí)MOS晶體管位于飽和運(yùn)行中。位于此字線上的電壓比施加的飽和電壓小和通常約為4伏。將其它各字線置于一個(gè)例如在7伏數(shù)量級(jí)上的較高電位上。取決于柵極電介層的厚度如此來(lái)選擇此電壓，以致于還不出現(xiàn)Fowler-Nordheim隧道貫通。所有其它的位線在兩個(gè)末端上置于例如為飽和電壓之半的相同電位上。
在編程時(shí)重要的是未為編程過(guò)程選出的，各芯層位于低電位上。
以此阻止了各個(gè)沿此選出字線位于其它各位線上的存儲(chǔ)器單元的編程和避免了電流。通過(guò)在高電壓時(shí)的飽和運(yùn)動(dòng)在選出的存儲(chǔ)器單元MOS晶體管的溝道運(yùn)行中產(chǎn)生了也稱之為熱電子(hotelectrons)的能量大的電子。將這些電子部分地注入柵極電介層。由柵極電介層中的俘獲阱留住這些電子，并且這些電子提高M(jìn)OS晶體管的閾值電壓。按在各自存儲(chǔ)器單元中應(yīng)存入的信息而不同，以此方式有針對(duì)性地改變各自MOS晶體管的閾值電壓。
由于較短的編程時(shí)間和較小的編程功率應(yīng)優(yōu)先采用Fowler-Nordheim編程。
權(quán)利要求
1．存儲(chǔ)器單元裝置，-其中，在半導(dǎo)體襯底的一個(gè)主面上布置了探出半導(dǎo)體襯底主面的各接片，-其中，這些接片各自具有一個(gè)各摻雜層的層疊，在此層疊中互相相鄰的各層是各自由相反導(dǎo)電型摻雜的，-其中，每三個(gè)相鄰摻雜層形成晶體管的兩個(gè)源/漏區(qū)和一個(gè)溝道區(qū)，-其中，各層疊的至少一個(gè)側(cè)壁是配備了一種柵極電介層的，-其中，在各層疊的各側(cè)壁范圍中各自界靠到柵極電介層的各字線橫對(duì)這些接片延伸，-其中，起源/漏區(qū)作用的各摻雜層作為各位線起作用，-其中，在此層疊中安排這么多的摻雜層，使得通過(guò)這些摻雜層至少實(shí)現(xiàn)兩個(gè)相疊地布置的晶體管，這些晶體管是經(jīng)一個(gè)起共同源/漏區(qū)作用的共同摻雜層串聯(lián)的。
2．按權(quán)利要求1的存儲(chǔ)器單元裝置，其中，在此層疊中安排了這么多的摻雜層，使得在這些接片中各自相疊地布置了4至32個(gè)晶體管，這些晶體管各自經(jīng)一個(gè)起共同源/漏區(qū)作用的共同摻雜層串聯(lián)的。
3．按權(quán)利要求1或2的存儲(chǔ)器單元裝置，其中，多個(gè)互相保持距離的字線各自橫對(duì)這些接片延伸。
4．按權(quán)利要求1至3之一的存儲(chǔ)器單元裝置，其中，起溝道區(qū)作用的各摻雜層在與各字線之一的交叉范圍中具有一種相當(dāng)于兩種不同摻雜材料濃度值之一的摻雜材料濃度。
5．按權(quán)利要求4的存儲(chǔ)器單元裝置，其中，這兩個(gè)不同的摻雜材料濃度值互相相差2至10倍。
6．按權(quán)利要求4或5的存儲(chǔ)器單元裝置，-其中，這兩個(gè)不同摻雜材料濃度值之一位于0.5×1018cm-3至2×1018cm-3之間，-其中，這兩個(gè)不同摻雜材料濃度值的另外一個(gè)位于0.5×1019cm-3至2×1019cm-3之間。
7．按權(quán)利要求1至6之一的存儲(chǔ)器單元裝置，其中，柵極電介層含有一種帶載流子俘獲的材料。
8．按權(quán)利要求1至7之一的存儲(chǔ)器單元裝置，其中，此柵極電介層含有一種多層系統(tǒng)。
9．按權(quán)利要求1至8之一的存儲(chǔ)器單元裝置，其中，這些接片各自含有兩個(gè)通過(guò)一個(gè)絕緣區(qū)隔開(kāi)的層疊。
10．按權(quán)利要求9的存儲(chǔ)器單元裝置，其中，各兩個(gè)布置在相鄰接片中的層疊是經(jīng)布置在半導(dǎo)體襯底中的和界靠到主面上的一個(gè)摻雜區(qū)串聯(lián)的。
11．按權(quán)利要求9或10的存儲(chǔ)器單元裝置，其中，包含在一個(gè)接片中的各層疊是經(jīng)布置在層疊和絕緣區(qū)之上的一個(gè)共同導(dǎo)電層串聯(lián)的。
12．按權(quán)利要求1至11之一的存儲(chǔ)器單元裝置，其中，安排了一個(gè)用于控制各位線的解碼器，此解碼器具有連接于各兩個(gè)位線之間的各MOS晶體管。
13．按權(quán)利要求12的存儲(chǔ)器單元裝置，其中，解碼器含有各串聯(lián)的在各接片中相疊地布置的各MOS晶體管。
14．用于制造存儲(chǔ)器單元裝置的方法，-其中，將各摻雜層置放到半導(dǎo)體襯底的一個(gè)主面上，在此各相鄰摻雜層各自是由相反的導(dǎo)電型摻雜的，-其中，通過(guò)這些摻雜層的結(jié)構(gòu)化形成各接片，-其中，各接片的至少一個(gè)側(cè)壁配備了一個(gè)柵極電介層，-其中，形成各字線，這些字線橫對(duì)這些接片延伸并且這些字線各自在側(cè)壁的范圍中界靠到柵極電介層上。
15．按權(quán)利要求14的方法，其中，在此方法上通過(guò)外延置放這些摻雜層。
全文摘要
一種存儲(chǔ)器單元裝置包括三維布置的各晶體管。在此各垂直MOS晶體管是布置在半導(dǎo)體接片的各側(cè)壁上的,在此在每個(gè)側(cè)壁上相疊地布置了多個(gè)晶體管。這些在側(cè)壁上相疊地布置的各晶體管是串聯(lián)的。
文檔編號(hào)H01L27/112GK1226748SQ99101090
公開(kāi)日1999年8月25日 申請(qǐng)日期1999年1月15日 優(yōu)先權(quán)日1998年1月15日
發(fā)明者H·雷辛格, W·克勞特施奈德, R·斯藤格爾, J·韋勒, F·霍夫曼 申請(qǐng)人:西門子公司