專利名稱：具有金屬硅化物薄膜的半導體器件及制造方法
技術領域：
本發(fā)明涉及一種半導體器件，特別涉及在把邏輯電路和動態(tài)隨機存取存儲器(DRAM)的存儲單元集成在相同基片上的半導體器件的雜質(zhì)擴散層上具有金屬硅化物薄膜的半導體器件的結構及其制造方法。
在最近幾年，人們正在制作把邏輯器件和動態(tài)隨機存取存儲器(DRAM)集成在相同基片上的器件。
作為相關技術，圖3闡明了在相同基片上集成了邏輯器件和DRAM的器件的截面示意圖。
在圖3中的邏輯電路部分A中，生長了一個把高濃度n型雜質(zhì)擴散層8作為源和漏區(qū)的MOS晶體管，和一個把高濃度p型雜質(zhì)擴散層9作為源和漏區(qū)的MOS晶體管。在DRAM中的存儲單元部分B中，為了達到高度集成和減小源漏連結處的漏電流，生長了柵長較短且把相對低濃度雜質(zhì)擴散層4作為源和漏區(qū)的MOS晶體管。在儲存單元部分B中的晶體管的源和漏區(qū)中，有一和位線12連接的位連接11，以及為和儲存電容的下電極14連接的電容連接13。在每一個雜質(zhì)擴散層4,8和9中，為了減小電阻生長了一層金屬硅化物薄膜10，例如硅化鈦薄膜。
另外，在硅基片1上生長了一些阱，但在圖中它們被省略了。
圖7是說明制造圖3所示的半導體器件的工藝流程的截面圖。
如圖7A所示，在硅基片1上生長元件絕緣氧化物薄膜2后，通過對基片1熱氧化或類似方法形成柵絕緣薄膜，隨后導電薄膜和絕緣薄膜(象二氧化硅)被疊層，并且在上表面通過生成圖形形成具有絕緣薄膜5的柵電極3。
接下來，像磷和砷等n型雜質(zhì)以相對低劑量約5×1012-3×1013/cm2被選擇性地摻入將成為儲存單元和邏輯電路部分A中的n溝道晶體管的源漏區(qū)來形成雜質(zhì)擴散層4和24。再者，像硼之類的p型雜質(zhì)被選擇性地摻入邏輯電路部分A中的p溝道晶體管的源漏區(qū)以形成低濃度p型擴散層25。
接著，如圖7B所示，像二氧化硅薄膜之類的將成為柵電極側(cè)壁薄膜的絕緣薄膜6-1淀積在基片1的整個表面上。隨后，通過各向異性腐蝕法腐蝕絕緣薄膜6-1以便在柵電極3的側(cè)壁上形成絕緣薄膜的分隔層6-2和6-3。
再者，如圖7C所示，像磷或砷和硼或氟化硼之類的雜質(zhì)分別以8×1014-5×1015/cm2的劑量被選擇性地摻入邏輯電路部分A中的n溝道晶體管和p溝道晶體管來形成高濃度的n型雜質(zhì)擴散層8和p型雜質(zhì)擴散層9。
接下來，通過濺蝕或類似方法在整個表面淀積像鈦一類的金屬薄膜，隨后進行熱處理，分別在雜質(zhì)擴散層8,9和4上生長金屬硅化物薄膜10-1，10-2和10-3。在這種情況下，用不蝕刻金屬硅化物的溶液去除和硅不反應的殘留過剩金屬薄膜以及絕緣薄膜上的金屬薄膜，并通過自對準方法生長金屬硅化物薄膜10。
接下來，如圖7D所示，制作位線12，存儲電容下電極14，存儲電容上電極15，金屬線16等等，從而制成了半導體器件。
在這樣制成的半導體器件中，金屬硅化物薄膜生長在晶體管的雜質(zhì)擴散層上，所以雜質(zhì)擴散層的電阻降低了，并且邏輯電路的高速運作也成為可能。
然而，已經(jīng)發(fā)現(xiàn)按上述方法得到的半導體器件存在以下問題。也就是，在存儲單元晶體管中，源漏的雜質(zhì)濃度一般是比較低的，這是因為源漏電介質(zhì)擊穿電壓是比較低的，如果雜質(zhì)濃度設得比較高，則晶體管的亞閾值區(qū)的源漏之間的漏電流會增大?，F(xiàn)在，在這種結中，若給漏極加電壓則耗盡層向基片方向延伸。因此，在上述器件中，當給漏極加電壓時，由于金屬硅化物薄膜10-3是生長在構成存儲單元MOS晶體管的源漏區(qū)的低濃度n型雜質(zhì)擴散層4上，耗盡層向金屬硅化物層10-3延伸，通過在生成金屬硅化物薄膜的晶體缺陷導致結處的漏電流增加。
盡管可以通過提高存儲單元晶體管的源漏區(qū)的雜質(zhì)濃度來解決這種問題，但是像上面提到的一樣，提高雜質(zhì)濃度會導致源漏間的漏電流的增加。
再者，當雜質(zhì)擴散層4的濃度較低時，在金屬硅化物薄膜10-3和雜質(zhì)擴散層4之間會形成肖特基(Schottky)勢壘，這將導致位連接11和電容連接13之間的接觸電阻的增加。
因此，本發(fā)明的目的是提供一種更好的半導體器件和這種器件的制造方法，它可以解決上面提到的問題。
為了解決上述問題，根據(jù)本發(fā)明的半導體器件的特征在于它具有生長在硅基片第一元件生長區(qū)內(nèi)的第一MOS晶體管和生長在硅基片第二元件生長區(qū)內(nèi)的第二MOS晶體管，所述第一MOS晶體管和所述第二MOS晶體管相比具有高的源區(qū)和漏區(qū)的雜質(zhì)濃度，其中第一和第二金屬硅化物薄膜被分別生長在所述第一MOS晶體管的所述源區(qū)和漏區(qū)，沒有金屬硅化物薄膜被分別生長在所述第二MOS晶體管的所述源區(qū)和漏區(qū)。
和第一MOS晶體管相比，第二MOS晶體管的柵長較短。
第一MOS晶體管是用于高速運作，第二晶體管是構成存儲單元。
第一MOS晶體管的源漏區(qū)的雜質(zhì)濃度高于第二MOS晶體管的源漏區(qū)的雜質(zhì)濃度。
金屬硅化物薄膜是鈦，鈷，鉬或鎢之一的金屬硅化物薄膜。
第一MOS晶體管是構成邏輯電路部分的晶體管，第二MOS晶體管是構成存儲單元部分的晶體管。
這種半導體器件還包括在第二MOS晶體管中的源和漏擴散層上的第一和第二接觸墊片。
第一和第二接觸墊片中的每一個上表面還有金屬硅化物薄膜。
生長在第一和第二接觸墊片上的導電薄膜是多晶硅或單晶硅。
根據(jù)本發(fā)明的半導體器件還包括形成在第二MOS晶體管上的位線和由下電極、電容絕緣薄膜組成的電容以及形成在位線上的上電極，其中第一接觸墊片和位線是通過位接觸孔電連接的，并且第二接觸墊片和下電極通過電容接觸孔電連接。
根據(jù)本發(fā)明的半導體器件還包括生長在第二MOS晶體管的柵電極上和第一及第二接觸墊片上的絕緣薄膜，并且至少暴露第一和第二接觸墊片的上表面的一部分，其中位連接是形成在第一接觸墊片的上表面所提到的部分，電容連接是形成在第二接觸墊片的上表面所提到的部分。
再者，根據(jù)本發(fā)明的半導體器件的制造方法的特征在于，該方法包括以下步驟在硅基片的第一元件生長區(qū)上生長第一MOS晶體管以及在硅基片的第二元件生長區(qū)上生長第二MOS晶體管的步驟，分別生長和第二MOS晶體管的源、漏擴散層直接連接的形成導電薄膜的每一個第一或第二接觸墊片的步驟，以及在形成第一和第二接觸墊片后在第一MOS晶體管的源區(qū)和漏區(qū)上生長金屬硅化物薄膜的步驟。
在生長金屬硅化物薄膜的步驟中，金屬硅化物薄膜也生長在第一和第二接觸墊片上。
在第一MOS晶體管的源、漏區(qū)生長金屬硅化物薄膜的步驟是在第二MOS晶體管的柵電極的表面和第一及第二接觸墊片的表面被絕緣薄膜覆蓋的狀態(tài)下進行的。
根據(jù)本發(fā)明的上述構成，有可能解決象結處的漏電流增加和在位連接和電容連接處的接觸電阻增加的問題。
通過下面結合附圖的描述，本發(fā)明的上述和其他目的，優(yōu)越性和特征將更加清晰，其中

圖1是本發(fā)明的半導體器件的一實例的截面示意圖；圖2是本發(fā)明的半導體器件的另一實例的截面示意圖；圖3是為描述相關技術的半導體器件的截面示意圖；圖4A-4D是本發(fā)明的半導體器件的制造方法的一實例的前半部分的截面示意圖；圖5A-5D是本發(fā)明的半導體器件的制造方法(圖4)后半部分的截面示意圖；圖6A-6D是本發(fā)明制造方法的另一實例的截面示意圖；圖7A-7D是描述圖3中的相關技術的半導體器件的制造方法的實例的截面示意圖。
參照這些圖，下面將描述本發(fā)明的實施例。
實施例1如圖1所示，在硅基片1上的邏輯電路部分A中，形成具有低濃度n型雜質(zhì)擴散層24的LDD結構的n溝道MOS晶體管并用高濃度n型雜質(zhì)擴散層8作為源漏區(qū)，以及具有低濃度p型雜質(zhì)擴散層25的LDD結構的p溝道MOS晶體管并用高濃度p型雜質(zhì)擴散層9作為源漏區(qū)。在存儲單元部分B中，生長了一具有低濃度n型雜質(zhì)擴散層4的存儲單元晶體管。在n型擴散層4上，形成有接觸墊片7以便填滿存儲單元晶體管的柵電極3之間的空間。接觸墊片7是用含約1×1020/cm3磷的多晶硅生長的。在邏輯電路部分A中的雜質(zhì)擴散層8和9上及存儲單元部分B的接觸墊片7上，分別生長了金屬硅化物薄膜10-1,10-2和10-4。在存儲單元部分B，位線12生長在夾層絕緣薄膜21上并且由下電極14，上電極15和電容絕緣薄膜18組成的電容生長在夾層絕緣薄膜22上。再者，位線12和電容下電極14通過位連接11和電容連接13和存儲單元晶體管的源區(qū)、漏區(qū)分別相連。另外，生長一夾層絕緣薄膜23來覆蓋電容，并且金屬線16形成在夾層絕緣薄膜23上。
再者，為了位線12和雜質(zhì)擴散層4之間以及電容的下電極14和雜質(zhì)擴散層4之間的安全電連接，還備有接觸墊片7。
如上所述，在該實施例中，金屬硅化物薄膜10-4生長在存儲單元晶體管的雜質(zhì)擴散層4的接觸墊片7上。換句話說，金屬硅化物薄膜不直接和n型雜質(zhì)擴散層4相連。因此，即使n型雜質(zhì)擴散層4的雜質(zhì)濃度比較低，也不會出現(xiàn)漏電流增大和位連接11、電容連接13之間的接觸電阻增大的問題。
接下來，將描述如圖1所示的這種半導體器件的制造方法。
如圖4A所示，在硅基片1上生長元件絕緣氧化物薄膜2之后，對基片1進行熱氧化生長柵絕緣薄膜。接著，導電薄膜(如多晶硅)和絕緣薄膜(如二氧化硅)被疊層，并且通過制作疊層薄膜的圖形在上表面上生成具有絕緣薄膜5的柵電極3。
然后，用作存儲單元晶體管的源漏的雜質(zhì)擴散層4通過選擇性地以大約(1～3)×1013/cm2劑量摻入像磷之類的n型雜質(zhì)的離子在存儲單元部分B上生長。與此同時，為了在邏輯電路部分A中的晶體管加入LDD結構，n型雜質(zhì)也被摻入邏輯電路部分A中的n溝道晶體管的源漏的區(qū)域以形成低濃度雜質(zhì)擴散層24。另外，在用作邏輯電路部分A中的p溝道晶體管的源漏的區(qū)域，通過選擇性地摻入像硼一類的p型雜質(zhì)的離子來生長低濃度p型雜質(zhì)擴散層25。
接下來，如圖4B所示，用作柵電極側(cè)壁的二氧化硅一類的絕緣薄膜6生長在基片1的整個表面上。
接著，如圖4C所示，為了通過僅僅允許存儲單元部分B中的絕緣薄膜6被蝕刻而暴露雜質(zhì)擴散層4，在邏輯電路部分A被掩膜的情況下，進行各向異性蝕刻。這樣，側(cè)壁分隔層薄膜6-2被生長在存儲單元部分B中的存儲單元晶體管的柵電極的側(cè)壁上，同時絕緣薄膜6-1仍保留在邏輯電路部分A上。
接下來，如圖4D所示，淀積多晶硅薄膜7-1。然后，如圖5A所示，通過對多晶硅薄膜7-1制作圖形形成接觸墊片7。
接下來，如圖5B所示，通過蝕刻邏輯電路部分A中的絕緣薄膜6-1，側(cè)壁分隔層6-3生長在邏輯電路部分A中的柵電極的側(cè)壁上，接著生長n型雜質(zhì)擴散層8和p型雜質(zhì)擴散層9。通過以8×1014～5×1015/cm2的劑量滲入離子(比如砷)，生長n型擴散層8，并且通過以8×1014～5×1015/cm2的劑量滲入離子(像氟化硼)，生成p型擴散層9。
再者，像鈦、鎢、鉬或鈷等金屬薄膜通過濺蝕淀積，并且通過對金屬薄膜進行熱處理把金屬硅化物薄膜10-1和10-4生長在邏輯電路部分A的雜質(zhì)擴散層8和9，以及存儲單元部分B的接觸墊片7上。在這種情況下，通過用不腐蝕金屬硅化物薄膜的溶液除去過剩的不和硅反應的金屬薄膜和絕緣薄膜上的金屬薄膜，通過自對準方式有可能形成金屬硅化物薄膜10。在生長雜質(zhì)擴散層8和9之后及在淀積金屬薄膜之前，為恢復因離子注入引起的缺陷，在這里引入熱處理。
然后，依次用BPSG生長夾層絕緣薄膜21，用摻雜多晶硅的雜質(zhì)生長位連接11，用摻雜多晶硅的雜質(zhì)生長位線12，生長夾層絕緣薄膜22，用摻雜多晶硅的雜質(zhì)生長電容連接13，用摻雜多晶硅的雜質(zhì)生長存儲電容下電極14，用氮化硅薄膜生長電容絕緣薄膜18，用摻雜多晶硅的雜質(zhì)生長存儲電容上電極15，生長夾層絕緣薄膜23和鋁金屬線16，這樣圖5C中的邏輯電路部分A和存儲單元部分B就完成了。
在這個實施例中，因為金屬硅化物薄膜沒有生長在存儲單元晶體管的源漏雜質(zhì)擴散層上，所以上面提到的效果可以實現(xiàn)。因此，具有上述效果的半導體器件也就可以實現(xiàn)。
然而，在該實施例1中，當增加集成度和減小存儲單元晶體管的距離時，可能會出現(xiàn)接觸墊片間的短路，這是因為金屬硅化物薄膜10-4的橋是生長在鄰近的接觸墊片7上。
因此，下面將描述實施例2中能夠解決此類問題的半導體器件。
實施例2如圖2所示，像圖1中的實施例1一樣，在邏輯電路部分A中的硅基片1上生長n溝道MOS晶體管和p溝道MOS晶體管。在存儲單元部分B中，生長存儲單元晶體管，并且在存儲單元晶體管的n型雜質(zhì)擴散層4上生長接觸墊片7以便填滿柵電極3間的空間。另外，金屬硅化物薄膜10-1和10-2分別生長在邏輯電路部分A的雜質(zhì)擴散層8和9上。在實施例2中，不同于實施例1，金屬硅化物薄膜不生長在接觸墊片7上，而是生長在像二氧化硅薄膜一類的絕緣薄膜17上，以便覆蓋接觸墊片和柵電極，并且位連接11和電容連接13是直接連接到接觸墊片7上。
下面將描述圖2中的這種半導體器件的制造方法。
如圖6A所示，用實施例1中的圖5A相同的步驟，在硅基片1上生長柵電極3，雜質(zhì)擴散層4,24和25，接觸墊片7生長在存儲單元部分B上。絕緣薄膜6-1完整地留在邏輯電路部分A中。
接著，如圖6B所示，如約30-100NM厚的二氧化硅薄膜之類的絕緣薄膜17淀積在整個表面上。
然后，如圖6C所示，在存儲單元部分B被掩膜的情況下，通過蝕刻絕緣薄膜17和絕緣薄膜6-1，絕緣側(cè)壁薄膜6-3生長在邏輯電路部分A中的柵電極的側(cè)壁上。再者，通過以8×1014～5×1015/cm2劑量選擇性摻入離子(像砷)，生長n型雜質(zhì)擴散層8，通過以8×1014～5×1015/cm2劑量選擇性摻入離子(像氟化硼)，生長p型雜質(zhì)擴散層9。
接著，通過濺蝕淀積像鈦一類的金屬，在雜質(zhì)擴散層8和9上生長金屬硅化物薄膜10-1和10-2，然后對金屬薄膜進行熱處理。在這種情況下，通過用不蝕刻金屬硅化物薄膜的溶液除去一直和硅不反應的過剩金屬薄膜以及絕緣薄膜上的金屬薄膜，用自對準方法有可能生長金屬硅化物薄膜10。在這種情況下，因為絕緣薄膜17-1覆蓋了墊片，所以金屬硅化物薄膜并不直接生長在存儲單元部分B中的接觸墊片7上。
為恢復因離子注入引起的晶體缺陷，在生長雜質(zhì)擴散層8和9之后，在淀積金屬薄膜之前，可以進行熱處理。
接下來，如圖6D所示，生長位連接11，位線12，電容連接13，存儲電容下電極14，存儲電容上電極15，金屬線16等，這樣邏輯電路部分A和DRAM的存儲單元部分B就完成了。
根據(jù)本實施例，類似于實施例1，有可能防止出現(xiàn)漏電流增加和位連接11與電容連接13間的接觸電阻增大的問題。再者，因為在存儲單元部分B中，沒有金屬硅化物薄膜生長在接觸墊片7上，所以由金屬硅化物橋引起距離很近的鄰近接觸墊片的電短路的缺陷能夠解決。
在本實施例中，作為一個例子，用多晶硅薄膜形成位連接11，位線12，電容連接13，電容下電極14和電容上電極15，但是用難熔金屬(像鎢)用作導電薄膜。在這種情況下，用高介電常數(shù)薄膜(像氧化鉭)替代氮化物薄膜作為電容絕緣薄膜是比較好的。這種組成方式，在接觸墊片7形成后，有可能降低用于活化接觸墊片7的多晶硅薄膜的雜質(zhì)及雜質(zhì)擴散層8,9和4中的雜質(zhì)的隨后的熱處理溫度。
像上面詳細描述的一樣，根據(jù)本發(fā)明，邏輯電路部分A中硅化鈦或其它硅化物的金屬硅化物薄膜生長在晶體管的n型雜質(zhì)擴散層和p型雜質(zhì)擴散層上，以便降低雜質(zhì)擴散層的電阻且器件的高速運作成為可能。再者，因為在存儲單元部分B中沒有金屬硅化物薄膜生長在存儲單元晶體管的相對低濃度n型雜質(zhì)擴散層上，所以結處的漏電流能夠被抑制得比較低且控制特性信息能夠增強。
上述結構可以通過下面步驟得到，在存儲單元部分B中生長接觸墊片之后，生長金屬硅化物薄膜，并且在邏輯電路部分A中，同時在接觸墊片上生長金屬硅化物薄膜和在雜質(zhì)擴散層上生長金屬硅化物薄膜。
再者，像實施例2一樣，在存儲單元部分B中在接觸墊片上不生長金屬硅化物薄膜，有可能防止出現(xiàn)當接觸墊片彼此靠得比較近、間距較小時由金屬硅化物薄膜橋引起的電短路的缺陷。
很明顯，本發(fā)明不限于上述實施例，只要不超出本發(fā)明的范疇和精神，適當?shù)男薷氖窃试S的。
權利要求
1．一種半導體器件，其特征在于，它具有生長在硅基片第一元件生長區(qū)內(nèi)的第一MOS晶體管和生長在所述硅基片第二元件生長區(qū)內(nèi)的第二MOS晶體管，所述第一MOS晶體管和所述第二MOS晶體管相比具有高的源區(qū)和漏區(qū)的雜質(zhì)濃度，其中第一和第二金屬硅化物薄膜被分別生長在所述第一MOS晶體管的所述源區(qū)和漏區(qū)，沒有金屬硅化物薄膜被生長在所述第二MOS晶體管的所述源區(qū)和漏區(qū)。
2．根據(jù)權利要求1所述的半導體器件，其特征在于，和所述第一MOS晶體管相比，所述第二MOS晶體管的柵長較短。
3．根據(jù)權利要求1所述的半導體器件，其特征在于，所述第一MOS晶體管是用于高速運作，所述第二晶體管是構成存儲單元。
4．根據(jù)權利要求1所述的半導體器件，其特征在于，所述第一和第二金屬硅化物薄膜是從包括鈦、鈷、鉬和鎢中選擇的一種硅化物薄膜。
5．根據(jù)權利要求1所述的半導體器件，其特征在于，所述第一MOS晶體管是構成邏輯電路的晶體管，所述第二MOS晶體管是構成存儲單元的晶體管。
6．根據(jù)權利要求1所述的半導體器件，其特征在于，它還分別包括在所述第二MOS晶體管的所述源區(qū)和漏區(qū)上的第一和第二接觸墊片。
7．根據(jù)權利要求6所述的半導體器件，其特征在于，在所述第一和第二接觸墊片上還分別有第三和第四金屬硅化物薄膜。
8．根據(jù)權利要求6所述的半導體器件，其特征在于，所述第一和第二接觸墊片是由多晶硅或單晶硅制成的。
9．根據(jù)權利要求6所述的半導體器件，其特征在于，它還包括形成在所述第二MOS晶體管上的位線和由下電極、電容絕緣薄膜和形成在所述位線上的上電極構成的電容，其中所述第一接觸墊片和所述位線通過位接觸孔電連接，所述第二接觸墊片和所述電容的所述下電極通過電容接觸孔電連接。
10．根據(jù)權利要求9所述的半導體器件，其特征在于，它還包括生長在所述第二MOS晶體管和所述第一、第二接觸墊片上的柵電極的絕緣薄膜，其中暴露所述第一和第二接觸墊片的每一上表面的至少一部分，并且位連接形成在所述第一接觸墊片的上表面所述暴露部分，電容連接形成在所述第二接觸墊片的上表面所述暴露部分。
11．一種半導體器件的制造方法，其特征在于，該方法包括以下步驟在硅基片的第一元件生長區(qū)上生長第一MOS晶體管以及在所述硅基片的第二元件生長區(qū)上生長第二MOS晶體管，分別生長和所述第二MOS晶體管的源、漏區(qū)直接連接的第一和第二接觸墊片，以及在形成所述第一和第二接觸墊片后在所述第一MOS晶體管的源區(qū)和漏區(qū)上生長第一和第二金屬硅化物薄膜。
12．根據(jù)權利要求11所述的半導體器件的制造方法，其特征在于，在所述生長第一和第二金屬硅化物薄膜的過程中，第三和第四金屬硅化物薄膜被分別生長在第一和第二接觸墊片上。
13．根據(jù)權利要求11所述的半導體器件的制造方法，其特征在于，所述第一MOS晶體管的所述源區(qū)和漏區(qū)的雜質(zhì)濃度高于所述第二MOS晶體管的所述源區(qū)和漏區(qū)的雜質(zhì)濃度。
14．根據(jù)權利要求11所述的半導體器件的制造方法，其特征在于，所述第一和第二金屬硅化物薄膜是從包括鈦、鈷、鉬和鎢的組中選擇的一種硅化物薄膜。
15．根據(jù)權利要求11所述的半導體器件的制造方法，其特征在于，所述第一MOS晶體管是構成邏輯電路的晶體管，所述第二MOS晶體管是構成存儲單元的存儲單元晶體管。
16．根據(jù)權利要求11所述的半導體器件的制造方法，其特征在于，所述第一和第二接觸墊片是由多晶硅或單晶硅制成的。
17．根據(jù)權利要求10所述的半導體器件的制造方法，其特征在于，所述第一和第二金屬硅化物薄膜的生長是在所述第二MOS晶體管的柵電極的上表面以及所述第一和第二接觸墊片的上表面被絕緣薄膜覆蓋的狀態(tài)下進行的。
18．根據(jù)權利要求15所述的半導體器件的制造方法，其特征在于，它還包括在所述第二MOS晶體管上生長第一夾層絕緣薄膜，在所述第一接觸墊片上生長電連接到所述第一接觸墊片的位連接，在所述第一夾層絕緣薄膜上的所述第二元件生長區(qū)上選擇性地生長連接所述位連接的位線，在所述位線上生長第二夾層絕緣薄膜，在所述第二接觸墊片上生長電連接到所述第二接觸墊片上的電容連接，在所述第二元件生長區(qū)上的所述第二夾層絕緣薄膜上生長電連接到所述電容連接的電容下電極，并且在所述電容下電極上生長電容絕緣薄膜和電容上電極。
全文摘要
一種半導體器件及制造方法,它由在相同基片上生長執(zhí)行高速運算的邏輯電路和具有高信息控制特性的DRAM存儲單元部分實現(xiàn)。在邏輯電路部分生長具有高濃度雜質(zhì)擴散層作為源和漏區(qū)的第一MOS晶體管,在DRAM的存儲單元部分生長具有相對低濃度雜質(zhì)擴散層作為源和漏區(qū)的第二MOS晶體管,在器件結構中,金屬硅化物薄膜生長在第一晶體管的雜質(zhì)擴散層上,沒有金屬硅化物薄膜生長在第二晶體管的雜質(zhì)擴散層上。
文檔編號H01L21/285GK1228616SQ9910285
公開日1999年9月15日 申請日期1999年3月9日 優(yōu)先權日1998年3月11日
發(fā)明者深瀨匡, 松尾真 申請人:日本電氣株式會社