專(zhuān)利名稱(chēng)：改善溝槽電容器中掩埋帶的控制的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及改善溝槽電容器中掩埋帶高度的控制的方法和裝置。
帶溝槽電容器的半導(dǎo)體器件的制造一般包括用軸環(huán)和淺溝槽隔離(STI)隔開(kāi)的節(jié)點(diǎn)。掩埋帶放入溝槽內(nèi)并摻雜，以提供到溝槽電容器的節(jié)點(diǎn)的電連接。
必須在預(yù)定的高度范圍內(nèi)形成掩埋帶，以便在半導(dǎo)體器件工作期間正確地運(yùn)行。參考

圖1-6，示出了在半導(dǎo)體器件10上形成掩埋帶12(圖6)的常規(guī)工藝。具體參考圖1，襯底14具有形成其內(nèi)的溝槽16。在溝槽16的上部襯以軸環(huán)18。通常，軸環(huán)由例如二氧化硅等的氧化物形成，并填充多晶硅20(polysilicon or poly)。在形成溝槽16之前，在襯底14表面上形成基層疊層(pad stack)。通常，基層疊層包括多種器件層，例如基底氧化物22和基底氮化層24起拋光停止的作用。此外，在基層疊層上形成包括TEOS或其它合適的材料的硬掩膜層(未示出)。作為一個(gè)例子，形成溝槽后除去硬掩膜層。在某些應(yīng)用中，在工藝的更晚一些階段除去硬掩膜層。圖1所示結(jié)構(gòu)已經(jīng)被拋光平面化到上表面。
參考圖2，腐蝕多晶硅20到預(yù)定的深度形成凹槽26。該凹槽在本領(lǐng)域中稱(chēng)作“凹槽2”。圖3示出了濕腐蝕軸環(huán)18從溝槽16的側(cè)壁上去掉軸環(huán)18。參考圖4，溝槽16由附加的多晶硅28填充，該多晶硅也淀積在半導(dǎo)體器件10即氮化層24的表面上。為了去掉淀積在氮化層24上的多晶硅28，進(jìn)行化學(xué)-機(jī)械拋光(CMP)工藝得到如圖5所示的結(jié)構(gòu)。參考圖6，進(jìn)行附加的腐蝕步驟除去另一部分的多晶硅28，并形成凹槽30。凹槽30在本領(lǐng)域中被稱(chēng)作“凹槽3”。多晶硅28的剩余部分成為掩埋帶12。
掩埋帶12的高度由掩埋帶12的上表面32和軸環(huán)18的上表面34之間的距離確定。上述工藝包括許多步驟。特別是，形成凹槽2，濕腐蝕軸環(huán)和形成凹槽3。每一個(gè)步驟提供了在該步驟內(nèi)形成的結(jié)構(gòu)需要的深度和需要的變化范圍。為了說(shuō)明這一點(diǎn)，下面根據(jù)表1的數(shù)據(jù)舉一個(gè)計(jì)算掩埋帶的所需深度和變化范圍的例子。
表1
根據(jù)以上數(shù)據(jù)，掩埋帶的理論上的高度可以估算如下BS＝1000+500-500＝1000通過(guò)如下的計(jì)算來(lái)估計(jì)變化V＝_(5002+502+4002)＝640因此，在這個(gè)例子中BS的高度可表示為1000±640。
由于上述例子中的掩埋帶的高度變化很大，所以在制造掩埋帶高度期間需要采用減少掩埋帶高度變化的方法。
本發(fā)明涉及溝槽電容器中掩埋帶的形成。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了高度和厚度變化減小的掩埋帶。通過(guò)將填充材料挖到襯底表面以下確定它的上表面形成掩埋帶。然后將軸環(huán)挖到掩埋帶的上表面以下確定下表面。由此形成了凹陷區(qū)。在襯底上淀積一層。該層作為溝槽的側(cè)壁、填充材料上表面的襯里，并充滿(mǎn)凹陷區(qū)。從該層上除去多余的材料，留下由該層的材料填充的凹陷區(qū)。通過(guò)以基本相同的水平和垂直速率的腐蝕除去該層的多余材料。
參考隨后的附圖在下面說(shuō)明性實(shí)施例的詳細(xì)說(shuō)明中介紹本發(fā)明。其中圖1-6示出了形成掩埋帶的常規(guī)工藝；并且圖7-20示出了形成掩埋帶和隔離區(qū)的本發(fā)明的說(shuō)明性實(shí)施例。
本發(fā)明涉及半導(dǎo)體器件，特別涉及如溝槽電容器中使用的那些掩埋帶的高度的準(zhǔn)確控制。形成掩埋帶的常規(guī)工藝使穿過(guò)器件的掩埋帶的高度變化很大。掩埋帶高度的巨大變化降低了控制連接帶向外擴(kuò)散的能力。例如，由于掩埋帶高度的巨大變化，需要較厚的掩埋帶滿(mǎn)足最低設(shè)計(jì)要求。這樣導(dǎo)致會(huì)降低晶體管性能的更大的向外擴(kuò)散以及向外擴(kuò)散的變化。通過(guò)更精確地控制掩埋帶的高度，本發(fā)明可以更好的控制連接帶的向外擴(kuò)散從而提高了晶體管的性能。
為了便于討論，本發(fā)明在下文中介紹溝槽電容器。但是，本發(fā)明的范圍可以更寬并且適用于半導(dǎo)體器件中的掩埋層。所述器件可以包括存儲(chǔ)器集成電路(ICs)，例如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步DRAM(SDRAM)或高速型DRAM。也適用于例如專(zhuān)用IC(ASIC)、合并DRAM邏輯電路(嵌入DRAM)或任何其它邏輯電路。通常，該器件應(yīng)用于例如消費(fèi)類(lèi)產(chǎn)品如計(jì)算機(jī)系統(tǒng)、蜂窩電話(huà)、個(gè)人數(shù)字助理(PDA)和其它電子產(chǎn)品。
現(xiàn)在參看附圖，在這幾幅圖中類(lèi)似的或相同的元件使用相同的數(shù)字表示，圖1示出了現(xiàn)有技術(shù)中已拋光到使上表面平面化的填充溝槽的結(jié)構(gòu)。根據(jù)本發(fā)明對(duì)如圖1所示結(jié)構(gòu)處理如下。
參見(jiàn)圖7，示出了具有由硅形成的襯底102的半導(dǎo)體芯片100。也可以使用其它類(lèi)型的半導(dǎo)體芯片?；鶎盈B層101形成在襯底102上?；鶎盈B層包括多個(gè)層，以便于半導(dǎo)體芯片的處理。通常，基層疊層包括例如在升高溫度條件下襯底102暴露在氧氣中形成的基底氧化層104。在基底氧化層上形成基底腐蝕停止層106。在一個(gè)實(shí)施例中，基底腐蝕停止層包括使用如低壓化學(xué)氣相淀積(LPCVD)或等離子體增強(qiáng)化學(xué)汽相淀積(PECVD)等的化學(xué)汽相淀積(CVD)工藝形成的氮化硅。也可以使用其它類(lèi)型的腐蝕停止層?；鶎盈B層包括一個(gè)或多個(gè)附加層，例如硬掩模層(未示出)。通常形成溝槽之后除去硬掩模。
襯底包括部分完成的溝槽電容器。軸環(huán)110提供在溝槽電容器的上部。軸環(huán)包括如由四乙氧基硅烷(TEOS)形成的氧化物等的介質(zhì)材料。氮化層提供在氧化軸環(huán)上以提高軸環(huán)隔離特性。填充材料112填充溝槽108，作為軸環(huán)側(cè)壁的襯里。填充材料例如包括多晶硅。也可以使用非晶硅。在一個(gè)實(shí)施例中，填充材料摻雜如砷或磷等的n型摻雜劑。到目前為止形成溝槽電容器是使用常規(guī)的技術(shù)。這種技術(shù)在例如Nesbit等人的“A 0.6μm2256 Mb Trench DRAM Cell withSelf-Aligned BuriEd STrap(BEST)，”IEDM Technical Digest(1993)中有介紹，在這里引入作為參考。
參考圖8，填料112凹入預(yù)定的深度。根據(jù)本發(fā)明，凹槽的深度有效地限定了掩埋帶的頂部。隨后的工藝使填充材料進(jìn)一步凹陷。然而，由隨后工藝產(chǎn)生的附加凹陷不太明顯。通常凹槽的深度約50nm。當(dāng)然，實(shí)際深度取決于設(shè)計(jì)參數(shù)，并相應(yīng)地變化。通過(guò)例如干腐蝕或其它腐蝕工藝得到凹槽。
參考圖9，通過(guò)使用如HF化學(xué)物質(zhì)(chemistry)等的濕腐蝕工藝除去軸環(huán)110的暴露部分。軸環(huán)凹入填充材料112的上表面118以下到深度120。深度120限定了掩埋帶的底部。由此，120和118之間的距離決定了掩埋帶的厚度。根據(jù)本發(fā)明的一個(gè)實(shí)施例，深度120約為50-60nm。這樣產(chǎn)生了約50-60nm的掩埋帶深度。
參考圖10，層122淀積在如包括硅的半導(dǎo)體器件100上。通過(guò)如化學(xué)汽相淀積(CVD)工藝等的常規(guī)技術(shù)淀積例如硅層。在一個(gè)實(shí)施例中，淀積的硅層為多晶硅。此外，也可以使用非晶淀積的硅。在一些應(yīng)用中，層122摻雜和填充材料相同類(lèi)型的摻雜劑。在一個(gè)實(shí)施例中，摻雜劑為如砷或磷等的n型摻雜劑。
硅層122填充軸環(huán)的凹槽部分124。層的厚度至少為軸環(huán)厚度的一半，以確保硅層足以填充軸環(huán)的凹槽部分。優(yōu)選軸環(huán)的厚度填充凹槽部分，同時(shí)不填充溝槽的凹槽部分113。在一個(gè)實(shí)施例中，硅層的厚度大于軸環(huán)厚度的一半，但小于溝槽寬度或直徑的一半，優(yōu)選大于軸環(huán)的厚度的一半，但小于或等于溝槽寬度的四分之一。通常溝槽的形狀為圓形。然而，也可以使用其它溝槽形狀。對(duì)于除了圓形之外的其它溝槽形狀，采用的寬度或直徑為溝槽可能的最窄部分或最小直徑。這樣可確保溝槽沒(méi)有完全填充。對(duì)于具有約150-350軸環(huán)厚度的一般應(yīng)用，硅層的厚度約75到300，優(yōu)選200到275，最好約225-250。
此外，希望硅層的厚度足以填充凹槽部分，是由于這樣可減少?gòu)囊r底的表面、軸環(huán)的側(cè)壁、以及填充材料112的表面126上除去多余硅層需要的腐蝕時(shí)間。此外，較薄的硅層可使作為溝槽側(cè)壁和填充材料的上表面襯里的那部分層氧化。因此，優(yōu)選層的厚度大于軸環(huán)厚度的一半，并且很薄足以使層氧化。在一個(gè)實(shí)施例中，硅層的厚度約為軸環(huán)厚度一半+20％，以確保凹陷區(qū)域的填充。優(yōu)選硅層的厚度為軸環(huán)厚度一半+10％。
參考圖11，從溝槽108的橫向側(cè)面和半導(dǎo)體器件100的上表面123除去層122，留下由層122材料填充的凹槽區(qū)124。在一個(gè)實(shí)施例中，通過(guò)在垂直和水平方向內(nèi)以類(lèi)似速率除去部分層122的腐蝕工藝除去層122。腐蝕工藝包括使用如CF4化學(xué)物質(zhì)的化學(xué)干法腐蝕(CDE)。CF4CDE的典型反應(yīng)物和工藝條件包括例如在約35mTorr到45mTorr的壓力下將約100到約120sccm的O2和約50到60sccm的CF4引入到反應(yīng)室內(nèi)約25秒到35秒。同樣可以使用其它的CDE化學(xué)物質(zhì)。腐蝕工藝還包括引入如N2等的混合物或如He或Ar等的惰性氣體混合物。腐蝕工藝中使用的射頻(RF)功率優(yōu)選在約450和550瓦之間。本領(lǐng)域的技術(shù)人員可以改變功率條件，以增加或減小腐蝕速率。為確保適當(dāng)?shù)爻?22，降低腐蝕速率更有利。這包括從基層疊層的表面上、軸環(huán)的側(cè)壁、和填料112的表面上除去層122，留下由部分層122填充的凹槽區(qū)124。腐蝕工藝之后形成掩埋帶126。掩埋帶126包括部分層122和部分填料112。掩埋帶126由導(dǎo)電材料形成或通過(guò)進(jìn)一步的處理制成導(dǎo)電。
到目前為止介紹的本發(fā)明形成了晶片上高度或深度變化減小的掩埋帶。提高深度控制能夠形成具有較薄和較淺掩埋帶的電容器。較薄和較淺的掩埋帶產(chǎn)生較小的結(jié)，有利地減小了漏電流并增加了保持時(shí)間。
本發(fā)明能夠?qū)⒀诼駥拥母叨茸兓纳频郊s40-50。這比約600高度變化的常規(guī)工藝好了一個(gè)數(shù)量級(jí)。由此，本發(fā)明能夠使用較薄的掩埋帶。例如，可以使用約400-500厚的掩埋帶，而常規(guī)工藝要求掩埋帶的厚度約1000。如上所述，本發(fā)明可以獲得約50％常規(guī)工藝的減小的掩埋帶厚度。當(dāng)然，實(shí)際的掩埋帶厚度取決于如電阻等的設(shè)計(jì)參數(shù)。
參考圖12，進(jìn)一步處理圖11的結(jié)構(gòu)。這種處理包括例如限定半導(dǎo)體器件的有源區(qū)(AA)?？梢允褂贸Ｒ?guī)的光刻技術(shù)限定AA。所述技術(shù)包括在晶片上淀積光刻膠層。通過(guò)用曝光源選擇性地曝光并掩蔽光刻膠構(gòu)圖起腐蝕掩模作用的光刻膠，以限定AA區(qū)域。根據(jù)使用的是正性或負(fù)性光刻膠，在顯影期間除去光刻膠的曝光或未曝光部分。光刻膠層的除去部分露出了非有源的區(qū)域，留下的光刻膠部分保護(hù)AA。
在淀積光刻膠層之前可以在襯底表面上淀積增透鍍膜(ARC)層。使用ARC層來(lái)提高光刻的分辨率。例如通過(guò)旋涂技術(shù)淀積ARC層，填充溝槽并提供了平坦的表面。
通過(guò)例如RIE各向異性腐蝕非有源區(qū)，形成淺溝槽128。參考圖13，淀積如TEOS等的介質(zhì)材料，填充淺溝槽。平面化過(guò)量的TEOS材料，產(chǎn)生淺溝槽隔離(STI)。如圖所示，STI覆蓋部分溝槽。STI的底部低于氧化軸環(huán)的頂部。底部足夠深以便將掩埋帶與相鄰的電容器或電路元件隔離。通常，STI約2500。
參考圖14和15，提供形成STI的另一方法。所述方法在掩蔽和腐蝕有源區(qū)之前不需要腐蝕層122。從圖10的結(jié)構(gòu)開(kāi)始，掩蔽部分掩埋帶126、軸環(huán)110和介質(zhì)層106，通過(guò)如反應(yīng)離子腐蝕(RIE)等的腐蝕工藝除去露出的部分，產(chǎn)生圖14的結(jié)構(gòu)。氧化露出的多晶硅138形成露出表面上的介質(zhì)139，如圖15所示。使用如氧化物等的介質(zhì)材料143形成STI，如圖16所示。
在另一實(shí)施例中，使用本領(lǐng)域已公知的突起的淺溝槽隔離(RSTI)。參考圖17和18，通過(guò)用優(yōu)選氧化物的材料131填充圖11所示的結(jié)構(gòu)，在溝槽108內(nèi)形成溝槽頂部隔離134。材料131接觸溝槽108內(nèi)和半導(dǎo)體器件10表面上的層122。通過(guò)腐蝕或CMP從半導(dǎo)體器件100的表面上除去過(guò)量的材料136。形成RSTI的工藝在例如Alsmeier等人的“A Novel 16b Trench DRAM Cell with RaisedShallow Trench Isolation(RSTI)”，Symposium VLSI TechnicalDigest(1997)中有介紹，在這里引入作為參考。除去介質(zhì)層106和基底層104以及晶體管柵的形成和本領(lǐng)域公知的一樣。
參考圖19和20，形成用于突起的淺溝槽隔離(RSTI)的溝槽頂部隔離體130的另一方法不需要在淀積材料131之前腐蝕層122。從圖10的結(jié)構(gòu)開(kāi)始，通過(guò)將優(yōu)選氧化物的材料131淀積到溝槽108內(nèi)形成溝槽頂部隔離體。材料131接觸溝槽108內(nèi)和半導(dǎo)體芯片100表面上的材料131。通過(guò)腐蝕或CMP從半導(dǎo)體器件100的表面上除去多余的材料132。氧化填充材料112上表面上的那部分層122形成與圖15中層139類(lèi)似的介質(zhì)材料。未氧化的部分123保留下來(lái)作為掩埋帶126的一部分。該方法不需要通過(guò)腐蝕工藝腐蝕層122，由此進(jìn)一步減少了工藝時(shí)間。形成RSTI的工藝在例如Alsmeier等人的“A Novel 16bTrench DRAM Cell with Raised Shallow Trench Isolation(RSTI)”，Symposium VLSI Technical Digest(1997)中有介紹，在這里引入作為參考。除去介質(zhì)層106和基底層104以及晶體管柵的形成和本領(lǐng)域公知的一樣。
現(xiàn)已介紹了控制掩埋帶高度的說(shuō)明性方法(目的在于說(shuō)明而不是限定)，應(yīng)該注意鑒于以上介紹本領(lǐng)域的技術(shù)人員可以做出修改和變型。因此應(yīng)該理解可以在附帶的權(quán)利要求書(shū)劃定的本發(fā)明的范圍和精神內(nèi)對(duì)本發(fā)明公開(kāi)的特定實(shí)施例進(jìn)行修改?，F(xiàn)已根據(jù)專(zhuān)利法的要求詳細(xì)和具體地介紹了本發(fā)明，由專(zhuān)利文件要求和需要保護(hù)的內(nèi)容闡述在附帶的權(quán)利要求書(shū)中。
權(quán)利要求
1.一種控制溝槽電容器的掩埋帶中變化的方法，包括提供具有形成在上表面的基層疊層和部分形成的溝槽電容器的襯底，其中部分形成的溝槽電容器包括填充電容器溝槽的填充材料，以及作為溝槽電容器上部分內(nèi)襯底側(cè)壁的襯里將溝槽電容器上部分內(nèi)的填充材料與襯底隔離的軸環(huán)；將填充材料挖到襯底表面以下，其中填充材料的上表面有效地限定了掩埋層的上表面；將軸環(huán)挖到填充材料的上表面以下，在填充材料的周?chē)纬砂枷輩^(qū)域；在襯底上淀積一層，該層成為溝槽側(cè)壁、填充材料上表面的襯里，并填充凹陷區(qū)域；從溝槽側(cè)壁和填充材料的上表面上除去所述層，留下填充凹陷區(qū)域的該層材料，其中層的除去包括以類(lèi)似的速率在垂直和水平方向內(nèi)的腐蝕。
全文摘要
本發(fā)明涉及減小溝槽電容器的掩埋帶的厚度和高度變化。通過(guò)將溝槽內(nèi)的多晶硅挖到掩埋帶的上部分限定掩埋帶的上部獲得厚度和高度變化的減小。然后將軸環(huán)挖到上表面以下限定掩埋帶的底部。淀積多晶硅層作為溝槽側(cè)壁、填充的多晶硅溝槽的上表面、和軸環(huán)上面凹槽區(qū)域的襯里。然后使用腐蝕從填充的多晶硅溝槽的側(cè)壁和上表面除去過(guò)量的多晶硅層,留下填充的軸環(huán)上面的凹槽區(qū)域形成掩埋的帶。在垂直和水平方向內(nèi)以基本相同的速率腐蝕除去多晶硅。
文檔編號(hào)H01L21/70GK1241809SQ99104619
公開(kāi)日2000年1月19日 申請(qǐng)日期1999年3月31日 優(yōu)先權(quán)日1999年3月31日
發(fā)明者U·格魯恩寧, V·C·賈普拉卡斯, C·拉登斯, G·布隆納, J·貝恩特納 申請(qǐng)人:西門(mén)子公司, 國(guó)際商業(yè)機(jī)器公司