專利名稱：具有改進的鐵電電容特性的鐵電存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及鐵電存儲器件及其制造方法。更具體地說，本發(fā)明涉及在半導(dǎo)體襯底上形成的包括存儲單元晶體管和用來保持所存數(shù)據(jù)的鐵電電容元件的鐵電存儲器件，以及其制造方法。
近年來，鐵電存儲器件工藝得到積極的研究，它使用具有自發(fā)極化特性的鐵電薄膜作為電容絕緣薄膜。鐵電存儲器件使用在半導(dǎo)體襯底上形成的鐵電電容元件的極化狀態(tài)來存儲數(shù)據(jù)。


圖1至4表示鐵電存儲器件的一個存儲單元的例子。圖1是鐵電存儲單元的平面圖。圖2表示該鐵電存儲單元的剖面圖，取自圖1中a-a’線，而圖3表示該鐵電存儲單元的剖面圖，取自圖1中b-b’線。另外，圖4表示該鐵電存儲單元的等效電路。
參看圖4，存儲單元MC包括場效應(yīng)晶體管Tr和與該晶體管Tr的源極和漏極之一連接的鐵電電容元件Cf。晶體管Tr的源極和漏極中的另一個連接到位線BL。晶體管Tr的柵極與字線WL連接。鐵電電容元件Cf的另一電極與板線PL連接。用這樣的方法構(gòu)造的存儲單元MC排列成矩陣，從而可以形成一個大規(guī)模非易失性鐵電存儲器件。
下面將描述鐵電存儲器件的操作。
鐵電存儲器件的鐵電電容元件Cf表現(xiàn)出一種如圖5所示的取決于所加電壓隨時間的變化的極化特性。在圖5中，所加電壓的正(+)方向指的是板線一側(cè)的電壓高于晶體管Tr一側(cè)的電壓。
現(xiàn)在，在圖4所示的鐵電電容元件中，電壓Vcc，例如，5V電壓加在字線WL和位線BL上，而0V電壓加在板線PL上。這時，鐵電電容元件Cf被置于圖5中由極化狀態(tài)A所表示的狀態(tài)。在此狀態(tài)下，只有當(dāng)位線BL的電壓減小到0V時，鐵電電容元件Cf才會改變成圖5所示的極化狀態(tài)B。令此狀態(tài)對應(yīng)于”1”時，這意味著把”1”寫入存儲單元MC。另外，當(dāng)電壓Vcc加在字線WL和板線PL上、而且0V電壓加在位線BL時，鐵電電容元件Cf變成圖5所示的極化狀態(tài)C。當(dāng)加在板線PL上的電壓從這種狀態(tài)減小到0V時，鐵電電容元件Cf就變成圖5所示的極化狀態(tài)D。例如，這意味著把”0”寫入存儲單元。最好當(dāng)加上0V電壓時的極化狀態(tài)D，亦即狀態(tài)D和狀態(tài)B之間的極化值之差(稱為剩余極化值)大。結(jié)果，作為鐵電存儲器件就可以實現(xiàn)數(shù)據(jù)保持特性和重寫疲勞容限的可靠性。
接著將描述這種存儲單元的結(jié)構(gòu)。
圖2表示該存儲單元沿著圖1的a-a’線截取的剖面圖，而圖3表示該存儲單元沿著圖1的虛線b-b’截取的剖面圖。如圖1至3所示，在p型硅襯底1各表面區(qū)內(nèi)形成源極/漏極n+擴散層。通過p型硅襯底1上的柵極絕緣薄膜(未示出)形成柵極7。這樣，形成作為存儲單元晶體管Tr的場效應(yīng)晶體管。
主要由Al(鋁)形成的位線BL6與場效應(yīng)晶體管Tr的源極和漏極擴散層8之一連接。包括下電極3、鐵電薄膜4和上電極5的鐵電電容元件Cf是在場效應(yīng)晶體管Tr上面通過層間絕緣薄膜(Si2O)形成的。上電極5通過布線層10連接到場效應(yīng)晶體管Tr的源極和漏極擴散層8之一。在這個傳統(tǒng)的例子中，字線WL7用作場效應(yīng)晶體管Tr的柵極，而板線PL3用作鐵電電容元件Cf的下電極3。鐵電薄膜4用諸如PZT(PbZrxTi1-xO3)和SBT(SrBi2Ta2O3)等的物質(zhì)形成。
鐵電薄膜一般是在氧化氣氛中形成的。由于鐵電薄膜形成后鐵電薄膜穩(wěn)定化的需要，往往還需要在氧氣氣氛中的退火過程。為此原因，用抗氧化的諸如Pt和Ir等貴金屬或諸如IrO2和RuO2等導(dǎo)電氧化物作為下電極3和上電極5。要求布線層6和10具有形成精細圖案的簡易性、對Si和SiO2的優(yōu)異的適應(yīng)性和低的電阻率。例如，用Ti,TiN和Al形成多層薄膜用作布線層。因為Al具有精細圖案的可形成性、耐腐蝕性和低的電阻率，所以Al被廣泛用作布線層材料。
但是，當(dāng)Al和Si在擴散層中接觸時，在熱處理中Si原子擴散進入Al布線層中，有時會破壞擴散層與Si半導(dǎo)體襯底之間的PN結(jié)。為此原因，往往采用TiN薄膜作為阻擋薄膜來防止Al原子和Si原子的相互擴散。另外，在TiN薄膜下面形成Ti薄膜。這樣，例如，形成一個疊層結(jié)構(gòu)，其中從底向上依次層疊Ti薄膜、TiN薄膜和Al薄膜，以形成多層布線層。這是因為，TiN薄膜對Si薄膜或SiO2薄膜的適應(yīng)性較差，以致與Si薄膜或SiO2薄膜的接觸電阻高。
另外，必須在布線層10的Al薄膜和用作下電極3和上電極5的諸如Pt等貴金屬薄膜之間實現(xiàn)良好的電連接。因此，在日本公開讓公眾審查的專利申請(JP-A-平6-120072)中描述一種在Al薄膜和Pt薄膜之間設(shè)置含Ti作為主要成分的隔層的技術(shù)。
接著將參照附圖描述圖4所示傳統(tǒng)例子的鐵電存儲單元的制造方法。圖6A至6C表示傳統(tǒng)的存儲單元制造方法中傳統(tǒng)的存儲單元的剖面圖。
如圖6A所示，鐵電電容元件Cf包括下電極3、鐵電薄膜4和上電極5。鐵電電容元件Cf是在層間絕緣薄膜上形成的，而后者是在其中嵌入了諸如存儲單元晶體管Tr等半導(dǎo)體集成電路的硅襯底1上形成的。在鐵電電容元件Cf上形成保護薄膜。
接著，如圖6B所示，形成接觸孔21和22，以便夠到電容元件Cf的上電極5和場效應(yīng)晶體管Tr的擴散層8。
接著，如圖6C所示，形成布線層10和位線6，以便將電容元件Cf的上電極5和場效應(yīng)晶體管Tr的擴散層電連接。此后，在等于或高于300℃的溫度下進行熱處理。這種熱處理對于減小晶體管Tr的接觸電阻和穩(wěn)定閾電壓是一種重要的工藝過程。
但是，鐵電薄膜的剩余極化值在進行上述熱處理時明顯減小。另外，非易失性儲存器所必需的儲存數(shù)據(jù)保持特性和數(shù)據(jù)重寫壽命明顯退化。至于其原因，目前尚不清楚。但是，其原因可以考慮是作為布線層材料的鈦原子擴散進入鐵電薄膜，與鐵電薄膜反應(yīng)，或者鐵電薄膜的極化特性由于布線層材料產(chǎn)生的溫度應(yīng)力而發(fā)生變化。
另外，當(dāng)在具有圖1至3所示結(jié)構(gòu)的存儲單元MC上形成保護薄膜時，也會出現(xiàn)類似的問題。就是說，當(dāng)如同在傳統(tǒng)的例子中所作的那樣，用等離子體CVD(化學(xué)汽相淀積)法在約300℃至約400℃的襯底溫度下形成氮化硅薄膜(Si3N4)時，鐵電電容元件Cf退化，以致鐵電存儲器件的可靠性明顯降低。
因此，應(yīng)該如何形成鐵電存儲器件的結(jié)構(gòu)，以及如何形成鐵電電容元件Cf的上電極及其下電極便成了問題。
作為鐵電存儲器件的電極材料，根據(jù)其結(jié)構(gòu)和制造方法采用了不同的材料。
例如，在日本公開讓公眾審查的專利申請(JP-A-平2-94571)中，柵極起上電極作用，并用鎢作為柵極用的電極材料。
另外，在日本公開讓公眾審查的專利申請(JP-A-平4-206869)中描述了采用含有過渡金屬作為下電極和上電極主要成分之一的導(dǎo)電氧化物薄膜。
在日本公開讓公眾審查的專利申請(JP-A-平4-6867)中，在下電極和擴散層之間使用氧化硅薄膜和氮化硅薄膜，以改善擊穿電壓。在這個例子中，下電極包括鉑(Pt)，而上電極包括多晶硅。
在日本公開讓公眾審查的專利申請(JP-A-平4-232973)中，在擴散層表面上形成含有高熔點金屬作為主要成分的硅化物薄膜，并用作下電極。上電極用鋁(Al)形成。
另外，在日本公開讓公眾審查的專利申請(JP-A-平9-82914)中，描述了一種鐵電存儲器件，其中針形接點和下電極是作為一個單元形成的，以防止針形接點的下部分通過阻擋層被氧化，變成高電阻。在這個傳統(tǒng)的例子中，用Ti,TiN,Pt,Ru,Ir以及含有它們的合金，或者Ru或Ir的導(dǎo)電氧化物作為阻擋層。另外，用Pt、Ru和Ir、包含這些金屬的合金或者Ru和Ir的導(dǎo)電的氧化物作為下電極的針形接點。至于上電極則沒有解釋。另外，布線層包括鋁合金，并通過層間絕緣薄膜在上電極上形成。
本發(fā)明的一個目的是提供一種鐵電存儲器件，其中阻止了布線層形成后的加熱過程引起的鐵電電容元件的退化。
本發(fā)明的另一個目的是提供一種鐵電存儲器件，其中可以改善存儲數(shù)據(jù)保持特性的可靠性和數(shù)據(jù)重寫的壽命。
本發(fā)明的再一個目的是提供一種制造上述鐵電存儲器件的方法。
為了實現(xiàn)本發(fā)明的一個方面，鐵電存儲器件包括通過半導(dǎo)體襯底上的絕緣薄膜形成的鐵電電容元件。所述鐵電電容元件包括下電極、在下電極上形成的鐵電薄膜以及在鐵電薄膜上形成的上電極。所述上電極具有疊層結(jié)構(gòu)，后者含有與所述鐵電薄膜連接的第一金屬的導(dǎo)電氧化物層。
所述第一金屬最好是銥(Ir)，而導(dǎo)電氧化物層最好是氧化銥(IrO2)層。在這種情況下，上電極的疊層結(jié)構(gòu)最好用導(dǎo)電氧化物層和銥層或鉑層形成。另外，與布線層連接的上電極的疊層結(jié)構(gòu)的頂層最好是銥層或鉑層。
所述鐵電存儲器件還可以包括通過絕緣薄膜在鐵電電容元件上形成的并與上電極連接的布線層，并且所述布線層的底層可以由鎢層或金屬硅化物層形成。在這種情況下，離上電極2μm以內(nèi)的作為布線層一部分的底層由鎢層或金屬硅化物層形成。另外，布線層可以由含鋁并層疊在鎢層或金屬硅化物層上的氮化鈦層和合金層形成。另外，金屬硅化物層最好是硅化鎢(WSix)層。
為了實現(xiàn)本發(fā)明的另一個方面，鐵電存儲器件包括在半導(dǎo)體襯底上通過第一絕緣薄膜形成的鐵電電容元件以及在鐵電電容元件上通過第二絕緣薄膜形成的布線層。鐵電電容元件包括下電極、在下電極上形成的鐵電薄膜、以及在鐵電薄膜上形成并與布線層連接的上電極。布線層具有疊層結(jié)構(gòu)，后者具有鎢層或金屬硅化物層作為底層。
為了實現(xiàn)本發(fā)明的再一個方面，鐵電存儲器件的制造方法包括
通過絕緣薄膜在半導(dǎo)體襯底上形成鐵電電容元件，后者包括下電極、上電極和鐵電薄膜，所述鐵電薄膜被夾在上電極和下電極之間；在鐵電電容元件上形成保護薄膜；在保護薄膜上設(shè)置穿通到上電極的接觸孔；以及在接觸孔內(nèi)和保護薄膜上形成金屬硅化物層或鎢層。
圖1是舉例說明傳統(tǒng)鐵電存儲器件的平面圖；圖2是沿著圖1的線a-a’截取的鐵電存儲器件的剖面圖；圖3是沿著圖1的線b-b’截取的鐵電存儲器件的剖面圖；圖4是舉例說明圖1的鐵電存儲器件的等效電路的電路圖；圖5是舉例說明鐵電物質(zhì)的極化特性的曲線圖；圖6A至6C是制造過程中傳統(tǒng)鐵電存儲器件的剖面圖；圖7是舉例說明本發(fā)明的鐵電存儲器件的結(jié)構(gòu)的平面圖；圖8是沿著圖7的線a-a’截取的鐵電存儲器件的剖面圖；圖9是沿著圖7的線b-b’截取的鐵電存儲器件的剖面圖；圖10A至10C及11A至11C是在本發(fā)明制造方法中鐵電存儲器件的剖面圖；圖12是舉例說明鐵電物質(zhì)極化特性的曲線圖；圖13是舉例說明用于鐵電物質(zhì)極化特性的測量試驗的電壓脈沖序列的示意圖；圖14是舉例說明按照本發(fā)明一個實施例的鐵電存儲器件退火前、后剩余極化特性變化的示意圖；圖15是舉例說明按照本發(fā)明的所述實施例的鐵電存儲器件退化的示意圖；圖16是舉例說明傳統(tǒng)的鐵電存儲器件退火前、后剩余極化特性變化的示意圖；圖17是舉例說明鐵電存儲器件一個例子的平面圖，用以說明按照本發(fā)明的所述實施例的鐵電存儲器件的效果；圖18是沿著圖17的線b-b’截取的鐵電存儲器件的剖面圖19A至19C是舉例說明制造過程中圖17的鐵電存儲器件的剖面圖；圖20是舉例說明退火前、后圖17的鐵電存儲器件的剩余極化特性變化的示意圖；圖21是舉例說明按照本發(fā)明另一個實施例的鐵電存儲器件的平面圖；圖22是沿著圖21的線b-b’截取的鐵電存儲器件的剖面圖；圖23是舉例說明圖21的鐵電存儲器的測量數(shù)據(jù)的示意圖；圖24是舉例說明退火前、后圖17的鐵電存儲器件剩余極化特性變化的示意圖；圖25是舉例說明本發(fā)明的鐵電存儲器的測量數(shù)據(jù)的曲線圖；圖26是舉例說明本發(fā)明的鐵電存儲器的另一組測量數(shù)據(jù)的曲線圖；以及圖27是舉例說明按照本發(fā)明的鐵電存儲器件的特定實施例的剖面圖。
下面將參照附圖描述本發(fā)明的鐵電存儲器件。
圖7表示按照本發(fā)明第一實施例的鐵電存儲器件的平面圖。圖8表示沿著圖7的線a-a’截取的該鐵電存儲器件的剖面圖；而圖9表示沿著圖7的線b-b’截取的該鐵電存儲器件的剖面圖。
該鐵電存儲器件包括半導(dǎo)體襯底1、從半導(dǎo)體襯底1往上設(shè)置的存儲單元晶體管Tr和鐵電電容元件Cf，以及設(shè)置在鐵電電容元件Cf上的SiO2保護薄膜9。
鐵電電容元件Cf包括下電極3、上電極5和夾在它們中間的鐵電薄膜4。在保護薄膜9上形成穿通到上電極5的接觸孔。鐵電電容元件Cf和存儲單元晶體管Tr通過接觸孔電連接到布線層10。如圖7和圖8所示，在這個實施例中，位線用布線層6形成。
在這個實施例中，作為位線的布線層6和與上電極5連接的布線層10包括諸如硅化鎢(WSix)層的金屬硅化物層?；蛘?，布線層6和10可以具有疊層結(jié)構(gòu)，后者包括金屬硅化物層和金屬硅化物層上的含有鋁(Al)或氮化鈦(TiN)作為主要成分的層。以另一種方式，布線層6和10可以包括鎢(W)層或者可以具有疊層結(jié)構(gòu)，后者包括鎢(W)層或含有鋁(AL)或氮化鈦(TiN)作為主要成分的層。
如上所述，作為鐵電電容元件Cf的上電極而要求的性能是與對布線層10所要求的不同的。因此，不能用同一種材料作為上電極5和布線層10。為了達到穩(wěn)定上電極5和布線層10之間的界面的目的，并實現(xiàn)良好的電容特性，上電極最好包括IrO2或Ir作為主要成分。為了阻止由布線層形成后加熱造成的鐵電電容元件Cf在對SiO2的適應(yīng)性和減小與Si的接觸電阻方面的退化，最好用WSix作為布線層10的金屬硅化物。
為了使用具有低電阻率的Al作為布線層，最好用TiN層作為Al層和Si層之間的阻擋薄膜，并用WSix層作為TiN層下面的下層。就是說，布線層最好采用從底層起包括WSix層、TiN層、Al層和TiN層的布線結(jié)構(gòu)。用作頂層的TiN層是防反射層。采用上電極5和布線層10的結(jié)合，就可以抑制布線層6和10形成后熱處理造成的鐵電電容元件Cf的退化。
接著將利用圖10A至10C和11A至11C中所示的過程剖面圖來描述本實施例中鐵電存儲器件的制造方法。
如圖10A所示，在用與一般MOS(金屬一氧化物-半導(dǎo)體)晶體管相同的制造方法形成存儲單元晶體管Tr之后，形成氧化硅薄膜9-1作為第一層間絕緣薄膜。
此后，如圖10B所示，用下列方法形成鐵電電容元件Cf。首先，在氧化硅薄膜9-1上形成下電極3，然后，在下電極3上形成鐵電薄膜4。下電極3用的材料是貴金屬，諸如Pt,Ir和Ru，或?qū)щ姷难趸?，諸如IrO2和RuO2，而且一般用濺射方法形成。最好用PbZrxTi1-xO3或SrBi2Ta2O9作為鐵電薄膜材料，因為它們在正常溫度下達到作為鐵電存儲器件所必需的剩余極化值。PbZrxTi1-xO3或SrBi2Ta2O9用濺射法、溶膠-凝膠法和CVD法形成。此后，如圖10C所示，電容元件Cf的上電極5用濺射法形成。
接著，如圖11A所示，在淀積諸如氧化硅薄膜的絕緣薄膜以便形成保護薄膜9之后，形成穿通到上電極5的接觸孔21。
此外，如圖11B所示，形成穿通到擴散層的接觸孔22。
接著，用諸如濺射法和CVD法等方法形成作為布線層10的金屬硅化物層或鎢(W)層。然后，將布線層做成圖案?；蛘撸梢栽诮饘俟杌飳踊蜴u(W)層上用濺射法或CVD法淀積含有鋁(Al)或氮化鈦(TiN)作為主要成分的層，以便形成疊層結(jié)構(gòu)。然后，將布線層10做成圖案。此時，可以同時形成布線層6。
此后，如上所述，為了MOS晶體管Tr的特性，在從300℃至500℃范圍內(nèi)的溫度下進行退火處理。
圖27表示按照本發(fā)明第二實施例的鐵電存儲器件的剖面圖。在這個實施例中，鐵電電容元件Cf的下電極3通過多晶硅針形接點16與擴散層8連接。上電極5與布線層10連接，后者起板線作用。布線層10包括金屬硅化物層11和其中層疊了Al層和TiN層的層12。最好用WSix層作為金屬硅化物層。這是因為WSix層可以抑制布線層6形成后熱處理所造成的鐵電電容元件的退化，而且可以改善對SiO2的適應(yīng)性和減小與Si層的接觸電阻。最好用Ir層或者從底層起層疊IrO2層和Ir層或Pt層的疊層結(jié)構(gòu)作為上電極5。這是因為可以在上電極5和布線層10之間形成穩(wěn)定的界面，以便獲得良好的電容特性。
采用這樣的結(jié)構(gòu)，即使在布線層10形成后進行熱處理，電容特性也永遠不退化。另外，與第一實施例相比，可以減小單元的面積，可以利用具有低電阻的Al層作為板線。因此，可以提高操作速度。
下面將詳細描述本發(fā)明的鐵電存儲器件。但是，本發(fā)明不限于此。
圖7是按照本發(fā)明第一實施例的鐵電存儲器件的平面圖。圖8表示沿著圖7的線a-a’截取的鐵電存儲器件的剖面圖，而圖9表示沿著圖7的線b-b’截取的鐵電存儲器件的剖面圖。
形成具有下電極3、鐵電薄膜4和上電極5的鐵電電容元件Cf。下電極3是在層間絕緣薄膜9上形成的并從底層起包括Ti層和Pt層，而層間絕緣薄膜9是在形成于半導(dǎo)體襯底上的場效應(yīng)晶體管Tr上形成的。鐵電薄膜包括PZT層。上電極5從底層起依次包括IrO2層和Ir層。之所以在IrO2層上層疊Ir層，是要防止與上電極5接觸的布線層材料被IrO2氧化、使得上電極5和布線層10之間的接觸電阻增大。
形成穿通到鐵電電容元件Cf的上電極5和場效應(yīng)晶體管Tr的擴散層8的接觸孔，以便將場效應(yīng)晶體管Tr與鐵電電容元件Cf電連接。鐵電電容元件Cf的上電極5和場效應(yīng)晶體管Tr的一個擴散層8由布線層10通過所述接觸孔實現(xiàn)電氣連接。另外，場效應(yīng)晶體管Tr的另一個擴散層8通過另一個接觸孔與作為位線的布線層6連接。
作為布線層10的材料，從底層起依次使用WSi2.4,TiN,Al,TiN。作為從底層算起的第二層的TiN層是阻擋層，用以防止Al和Si的相互擴散。WSi2.4層在對SiO2的適應(yīng)性方面是很優(yōu)秀的，因此可以減小與Si的接觸電阻。作為頂層，TiN層是防反射薄膜。
現(xiàn)將參照圖10A至10C描述本實施例中鐵電存儲器件的制造方法。
如圖10A所示，按照傳統(tǒng)的LSI(大規(guī)模集成電路)制造方法形成包括柵極7和p型半導(dǎo)體襯底1上的擴散層8的場效應(yīng)晶體管Tr。用LPCVD(低壓化學(xué)汽相淀積法)在整個半導(dǎo)體襯底上淀積SiO2層間絕緣薄膜9-1。然后，用CMP(化學(xué)機械拋光)法將半導(dǎo)體襯底表面整平。
如圖10B所示，淀積具有20納米薄膜厚度的Ti層，作為下電極3和SiO2層間絕緣薄膜之間的適配層，然后用直流濺射法淀積作為下電極3的200納米薄膜厚度的Pt層。此后，用溶膠-凝膠法形成具有300納米薄膜厚度的PZT層。Pb(CH3COO)2,Zr(OC2H5)4及Ti(i-OC3H7)4混合溶液用作PZT薄膜的起動原料。混合溶液的Pb∶Zr∶Ti摩爾比為1.15∶0.53∶0.47，而混合溶液中Pb的濃度為0.6mol/l摩爾/公升)。把該混合溶液旋涂在Pt層上之后，在250℃下在氮氣氣氛中進行15分鐘烘干處理。另外，在600℃下氧氣氣氛中進行10分鐘的焙燒處理。從旋涂工藝過程到焙燒工藝過程的所有工藝過程重復(fù)3次，便形成具有300納米薄膜厚度的PZT層。此后，利用光刻膠作為掩膜將PZT/Pt/Ti疊層結(jié)構(gòu)(這表明從底層起依次層疊Ti層、Pt層和PZT層，下同)做成圖案，以形成下電極3。
此后，如圖10C所示，依次層疊150納米薄膜厚度的IrO2層和50納米薄膜厚度的Ir層，并利用光刻膠薄膜作為掩膜把Ir/IrO2疊層結(jié)構(gòu)做成圖案，以產(chǎn)生上電極5。
接著，如圖11A所示，用O3-TEOSCVD法在半導(dǎo)體襯底表面上淀積SiO2層間絕緣薄膜作為保護薄膜9的一部分，使之具有400納米的薄膜厚度。通過利用CF4氣體作蝕刻氣體的RIE(反應(yīng)離子蝕刻)法并且利用光刻膠作為掩膜形成穿通到鐵電電容元件Cf的上電極5的接觸孔21。
如圖11B所示，形成接觸孔21后，在600℃下在氧氣氛中進行10分鐘的退火處理，以便能夠消除蝕刻接觸孔21時在鐵電電容元件Cf中引起的損害。隨后，利用CHF3氣體作蝕刻氣體以RIE法形成穿通到晶體管Tr的擴散層8的接觸孔22。
此后，用直流濺射法淀積用于布線層6和10的WSi2.4薄膜，使之具有50納米的薄膜厚度。即使在600℃氧氣氣氛中進行的退火過程，作為上電極5形成的Ir薄膜也幾乎不被氧化。但是，Ir層的表面被輕微地氧化。因為Ir即使氧化了也是導(dǎo)電的，所以，氧化的Ir本身并不會起引起接觸導(dǎo)電故障的作用。但是，當(dāng)上電極5的Ir層表面通過退火過程而氧化時，作為布線層10與Ir層接觸的WSi2.4層在隨后的工藝過程中被熱處理過程氧化。結(jié)果，Ir/WSi2.4層界面電阻變高。因此，最好在淀積WSi2.4層之前通過利用CHF3氣體作為反應(yīng)氣體的干蝕刻法蝕刻Ir層表面。結(jié)果，便可以避免上述問題。在本實施例中WSix的目標(biāo)成分是WSi2.7，但淀積的WSix層的成分是WSi2.4。
隨后，如圖11C所示，利用Ar氣和N2氣的混合氣體進行Ti的反應(yīng)濺射過程，淀積TiN層，使之具有100納米的薄膜厚度。另外，依次淀積具有550納米薄膜厚度的Al層以及作為防反射薄膜的具30納米薄膜厚度的TiN層。隨后，通過利用Cl2氣體作為蝕刻氣體的RIE法并利用光刻膠薄膜作為掩膜，將布線層10做成圖案。
本發(fā)明者對其中以這種方式形成布線層的鐵電存儲器件進行在400℃下氮氣氣氛中持續(xù)30分鐘的退火過程，并且測量了退火過程前、后PZT電容中轉(zhuǎn)換電荷量的變化。如圖12所示，轉(zhuǎn)換電荷量表示鐵電電容元件的反型電荷量和非反型電荷量。當(dāng)剩余極化值大時，鐵電存儲器件儲存數(shù)據(jù)的保持特性優(yōu)異，剩余極化值是反型電荷量與非反型電荷量之差。因此，可以說大的剩余極化值是鐵電電容元件Cf所希望的特性。
轉(zhuǎn)換電荷是通過把圖13所示的脈沖序列加在鐵電電容元件Cf的上電極5和下電極3之間來測量的。響應(yīng)第一個脈沖，該鐵電電容元件Cf被置于圖12所示的極化狀態(tài)B，而響應(yīng)第二個脈沖被置于極化狀態(tài)D。同時，測量反型電荷量。然后，施加第三個脈沖，測量非反型電荷量。施加脈沖的持續(xù)時間為3微秒，而脈沖間隔為1秒。該測量用的PZT電容量Cf具有上電極5，其矩形尺寸是水平方向3微米，垂直方向3微米。大約1000個同樣尺寸的樣本平行排列，以便減小噪聲的影響，然后進行測量。在晶片表面5個點上測量退火過程前、后PZT電容元件Cf中反型電荷量和非反型電荷量之差，亦即剩余極化值。
測量結(jié)果示于圖14的垂直軸。如圖14所示，說的更確切些，剩余極化值在退火過程前、后沒有太大的變化，并且，所述剩余極化呈現(xiàn)約為19μC/cm2(微庫侖/平方厘米)的大值。
另外，圖15表示上述電容元件退火之后的疲勞特性的測量結(jié)果。所述疲勞特性是通過在預(yù)定的周期數(shù)期間施加方波脈沖、然后測量每個周期后的轉(zhuǎn)換電荷量來測量的。如圖15所示，即使退火過程之后疲勞特性仍舊良好。108個周期后剩余極化值的減小只等于或小于初始值15％。
另外，測量退火處理后布線層10和上電極5、下電極3以及擴散層8中每一個之間的接觸電阻。被測的具有0.8微米×0.8微米尺寸的接觸電阻全都等于或小于10Ω，表明特性良好。
另一方面，制備了傳統(tǒng)的PZT電容元件Cf，使之具有TiN/Al/TiN/Ti結(jié)構(gòu)的傳統(tǒng)的布線層10，與按照本發(fā)明的具有TiN/Al/TiN/WSix結(jié)構(gòu)的布線層的不同。在形成布線層10后測量退火過程前、后傳統(tǒng)的PZT電容元件Cf的剩余極化值。
測量結(jié)果示于圖16的垂直軸上。如圖16所示，在具有TiN/Al/TiN/Ti結(jié)構(gòu)的布線層10的情況下，退火過程后剩余極化值明顯降低到1μC/cm2以下。就是說，作為鐵電電容元件特性退化是明顯的。
在利用傳統(tǒng)布線結(jié)構(gòu)的情況下這種退化的原因尚不清楚。但是，主要可以考慮下列原因。就是說，布線層中所含的諸如Ti原子和Al原子等雜質(zhì)以及布線層材料通過退火過程擴散到PZT薄膜，并且與PZT發(fā)生化學(xué)反應(yīng)，改變了PZT薄膜的晶體結(jié)構(gòu)?；蛘?，熱處理使布線層產(chǎn)生溫度應(yīng)力，致使PZT薄膜的晶體結(jié)構(gòu)發(fā)生變化。因此，可以認為，本發(fā)明中使用的WSix層防止布線層材料的擴散并釋放薄膜的應(yīng)力。不管WSix層具有防止布線層材料擴散的作用還是具有釋放薄膜應(yīng)力的作用，都必須把WSix層作為布線層中的底層形成。這樣，就可以抑制布線層形成后PZT電容極化特性的退化。
本發(fā)明者制備了其布線層結(jié)構(gòu)不是本發(fā)明的TiN/Al/TiN/WSix，而是TiN/Al/TiN/WSix/Ti的PZT電容元件。但是，在此情況下，已經(jīng)證實，剩余極化值通過退火處理明顯地降低到1μC/cm2以下，與圖16所示情況相似。
本發(fā)明者考慮，甚至在其中只有上電極上一個區(qū)域被WSix層所覆蓋的鐵電電容元件中也能獲得WSix層的上述效果。這樣，本發(fā)明者制備了具有圖17和圖18所示結(jié)構(gòu)的鐵電電容元件。圖17是該鐵電電容元件的平面圖，而圖18是該鐵電電容元件沿著線b-b’截取的剖面圖。在圖17和18中，通過電容SiO2覆蓋保護薄膜，WSi2.4層存在于PZT電容元件Cf的上電極5一個區(qū)域中。
布線層10包括從底層起的Ti,TiN,Al和TiN的疊層結(jié)構(gòu)。這樣一種結(jié)構(gòu)可以用下列方法形成。就是說，用濺射法形成WSi2.4層，然后用RIE法把所述WSi2.4層做成圖案，使之具有與PZT電容的上電極相同的圖案。隨后，在如圖19A至19C所示的制造過程中，從底部起依次淀積Ti,TiN,Al和TiN層。
但是，當(dāng)布線層10像這種情況包括TiN/Al/TiN/Ti時，如圖20所示，剩余極化值通過退火過程減小到約5μC/cm2。這個結(jié)果表明，只有電容元件Cf上的區(qū)域被WSix層所覆蓋，在抑制PZT電容極化特性由于退火過程而退化方面不能獲得足夠的效果。因此，可以認為，PZT電容元件Cf不僅受直接存在于電容元件Cf上面的布線層影響，而且受存在于其它區(qū)域的布線層影響。
為了檢驗是否消除了退火過程對PZT電容極化特性的不良影響，本發(fā)明者生產(chǎn)了具有圖21和圖22所示結(jié)構(gòu)的電容元件。這樣，本發(fā)明者檢查，當(dāng)包括TiN/Al/TiN/Ti的傳統(tǒng)的布線層存在于PZT電容元件附近時，如果布線層與PZT電容隔開一段距離，是否可以防止這種不良影響。圖21是PZT電容元件的平面圖，而圖22是該PZT電容元件沿著圖21線b-b’截取的剖面圖。
布線層13存在于鐵電電容元件Cf的上電極5上，并像上電極5一樣具有Ir(150納米)/IrO2(50納米)的結(jié)構(gòu)。因此，布線層永遠不會通過退火過程對PZT電容元件造成任何不良影響。
布線層10包括TiN/Al/TiN/Ti，并與PZT電容元件Cf的上電極5隔開一段距離d。
圖23表示當(dāng)在水平軸上取距離d時退火過程后PZT電容元件Cf的剩余極化值。正如從圖23所看到的，當(dāng)布線層10具有包括TiN/Al/TiN/Ti的傳統(tǒng)布線結(jié)構(gòu)時，若布線層10出現(xiàn)在離PZT電容元件Cf約2μm以內(nèi)，則對退火過程后PZT電容極化特性產(chǎn)生明顯的不良影響。因此，布線層存在于PZT電容元件Cf的上電極5附近(在約2μm內(nèi))，并由TiN/Al/TiN/Ti構(gòu)成是不合適的。因此，最好形成WSix的底層。
在日本公開讓公眾審查的專利申請(JPA-平2-232973)、日本公開讓公眾審查的專利申請(JP-A-平8-17822)中描述了一個其中鐵電電容元件Cf的上電極由金屬硅化物形成的例子。但是，可以認為，即使上電極5是由金屬硅化物形成的，也并未抑制布線層材料通過退火過程擴散進入鐵電薄膜，或者，并未釋放布線層10的溫度應(yīng)力。這是因為，可以認為為了抑制擴散和緩和溫度應(yīng)力，在布線層10和PZT電容元件Cf之間必須存在金屬硅化物層。另外，可以認為，即使上電極5是由金屬硅化物形成的，也難以充分抑制可能是由于退火過程使布線層材料擴散或溫度應(yīng)力造成的PZT電容極化特性的退化。這是因為退火過程造成的PZT電容極化特性退化，如上所述，除了布線層直接就在電容元件Cf的上面之外，還由于布線層存在于離電容元件Cf大約2微米以內(nèi)。
另外，當(dāng)下電極子由金屬硅化物形成時，PZT薄膜和下電極之間界面上的下電極材料由于在下電極3上形成PZT薄膜時在氧氣氣氛中的退火過程而被氧化，使得在PZT與下電極之間形成介電常數(shù)低的絕緣層。結(jié)果，無法得到作為鐵電電容元件的良好的極化特性。
另外，當(dāng)上電極5由金屬硅化物形成時，上電極5形成之后，不能進行使上電極與PZT薄膜之間的界面穩(wěn)定的氧退火處理。另外，當(dāng)形成的穿通到上電極接觸孔時，不能進行消除加在PZT薄膜上的損害的氧退火處理。這是因為，當(dāng)進行氧退火處理時，金屬硅化物被氧化，使得難以建立與布線層的導(dǎo)電狀態(tài)?；蛘?，在上電極與PZT薄膜之間的界面上形成介電常數(shù)低的絕緣層，以致無法獲得作為鐵電電容的良好的極化特性。由于這些原因，在鐵電電容元件Cf中用金屬硅化物形成上電極和下電極是不適當(dāng)?shù)摹Ｕ缫呀?jīng)描述的，上電極和下電極最好包括具有耐氧化性能的貴金屬或?qū)щ娧趸铩?br> 另一方面，當(dāng)制造具有不是本發(fā)明中的Ir/IrO2而是傳統(tǒng)例子中的Pt的上電極5的PZT電容元件時，即使像本發(fā)明一樣布線層10包括TiN/Al/TiN/WSix，如圖24所示，退火過程后PZT電容特性也明顯退化。就是說，剩余極化值降低到1μC/cm2以下。在此情況下，Pt層與IrO2層以及Ir層疊在一起。以形成上電極5是沒有問題的。
因此，可以認為布線層材料的擴散或溫度應(yīng)力是退火過程造成退化的原因。這樣，正如在本發(fā)明中，通過用含Ir或IrO2作為主要成分的材料形成上電極，并利用WSix形成與鐵電電容元件Cf連接的布線層10的底層，以及靠近鐵電電容元件Cf的一部分布線層10，就能有效地抑制退化。
現(xiàn)將參照圖27描述按照本發(fā)明第二實施例的鐵電存儲器件。在這個實施例中，圖9所示的布線層10包括TiN(30納米)/Al(50納米)/TiN(100納米)/W(50納米)。在形成布線層并進行退火處理之后，測量了像第一實施例一樣制造的鐵電電容元件Cf的轉(zhuǎn)換電荷。
圖25表示晶片表面上的5個點上電容的測量結(jié)果。如圖25所示，即使布線層10的底層由W形成，退火過程后剩余極化值仍保持17μC/cm2。因此，PZT電容極化特性的退化是小的。
接著，參照附圖描述按照本發(fā)明第三實施例的鐵電存儲器件。在這個實施例中，用薄膜厚度200納米的WSi2.5層作為圖9所示的布線層10。像在第一實施例中一樣制造鐵電電容元件Cf后，形成接觸孔21。此后，用直流濺射法淀積WSi2.5層，并用RIE法把該WSi2.5層做成圖案。用等離子體CVD(化學(xué)汽相淀積)法在WSi2.5層上形成SiON薄膜作為保護層，使之具有1微米的薄膜厚度。隨后，在400℃下在氮氣氣氛中退火30分鐘。在WSi淀積過程和退火過程后，測量用這樣的方法形成的鐵電電容元件Cf的轉(zhuǎn)換電荷。
圖26表示在晶片表面上5個點上電容元件的測量結(jié)果。即使形成了保護層并進行了退火處理，根本看不到剩余極化值的退化，偏差也減小了。
本發(fā)明的第一個效果是改善了鐵電存儲器件的可靠性。在形成布線層后，進行熱處理以減小場效應(yīng)晶體管Tr的閾值的偏差，并進行熱處理以便在布線層上形成保護薄膜。但是，可以抑制布線層材料擴散進入上電極，并抑制熱處理和退火過程造成的布線層溫度應(yīng)力引起的鐵電電容元件剩余極化值的減小。因此，可以改善數(shù)據(jù)重寫壽命和儲存數(shù)據(jù)保持特性。
本發(fā)明的第二個效果是改善鐵電存儲器件制造中的產(chǎn)出率。因為鐵電電容元件Cf的剩余極化值變高了，所以，數(shù)據(jù)讀出操作時的余裕變大了。
權(quán)利要求
1．一種鐵電存儲器件，它包括通過絕緣薄膜在半導(dǎo)體襯底上形成的鐵電電容元件，所述鐵電電容元件包括下電極；在所述下電極上形成的鐵電薄膜；以及在所述鐵電薄膜上形成的上電極；以及所述上電極具有疊層結(jié)構(gòu)，后者含有與所述鐵電薄膜連接的第一金屬的導(dǎo)電氧化物層。
2．按照權(quán)利要求1的鐵電存儲器件，其特征在于所述第一金屬是銥(Ir)，而所述導(dǎo)電氧化物層是氧化銥(IrO2)層。
3．按照權(quán)利要求2的鐵電存儲器件，其特征在于所述上電極的所述疊層結(jié)構(gòu)由所述導(dǎo)電氧化物層和銥層或鉑層形成。
4．按照權(quán)利要求2的鐵電存儲器件，其特征在于與所述布線層連接的所述上電極的疊層結(jié)構(gòu)的頂層是銥層或鉑層。
5．按照權(quán)利要求1至4中任何一個的鐵電存儲器件，其特征在于所述鐵電存儲器件還包括通過絕緣薄膜在所述鐵電電容元件上形成的并與所述上電極連接的布線層，
所述布線層的底層可以由鎢層或金屬硅化物層形成。
6．按照權(quán)利要求5的鐵電存儲器件，其特征在于離所述上電極2微米以內(nèi)的所述布線層的一部分的所述底層由鎢層或金屬硅化物層形成。
7．按照權(quán)利要求5的鐵電存儲器件，其特征在于所述布線層由氮化鈦層和含鋁合金層形成，并被層疊在所述鎢層或所述金屬硅化物層上。
8．按照權(quán)利要求5或6的鐵電存儲器件，其特征在于所述金屬硅化物層是硅化鎢(WSix)層。
9．一種鐵電存儲器件，它包括通過第一絕緣薄膜在半導(dǎo)體襯底上形成的鐵電電容元件；以及通過第二絕緣薄膜在所述鐵電電容元件上形成的布線層，所述鐵電電容元件包括下電極；在所述下電極上形成的鐵電薄膜；以及在所述鐵電薄膜上形成并與所述布線層連接的上電極；以及所述布線層具有疊層結(jié)構(gòu)，后者具有鎢層或金屬硅化物層作為底層。
10．按照權(quán)利要求9的鐵電存儲器件，其特征在于所述上電極具有疊層結(jié)構(gòu)，后者包括作為底層的第一金屬的導(dǎo)電氧化物層。
11．按照權(quán)利要求9或10的鐵電存儲器件，其特征在于所述第一金屬是銥(Ir)，而所述導(dǎo)電氧化物層是氧化銥(IrO2)層。
12．按照權(quán)利要求11的鐵電存儲器件，其特征在于所述上電極的所述疊層結(jié)構(gòu)由所述導(dǎo)電氧化物層和銥層或鉑層形成。
13．按照權(quán)利要求11的鐵電存儲器件，其特征在于與所述布線層連接的所述上電極的疊層結(jié)構(gòu)的頂層是銥層或鉑層。
14．按照權(quán)利要求9的鐵電存儲器件，其特征在于所述布線層離所述上電極2μm以內(nèi)的部分的所述底層由鎢層或金屬硅化物層形成。
15．按照權(quán)利要求14的鐵電存儲器件，其特征在于所述布線層由氮化鈦層和含鋁合金層形成，并被層疊在所述鎢層或所述金屬硅化物層上。
16．按照權(quán)利要求9的鐵電存儲器件，其特征在于所述金屬硅化物層是硅化鎢(WSix)層。
17．按照權(quán)利要求9的鐵電存儲器件，其特征在于所述鐵電電容元件的所述鐵電薄膜是PtZrxTi1-xO3或者SrBi2(TaxNb2-x)2O9。
18．一種制造鐵電存儲器件的方法，它包括通過絕緣薄膜在半導(dǎo)體襯底上形成鐵電電容元件，后者包括下電極、上電極和夾在所述上電極和所述下電極之間的鐵電薄膜；在所述鐵電電容元件上形成保護薄膜；在所述保護薄膜上設(shè)置穿通到所述上電極的接觸孔；以及在所述接觸孔內(nèi)和所述保護薄膜上形成金屬硅化物層或鎢層。
19．按照權(quán)利要求18的方法，其特征在于還包括在形成所述金屬硅化物層或所述鎢(W)層的步驟之前，蝕刻所述上電極或下電極的表面層。
20．按照權(quán)利要求18的方法，其特征在于還包括在形成所述金屬硅化物層或所述鎢層的步驟之后，形成含有鋁、鈦或氮化鈦作為主要成分的布線層。
全文摘要
一種鐵電存儲器件包括通過絕緣薄膜(9)在半導(dǎo)體襯底(1)上形成的鐵電電容元件。該鐵電電容元件包括下電極(3)、在下電極上形成的鐵電薄膜(4),以及在鐵電薄膜上形成的上電極(5)。上電極具有疊層結(jié)構(gòu),后者含有與所述鐵電薄膜連接的第一金屬的導(dǎo)電氧化物層。
文檔編號H01L29/788GK1232294SQ99105008
公開日1999年10月20日 申請日期1999年4月8日 優(yōu)先權(quán)日1998年4月8日
發(fā)明者筱原壯太, 加藤有光, 天沼一志, 竹內(nèi)常雄, 村尾幸信, 林喜宏 申請人:日本電氣株式會社