專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及半導體器件及其制造方法，特別涉及半導體器件及其制造方法，其中層間絕緣膜提供有為掩埋布線設計的接觸孔、通孔或溝槽；并且為掩埋布線設計的接觸孔、通孔或溝槽用銅或銅基導電材料通過鉭基金屬的阻擋金屬膜填充以形成栓塞電極或掩埋布線。
在以大規(guī)模集成電路(LSI)如存儲器、微處理器等為代表的半導體器件中，器件在集成密度上越增加，它們的尺寸就越精細，因此形成各種元件的它們的獨立的半導體區(qū)域尺寸也就越精細。另外，在這些半導體區(qū)域的每個區(qū)域中形成栓塞電極或掩埋布線時，形成在層間絕緣膜中的為掩埋布線設計的接觸孔、通孔或溝槽在直徑上更精細。此外，由于布線密度增加，已經發(fā)展了用于制備在半導體襯底的寬度方向堆疊的多層布線的所謂多層互連技術。
大多數(shù)這種LSI是MOS(金屬氧化物半導體)型，其是由MOS型晶體管構成的。這種MOS型LSI在這里簡稱為LSI。在這種LSI中，特別是在處理速度很高的LSI中，當栓塞電極或掩埋布線形成在這種掩埋布線設計的接觸孔、通孔或為溝槽中時，該布線的電阻在工作中是個問題。由于這個問題，需要具有小電阻的布線。

圖16是特性曲線圖，其畫出了布線的寬度即布線寬度(在曲線的x軸上的刻度)和布線的電阻即布線電阻(在曲線的y軸上的刻度)之間的關系的輪廓圖。在該圖中，布線電阻與布線寬度成反比。順便提及，在該圖中，由虛線指示的特性曲線表示LSI的處理速度。
迄今為止，作為為包括LSI的半導體器件設計的布線材料，已經使用了含有鋁作為它的主要成分的鋁基金屬。這種類型的鋁基金屬具有從2.8到3.0μΩcm的電阻率。然而，只要布線是由這種鋁基金屬構成，LSI的處理速度就被限制在很窄的限度內，這取決于鋁基金屬的電阻率。因而，為了提高LSI的處理速度，需要使用電阻率比鋁基金屬的電阻率小的導電材料作為布線的金屬。從上述立場出發(fā)，已經使用銅(即Cu)代替這種鋁基金屬。銅具有從1.9到2.2μΩcm的電阻率，這比鋁基金屬的電阻率低很多。
下面說明使用銅形成掩埋布線的例子。在該例子中，由氧化硅(例如SiO2等)制成并提供有為掩埋布線設計的溝槽的層間絕緣膜預先形成在半導體襯底上。然后，用濺射工藝等工藝在這種半導體襯底上形成銅薄膜。之后用電鍍在銅薄膜上形成銅厚膜。銅膜分兩級形成的原因是必需在精細的接觸孔內形成具有足夠的膜厚的銅布線。
另一方面，在這些銅膜的形成之后，對半導體襯底進行熱處理。在該熱處理中，發(fā)生了銅擴散進入層間絕緣膜中的現(xiàn)象。
結果，由于上述銅擴散進層間絕緣膜中而產生許多缺陷。例如層間絕緣膜在絕緣性能上變壞；布線電阻增加；以及布線趨于斷裂。為了克服上述缺陷，阻擋金屬膜預先形成在層間絕緣膜上，然后把銅施加在該阻擋金屬膜上以防止施加的銅擴散進層間絕緣膜中。
例如，作為這種阻擋金屬膜在申請人引證的文獻“InternationalReliability Physics Symposium 1997 Tutorial Notes,pages 3.30-3.32”中公開的是由鉭基金屬制成的高熔點金屬膜，如氮化硅鉭(TaSiN)，氮化鉭(TaN)等。由鉭基金屬制成的阻擋金屬膜具有在如LSI等的半導體器件被使用和進行寬溫度變化的不利環(huán)境中穩(wěn)定的優(yōu)異性能。
下面介紹本發(fā)明要解決的問題。作為在上述文獻中公開的阻擋金屬膜的鉭基金屬在與形成在其上的銅布線的粘附性不好，這增加了銅布線剝落的趨勢，并因此降低了LSIs等的半導體器件的可靠性。
換言之，在形成銅布線時，如上所述，在剛剛形成之后，銅膜在其銅厚膜表面上具有不希望的小丘或隆起部分，從而進行CMP(即化學機械拋光)工藝以拋掉這種不希望的隆起部分。此時，銅膜趨于剝落。銅膜趨于剝落的原因似乎是用在上述CMP工藝中的磨料液體穿過半導體晶片的低粘附力或間隙部分進入晶片內部，從而具有阻擋金屬膜的銅布線的連接部分被腐蝕。由于這個原因，布線具有大電阻。另外，提供有這種阻擋金屬膜的半導體器件抗應力遷移和電遷移的能力不好。
圖17是表示在常規(guī)半導體器件中獲得的布線寬度和布線電阻之間的關系的特性曲線。正如從圖中清楚看出，隨著布線寬度的減小，布線電阻陡峭地增加。
鉭基金屬和銅布線之間的粘附性不好的原因好象是用濺射工藝等工藝形成的鉭基金屬沒有接受二次處理。因此，在銅布線中產生應力遠遠大于鉭基金屬中的應力，這導致發(fā)生銅布線的剝落現(xiàn)象。
此外，在上述常規(guī)技術中，鉭基金屬和設置在其下的層間絕緣膜之間的粘附性也不好。原因似乎與上述原因相同。
鑒于上述問題，本發(fā)明的目的是提供半導體器件及其制造方法，其中作為阻擋金屬膜的鉭基金屬與銅布線的連接部分在粘附性上提高了，以防止銅布線剝落下來，從而半導體器件可靠性提高了。
根據(jù)本發(fā)明的第一方面，提供的半導體器件有這樣結構，即在半導體襯底上形成層間絕緣膜，所述層間絕緣膜帶有為掩埋布線設計的接觸孔、通孔或溝槽，其中接觸孔、通孔或為掩埋布線設計的溝槽用銅或銅基導電材料通過由鉭基金屬制成的阻擋金屬膜填充以形成栓塞電極或掩埋布線，其特征在于至少含有鉭和銅的非晶態(tài)金屬膜形成在阻擋金屬膜和導電材料之間。
在前述中，至少含有鉭的金屬氧化物膜可以形成在阻擋金屬膜和層間絕緣膜之間。
此外，最好非晶態(tài)金屬膜具有20-500埃的膜厚。
另外，需要這樣的方式，將導電材料填充在為掩埋布線設計的溝槽中以形成掩埋布線；并且凸形外部電極可以形成在導電材料的端部中。
根據(jù)本發(fā)明的第二方面，提供制造具有如下結構的半導體器件的方法，其中半導體器件的結構為在半導體襯底上形成層間絕緣膜，該層間絕緣膜帶有為掩埋布線而設計的接觸孔、通孔或為溝槽，其中為掩埋布線設計的接觸孔、通孔或溝槽用銅或銅基導電材料通過由鉭基金屬制成的阻擋金屬膜填充以形成栓塞電極或掩埋布線，至少含有鉭和銅的非晶態(tài)金屬膜形成在阻擋金屬膜和導電材料之間；并且至少含有鉭的金屬氧化物膜形成在阻擋金屬膜和層間絕緣膜之間，該方法包括以下步驟制備半導體襯底，在其中形成層間絕緣膜，該層間絕緣膜提供有為掩埋布線而設計的接觸孔、通孔或為溝槽；在為掩埋布線設計的接觸孔、通孔或溝槽中形成由鉭基金屬制成的阻擋金屬膜；在阻擋金屬膜上形成由導電材料制成的導電薄膜，該導電薄膜以銅或銅基物質作為它的主要成分；在導電薄膜上形成由導電材料制成的導電厚膜，該導電厚膜以銅或銅基物質作為它的主要成分；在非氧化氣氛中熱處理半導體襯底；和通過拋光厚膜的表面平面化導電厚膜。
在前述中，在形成導電厚膜的步驟中，厚膜可以用電鍍形成。
此外，在平面化導電厚膜的步驟中，厚膜的平面化可以用化學機械拋光工藝進行。
此外，在熱處理半導體器件的步驟中，半導體器件可以在400-700℃的熱處理溫度下熱處理2-20分鐘的時間。
通過該半導體器件及其制造方法，由于非晶態(tài)金屬膜形成在作為阻擋金屬膜的鉭基金屬和包括銅或銅基金屬作為它的主要成分的導電材料之間，鉭基金屬更緊密地與導電材料接觸。因而，可以防止導電材料剝落，這提高了半導體器件的可靠性。
通過下面結合附圖的說明使本發(fā)明的上述和其它目的、優(yōu)點和特點更加明顯，其中圖1是本發(fā)明第一實施例的半導體器件的剖面圖；圖2是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖3是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖4是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖5是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖6是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖7是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖8是圖1中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖9是圖1中所示本發(fā)明的半導體器件的透視圖，表示銅掩埋布線的剖面圖10是表示在圖1中所示本發(fā)明的半導體器件的制造方法中實現(xiàn)的熱處理溫度和熱處理時間周期之間關系的特性曲線；圖11是表示在圖1中所示本發(fā)明的第一實施例中獲得的布線寬度和布線電阻之間關系的特性曲線；圖12是本發(fā)明第二實施例的半導體器件的剖面圖；圖13是圖12中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖14是圖12中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖15是圖12中所示本發(fā)明的半導體器件的剖面圖，表示該半導體器件的制造方法；圖16是表示在圖12中所示本發(fā)明的第二實施例中獲得的布線寬度和布線電阻之間關系的特性曲線；和圖17是在常規(guī)半導體器件中獲得的布線寬度和布線電阻之間關系的特性曲線。
下面參照附圖詳細說明本發(fā)明。并且是使用本發(fā)明的實施例以具體方式進行說明的。第一實施例圖1表示本發(fā)明第一實施例的半導體器件。圖2到圖8按照工藝步驟的順序依次展示本發(fā)明的半導體器件制造方法的一系列工藝步驟。
如圖所示，在半導體器件的第一實施例中，膜厚為0.5-1.5μm的氧化硅的表面保護膜2形成在由例如硅等制成的半導體襯底上。形成在表面保護膜2上的是膜厚為0.8-1.5μm的氧化硅的層間絕緣膜3。形成在層間絕緣膜3上的是溝槽4，其是為掩埋布線設計的并具有約25μm的直徑。此外，在層間絕緣膜3上形成膜厚為0.08-0.20μm的氮化硅(Si3N4)的另一層間絕緣膜16。具有所希望導電類型的器件區(qū)形成在半導體襯底的位置中，在圖中未示出。
在為掩埋布線設計的溝槽4中形成；膜厚為200-500埃的鉭膜6；和膜厚為1.1-1.55μm的銅掩埋布線8。該銅掩埋布線8如此構成膜厚為0.08-0.12μm的銅薄膜9與膜厚為1.0-1.5μm的銅厚膜堆疊在一起。此外，在鉭膜6和銅掩埋布線8之間形成膜厚為約20埃的非晶態(tài)金屬膜7。在鉭膜6和表面保護膜2和層間絕緣膜3的每個之間形成膜厚為幾個埃的氧化鉭膜11。
非晶態(tài)金屬膜7至少含有鉭和銅。非晶態(tài)金屬膜7的最小膜厚為約20埃，其可以基本上形成在鉭膜6的整個表面上。即，這種情況下的非晶態(tài)金屬膜7可以形成以便使其最大膜厚為約500埃。另外，氧化鉭膜11含有除了以“TaOx”為代表的以外還含有以“TaSix”和“TaNx”為代表的鉭化合物。
含有鉛(Pb)和錫(Sn)的焊料層12與銅掩埋布線8的端部連接，并以這種方式形成，即它從層間絕緣膜16的一部分表面延伸。形成在焊料層12上的是銅的凸形電極13。在半導體器件用倒裝法在布線襯底上實現(xiàn)時凸形電極13用做實施電極。
下面參照圖2-8介紹本例的半導體器件的制造方法。
首先，如圖3所示，在用CVD工藝在層間絕緣膜2上形成膜厚為0.8-1.5μm的氧化硅的層間絕緣膜3之后，在上述層間絕緣膜3上形成膜厚為0.05-0.12μm的氮化硅的另一層間絕緣膜5。如后面所述，在銅厚膜進行CMP(即化學機械拋光)工藝時層間絕緣膜5用做停止層。
然后如圖4所示，使用光刻技術，需要層間絕緣膜5的區(qū)域用抗蝕劑膜14作掩模。之后，不需要層間絕緣膜5的區(qū)域用干法腐蝕工藝去掉，從而形成為掩埋布線設計的溝槽4，該溝槽4具有約0.25μm的直徑。
再如圖5所示，在去掉抗蝕劑膜14之后，使用濺射法在為掩埋布線設計的溝槽4和層間絕緣膜5上形成膜厚為200-500埃的鉭膜6。
如圖6所示，使用濺射法形成膜厚為0.08-0.12μm的銅薄膜8。
然后用電鍍在銅薄膜9上形成膜厚為1.0-1.5μm的銅厚膜10。銅厚膜10形成得從為掩埋布線設計的溝槽4向外延伸。
銅膜形成為兩層的原因是需要在為掩埋布線設計的溝槽4中形成具有足夠膜厚的銅掩埋布線。
接著，如圖7所示，在處理室15中被接收半導體襯底1，然后在約400℃的溫度進行熱處理約20分鐘。結果，鉭膜6與銅薄膜9反應，從而在其間形成膜厚約為20埃的非晶態(tài)金屬膜7。同時，鉭膜6與形成表面保護膜2和層間絕緣膜3的每個的氧化硅反應，從而在其間形成膜厚約為幾個埃的氧化鉭膜11。
如上所述，由于非晶態(tài)金屬膜7形成在鉭膜6和銅薄膜9之間，所以鉭膜6更緊密地與銅薄膜9接觸。用相同的方式，由于氧化鉭膜11形成在鉭膜6和表面保護膜2和層間絕緣膜3的每個之間，鉭膜6更緊密地與表面保護膜2和層間絕緣膜3接觸。
然后如圖8所示，使用CMP(即化學機械拋光)工藝拋光位于為掩埋布線設計的溝槽4外面的的銅厚膜10表面上不希望的隆起部分，從而使平面度達到一致水平。在此拋光處理中，由于氮化硅的層間絕緣膜5作為停止層，所以拋光操作停止在層間絕緣膜5的表面上。結果銅掩埋布線8形成在為掩埋布線設計的溝槽4中。
圖9是在工藝的上述階段中銅掩埋布線8的透視圖，其中銅掩埋布線8是沿著形成在位于半導體襯底1上的層間絕緣膜3中的溝槽4形成的。通過銅掩埋布線8，形成在半導體襯底1中的器件的各個區(qū)域彼此連接，或者器件的區(qū)域與其它銅掩埋布線連接，或者其它銅掩埋布線彼此連接。
圖10是表示進行熱處理的溫度(這里稱為熱處理溫度，在曲線的x軸的刻度)和進行熱處理的時間周期(這里稱為處理時間，在曲線的y軸的刻度)之間關系的特性曲線。從上述曲線清楚看出，這種熱處理的處理溫度和處理時間是彼此成反比的。因而，可以通過增加處理溫度來減少處理時間。
但是，處理溫度的上限約為700℃，這是由熱處理的處理條件決定的。當在超過該上限的溫度進行熱處理時，在形成LSI的MOS晶體管中會出現(xiàn)如短溝道效應和擊穿現(xiàn)象等許多問題，導致LSI的性能下降。
對于熱處理中的處理溫度的下限，當處理溫度太低時，熱處理的效果不好并且處理時間過分延長，從而使這種熱處理操作不充分。鑒于上述事實，熱處理的處理溫度的下限被限制為約400℃。另外，關于處理時間，鑒于處理溫度的上限和下限，最好選擇處理時間在2-20分鐘范圍內。
此外，最好基本上在鉭膜6的整個表面上形成非晶態(tài)金屬膜7。順便提及，不必要求非晶態(tài)金屬膜7的膜厚太大，只要非晶態(tài)金屬膜7是連續(xù)形成的即可。例如，即使具有膜厚為約20埃的非晶態(tài)金屬膜7也可以獲得足夠的效果。
然后去掉在單獨工藝步驟過程中已經被污染的層間絕緣膜5。之后，使用濺射工藝重新形成膜厚約為0.08-0.20μm的氮化硅的另一層間絕緣膜16。然后使用濺射工藝以如下方式形成焊料層12，即焊料層12延伸到達層間絕緣膜16的表面并與銅掩埋布線8的端部連接。此后，銅的凸形電極13通過上述焊料層12形成，從而制成本例的半導體器件。
圖11是表示在本發(fā)明的本例中獲得的布線寬度和布線電阻之間關系的特性曲線。與圖17中所示的常規(guī)例子相比可以清楚看出，本發(fā)明的本例可以保持布線電阻基本上在預定相對低的值，無論布線寬度如何變化。另一方面，在常規(guī)例子中，布線電阻與布線寬度成反比例變化。
如上所述，在這種構形的本發(fā)明實施例中，由于非晶態(tài)金屬膜7形成在用做阻擋金屬膜的鉭膜6和銅掩埋布線8之間，鉭膜6更緊密地與銅掩埋布線8接觸。因此，可以防止銅掩埋布線8剝落，提高了本發(fā)明的半導體器件的可靠性。因此對于本發(fā)明來說能以更容易的方式制造高性能半導體器件。
另外，由于氧化鉭膜11形成在用做阻擋金屬膜的鉭膜6和層間絕緣膜3之間，所以對于鉭膜6來說更緊密地與表面保護膜2和層間絕緣膜3的每個接觸。因而，不用擔心銅掩埋布線8會剝落。第二實施例圖12表示本發(fā)明第二實施例的半導體器件。圖13-15是按照工藝步驟的順序的工藝流程圖，表示半導體器件的制造方法。
此第二實施例與本發(fā)明半導體器件的上述第一實施例之間的主要區(qū)別在于，第二實施例在其銅掩埋布線中使用多層結構(即兩層結構)。換言之，當?shù)谝粚嵤├你~掩埋布線8稱為第一層時，本發(fā)明的第二實施例使用銅掩埋布線25的附加(即第二)層。此外，在本發(fā)明的第二實施例中，非晶態(tài)金屬膜23形成在該銅掩埋布線25和鉭膜20之間；氧化鉭膜24形成在鉭膜20和層間絕緣膜17之間；另一非晶態(tài)金屬膜29形成在第一層銅掩埋布線8和鉭膜20之間。
含有鉛(Pb)和錫(Sn)的焊料層27與第二層銅掩埋布線25的端部連接，并以其從層間絕緣膜26的一部分表面延伸的方式形成。形成在該焊料層27上的是銅凸形電極28。當半導體器件用倒裝法在布線襯底上實現(xiàn)時該凸形電極28用做執(zhí)行電極。
下面參照圖13-15，按照該方法的工藝步驟的順序介紹本例的半導體器件的制造方法。
首先，如圖13所示，通過使用通過圖8中所示的工藝步驟獲得的半導體襯底1，用CVD工藝在半導體襯底上形成膜厚為0.8-1.5μm的氧化硅的層間絕緣膜17。之后，用濺射工藝在上述層間絕緣膜17上形成膜厚為0.08-0.12μm的氮化硅的另一層間絕緣膜18。接下來使用光刻技術，在層間絕緣膜17和18中形成為掩埋布線而設計的直徑約為0.25μm的溝槽19，從而暴露第一層銅掩埋布線8。
如圖14所示，使用濺射工藝在溝槽19和層間絕緣膜18上依次形成膜厚為200-500埃的鉭膜20和膜厚為0.08-0.12μm的銅薄膜21，其中溝槽19是為掩埋布線設計的。然后用電鍍在銅薄膜21上形成膜厚為1.0-1.5μm的銅厚膜22。
在與圖7所示的相同的條件下進行熱處理，在鉭膜20和銅薄膜21之間形成膜厚約為20埃的非晶態(tài)金屬膜7。同時，鉭膜20與形成層間絕緣膜17的氧化硅反應，從而在其間形成膜厚約為幾個埃的氧化鉭膜24。此外，同時，非晶態(tài)金屬膜29形成在第一層銅掩埋布線8和鉭膜20之間。如上所述，由于非晶態(tài)金屬膜23形成在鉭膜20和銅薄膜21之間，同時非晶態(tài)金屬膜29形成在第一層銅掩埋布線8和鉭膜20之間，所以鉭膜20更緊密地與銅薄膜21接觸。以同樣的方式，由于氧化鉭膜24形成在鉭膜20和層間絕緣膜17之間，鉭膜20更緊密地與層間絕緣膜17接觸。
如圖15所示，使用CMP(即化學機械拋光)工藝拋光位于為掩埋布線設計的溝槽19外面的銅厚膜22表面上不希望的隆起部分，從而實現(xiàn)平面度達到一致的水平。在該拋光處理中，由于氮化硅的層間絕緣膜18用做停止層，所以拋光操作停止在層間絕緣膜18的表面上。結果第二層銅掩埋布線25形成在為掩埋布線設計的溝槽19中。因此第二層銅掩埋布線25與第一層銅掩埋布線8電連接。如在圖9中所示的第一層掩埋布線8的情況下，沿著為掩埋布線設計的溝槽19形成第二層銅掩埋布線25。
然后去掉層間絕緣膜18，之后使用濺射工藝重新形成氮化硅的另一層間絕緣膜26。再使用濺射工藝以如下方式形成焊料層27，即焊料層27延伸到達層間絕緣膜26的表面并與銅掩埋布線25的端部連接。接下來通過上述焊料層27形成銅的凸形電極28，從而制造了本例的半導體器件。
如上所述，具有上述結構的第二實施例也可以獲得基本上與本發(fā)明第一實施例的相同的效果。
另外，由于對于本例來說可以在第一層銅掩埋布線和鉭膜之間形成非晶態(tài)金屬膜，所以鉭膜更緊密地與銅掩埋布線接觸。
例如，雖然在上述實施例中介紹了用做阻擋金屬膜的鉭膜，但是也可以使用任何一種鉭基金屬作為阻擋金屬膜的材料。鉭基金屬除了鉭本身以外還可以包括鉭化合物，如氮化鉭和氮化硅鉭。
另外，除了銅掩埋布線形成在為掩埋布線設計的溝槽中的情況以外，也可以將本發(fā)明應用于如下情況，即接觸孔、通孔等孔形成在層間絕緣膜中并且用做栓塞電極的銅電極形成在接觸孔、通孔等孔中。
另外，銅掩埋布線可以由純銅或如銅鋁合金、銅銀合金、銅硅合金等的銅合金的任何一種構成。
此外，除了氧化硅和氮化硅之外，層間絕緣膜可以由BSG(硼硅酸鹽玻璃)、PSG(磷硅酸鹽玻璃)、BPSG(硼磷硅酸鹽玻璃)等構成。
而且熱處理可以在除了氧化氣氛以外的任何氣氛中進行。例如，除了N2氣氛以外，任何惰性氣氛如Ar(氬)氣氛、He(氦)氣氛等惰性氣氛也可以使用。
此外，銅掩埋布線可以是層的數(shù)量等于或大于三的多層型。在這種情況下，每次形成銅掩埋布線時，在上述條件下進行熱處理。
此外，在CMP(即化學機械拋光)工藝過程中不必要求使用用做停止層的氮化硅的層間絕緣膜。
另外，由于含有鉭的金屬氧化物膜形成在鉭基金屬和層間絕緣膜之間，所以鉭基金屬更緊密地與層間絕緣膜接觸。因而，可以防止銅或銅基導電材料剝落。
很顯然本發(fā)明不限于上述實施例，在不脫離本發(fā)明的范圍和精神的情況下是可以改變和修改本發(fā)明的。
權利要求
1．一種半導體器件，具有如下結構在該結構中形成有層間絕緣膜，所述層間絕緣膜有為掩埋布線設計的接觸孔、通孔或溝槽，其中為所述掩埋布線設計的所述接觸孔、所述通孔或所述溝槽用銅或銅基導電材料通過由鉭基金屬構成的阻擋金屬膜填充，從而形成栓塞電極或所述掩埋布線，其特征在于至少含有所述鉭和銅的非晶態(tài)金屬膜形成在所述阻擋金屬膜和所述導電材料之間。
2．根據(jù)權利要求1的半導體器件，其特征在于至少含有鉭的金屬氧化物膜形成在所述阻擋金屬膜和所述層間絕緣膜之間。
3．根據(jù)權利要求1的半導體器件，其特征在于所述非晶態(tài)金屬膜的膜厚為20-500埃。
4．根據(jù)權利要求2的半導體器件，其特征在于所述非晶態(tài)金屬膜的膜厚為20-500埃。
5．根據(jù)權利要求1的半導體器件，其特征在于所述導電材料填充在為所述掩埋布線設計的所述溝槽中以形成所述掩埋布線；和凸形外部電極形成在所述導電材料的端部中。
6．根據(jù)權利要求2的半導體器件，其特征在于所述導電材料填充在為所述掩埋布線設計的所述溝槽中以形成所述掩埋布線；和凸形外部電極形成在所述導電材料的端部中。
7．根據(jù)權利要求3的半導體器件，其特征在于所述導電材料填充在為所述掩埋布線設計的所述溝槽中以形成所述掩埋布線；和凸形外部電極形成在所述導電材料的端部中。
8．半導體器件的制造方法，其中半導體器件具有如下結構其中在半導體襯底上形成有層間絕緣膜，所述層間絕緣膜提供有為掩埋布線設計的接觸孔、通孔或溝槽，其中為所述掩埋布線設計所述接觸孔、所述通孔或的所述溝槽用銅或銅基導電材料通過由鉭基金屬構成的阻擋金屬膜填充，從而形成栓塞電極或所述掩埋布線；至少含有鉭和銅的非晶態(tài)金屬膜形成在所述阻擋金屬膜和所述導電材料之間；至少含有鉭的金屬氧化物膜形成在所述阻擋金屬膜和所述層間絕緣膜之間，該方法包括以下步驟制備半導體襯底，其中形成提供有為掩埋布線設計的接觸孔、通孔或溝槽的層間絕緣膜；在為掩埋布線所設計的接觸孔、通孔或溝槽中形成由鉭基金屬構成的阻擋金屬膜；在所述阻擋金屬膜上形成由導電材料構成的導電薄膜，所述導電材料以銅或銅基物質作為它的主要成分；在所述導電薄膜上形成由導電材料構成的導電厚膜，所述導電材料以銅或銅基物質作為它的主要成分；在非氧化氣氛中熱處理所述半導體襯底；和通過拋光所述厚膜的表面平面化所述導電厚膜。
9．根據(jù)權利要求8的半導體器件的制造方法，其特征在于，在形成所述導電厚膜的步驟中，所述厚膜是用電鍍形成的。
10．根據(jù)權利要求8的半導體器件的制造方法，其特征在于，在平面化所述導電厚膜的步驟中，所述厚膜的平面化是用化學機械拋光工藝進行的。
11．根據(jù)權利要求9的半導體器件的制造方法，其特征在于，在平面化所述導電厚膜的步驟中，所述厚膜的平面化是用化學機械拋光工藝進行的。
12．根據(jù)權利要求8的半導體器件的制造方法，其特征在于，在熱處理所述半導體器件的步驟中，所述半導體器件在400-700℃的熱處理溫度下熱處理了2-20分鐘的時間。
13．根據(jù)權利要求9的半導體器件的制造方法，其特征在于，在熱處理所述半導體器件的步驟中，所述半導體器件在400-700℃的熱處理溫度下熱處理了2-20分鐘的時間。
14．根據(jù)權利要求10的半導體器件的制造方法，其特征在于，在熱處理所述半導體器件的步驟中，所述半導體器件在400-700℃的熱處理溫度下熱處理了2-20分鐘的時間。
15．根據(jù)權利要求11的半導體器件的制造方法，其特征在于，在熱處理所述半導體器件的步驟中，所述半導體器件是在400-700℃的熱處理溫度下熱處理了2-20分鐘的時間。
全文摘要
一種半導體器件,其改進了用做阻擋金屬膜的鉭基金屬與銅掩埋布線之間的粘附性,從而防止銅掩埋布線剝落。在為層間絕緣膜的掩埋布線設計的溝槽中形成膜厚為200—500埃的鉭膜和膜厚為1.1—1.55μm的銅掩埋布線。銅掩埋布線通過將膜厚為0.08—0.12μm的銅薄膜和膜厚為1.0—1.5μm的銅厚膜堆疊在一起形成。另外在鉭膜和銅掩埋布線之間形成厚度為約20埃的非晶態(tài)金屬膜。另外還在鉭膜和表面保護膜和層間絕緣膜的每個之間形成膜厚為約幾個埃的氧化鉭膜。
文檔編號H01L21/28GK1233073SQ9910578
公開日1999年10月27日 申請日期1999年4月15日 優(yōu)先權日1998年4月17日
發(fā)明者松原義久 申請人:日本電氣株式會社