專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及一種作為防止浪涌電壓保護內部電路的保護電路使用的半導體裝置。
目前，為了保護構成內部電路的例如MOS晶體管的門極，在與內部電路連接的輸入電路或者輸入輸出電路中設置由電阻、二極管或者晶體管等構成的保護電路。
以下參照圖7說明現有的保護電路的一例。
如圖7所示，在p型半導體基板1上，相隔一定間隔，在沿著與紙面垂直的方向延伸形成有第1個n型高濃度擴散層2以及第2個n型高濃度擴散層3。第1和第2個n型高濃度擴散層2、3由場氧化膜4所分離，同時在第1和第2個n型高濃度擴散層2、3上形成層間絕緣層5，在該層間絕緣層5上形成與第1個n型高濃度擴散層2平行延伸的第1金屬層6和與第2個n型高濃度擴散層3平行延伸的第1金屬層7。第1金屬層6與向輸入電路或者輸入輸出電路輸入信號的輸入端子INP連接，同時通過導體與第1個n型高濃度擴散層2連接。又，第2金屬層7的兩端部與供給基準電壓Vss的基準電壓端子VSP連接，同時第2金屬層7的中央部與第2個n型高濃度擴散層3連接。
以下說明現有的保護電路的動作。
當正浪涌電壓從輸入端子INP施加到保護電路上時，將擊穿通過第1金屬層6與輸入端子INP連接的第1個n型高濃度擴散層2和p半導體基板1之間的PN結，空穴流入到p型半導體基板1。當p型半導體基板1中流入空穴時，在p型半導體基板1中的第1個n型高濃度擴散層2附近的區(qū)域的電位局部上升，因此寄生雙極型晶體管QP動作，在輸入端子INP和基準電壓端子VSP之間流動雙極電流，浪涌電流可以通過基準電壓端子VSP流出。
另一方面，負浪涌電壓從輸入端子INP施加到保護電路上時，為p型半導體基板1和第1個n型高濃度擴散層2的正偏置，二極管的正向電流在基準電壓端子VSP和輸入端子INP之間流動，浪涌電流可以通過輸入端子INP流出。
根據以上的工作原理，保護電路快速吸收浪涌電壓，避開了對內部電路施加高電壓的事態(tài)發(fā)生，從而防止半導體裝置的內部元件的損壞。
但是，由于在第1個n型高濃度擴散層2中與第1金屬層6的連接部的直下區(qū)域為低電阻，當正浪涌電壓施加到輸入端子INP上時，擊穿電流集中在第1個n型高濃度擴散層2中與第1金屬層6的連接部的直下區(qū)域。為此，恐怕會將第1個n型高濃度擴散層2和p半導體基板1之間的PN結破壞，或者將第1個n型高濃度擴散層2本身破壞。
又，如果考察從在第1個n型高濃度擴散層2中與第1金屬層6的連接部到p半導體基板1的電流通路，由于與第1金屬層6和第1個n型高濃度擴散層2之間的接觸面垂直方向(上下方向)的電流通路的距離比與接觸面平行方向(左右方向)的電流通路的距離要小，擊穿電流多部分流入與第1金屬層6和第1個n型高濃度擴散層2之間的接觸面垂直方向，而難以流向與接觸面平行的方向。為此，寄生雙極型晶體管OP不能確切地吸收浪涌電流。
因此，為了提高保護電路吸收浪涌電流的能力，雖然有必要增大第1個n型高濃度擴散層2的面積，但當如果增大第1個n型高濃度擴散層2的面積，又會增大輸入容量或者輸入輸出容量，因而增大了輸入信號和輸出信號的延遲時間，存在著延緩電路的動作速度的問題。
針對上述問題，本發(fā)明的目的在于在不增加與輸入端子電連接的高濃度擴散層的面積的情況下，提高吸收浪涌電流的能力。
為了達成上述目的，有關本發(fā)明的半導體裝置，包括形成在第1導電型的半導體基板上的第2導電型的第1高濃度擴散層、在半導體基板上與第1高濃度擴散層相隔一定間隔形成的，施加基準電壓的第2導電型的第2高濃度擴散層、與為向輸入電路或者輸入輸出電路輸入輸入信號的輸入端子和第1高濃度擴散層電連接的導電層、在半導體基板的第1高濃度擴散層的直下區(qū)域形成的第2導電型的第1低濃度擴散層。在此，輸入端子是指輸入輸入信號，輸出輸出信號的輸入輸出端子。
依據本發(fā)明的半導體裝置，由于在半導體基板上的第1高濃度擴散層的直下區(qū)域形成有第2導電型的第1低濃度擴散層，將增大與半導體基板主面垂直方向(上下方向)的電流通路的阻抗。
本發(fā)明的半導體裝置，優(yōu)選進一步包括在半導體基板上的第2高濃度擴散層的直下區(qū)域形成的第2導電型的第2低濃度擴散層。
本發(fā)明的半導體裝置，優(yōu)選進一步包括在半導體基板上的相對于第1高濃度擴散層在第2高濃度擴散層的反側形成的，并施加基準電壓的第2導電型的第3高濃度擴散層、和在半導體基板上第3高濃度擴散層的直下區(qū)域形成的第2導電型的第3低濃度擴散層。
本發(fā)明的半導體裝置，優(yōu)選進一步包括在輸入端子和第1高濃度擴散層之間形成的，并與所述導電層串聯(lián)連接的具有比導電層有高阻抗的高阻抗導電層。
在本發(fā)明的半導體裝置中，優(yōu)選第1高濃度擴散層具有從與第2高濃度擴散層對向的區(qū)域外側延伸的非對向部，導電層與非對向部電連接。
本發(fā)明的半導體裝置，優(yōu)選進一步包括在半導體基板上的形成在圍繞第1高濃度擴散層和第2高濃度擴散層的區(qū)域的，并施加基準電壓的第1導電型的高濃度擴散層。
本發(fā)明的半導體裝置，優(yōu)選進一步包括在半導體基板上形成在圍繞第1高濃度擴散層和第2高濃度擴散層的區(qū)域的，并施加比基準電壓高的電壓的第2導電型的雜質擴散層。
以下是附圖的簡要說明。


圖1為表示有關第一實施方案的半導體裝置的截面圖。
圖2為表示由有關第一實施方案的半導體裝置實現的保護電路的等效電路圖。
圖3為表示有關第二實施方案的半導體裝置的截面圖，圖4的Ⅲ-Ⅲ線的截面圖。
圖4為表示有關第二實施方案的半導體裝置的俯視圖。
圖5為表示有關第三實施方案的半導體裝置的截面圖，圖4的Ⅴ-Ⅴ線的截面圖。
圖6為表示有關第三實施方案的半導體裝置的俯視圖。
圖7為表示為說明現有的半導體裝置的截面圖。
圖中，10-p型半導體基板，21-第1個n型高濃度擴散層，21a-非對向部，22-第2個n型高濃度擴散層，23-第3個n型高濃度擴散層，24-第4個n型高濃度擴散層，31-第1個n型低濃度擴散層，32-第2個n型低濃度擴散層，33-第3個n型低濃度擴散層，34-第4個n型低濃度擴散層，40-場氧化膜，41-第1層間絕緣層，42-第2層間絕緣層，51-第1金屬層，52-第2金屬層，53-第3金屬層，54-第4金屬層，55-第5金屬層，60-高阻抗導電層，71-第1導體，71a-非對向部導體，72-第2導體，73-第3導體，81-第1金屬配線，82-第2金屬配線，91-p型高濃度擴散層，INP-輸入端子，VSP-基準端子，QP-寄生雙極型晶體管，QP1-第1寄生雙極型晶體管，QP2-第2寄生雙極型晶體管。
以下參照附圖1說明本發(fā)明的第一實施方案的半導體裝置。
圖1為表示有關第一實施方案的半導體裝置的截面構造，如圖1所示，與基準電壓Vss連接的p型半導體基板10上，相隔一定間隔，在沿著與紙面垂直的方向延伸形成第1個n型高濃度擴散層21以及第2個n型高濃度擴散層22。由p型半導體基板10、第1個n型高濃度擴散層21和第2個n型高濃度擴散層22構成寄生雙極型晶體管QP,p型半導體基板10為基極，相當于B，第1個n型高濃度擴散層21為集電極，相當于C，第2個n型高濃度擴散層22為發(fā)射極，相當于E。又，第1個以及第2個n型高濃度擴散層21、22可以在注入能量為20Kev、注入量為5×1015cm2的注入條件下形成。
作為第一實施方案的特點，在第1個n型高濃度擴散層21直下的區(qū)域，形成有與第1個n型高濃度擴散層21平行延伸并且比第1個n型高濃度擴散層21多少要窄一些的第1個n型低濃度擴散層31，同時在第2個n型高濃度擴散層22直下的區(qū)域，形成有與第2個n型高濃度擴散層21平行延伸并且比第2個n型高濃度擴散層22多少要窄一些的第2個n型低濃度擴散層32。第1個以及第2個n型低濃度擴散層31、32的深度例如為1.5-1.75μm，第1個n型低濃度擴散層31和第2個n型低濃度擴散層32之間的間隔為0.5-1.0μm。又，第1個以及第2個n型低濃度擴散層31、32可以在注入能量為700Kev、注入量為1×1013cm2的注入條件下形成。
第1個以及第2個n型高濃度擴散層21、22由場氧化膜40分離，同時也與其它元件分離。又，在第1個以及第2個n型高濃度擴散層21、22上依次形成有第1層間絕緣膜41以及第2層間絕緣膜42。
在第2層間絕緣膜42上，形成有與第1個n型高濃度擴散層21平行延伸的第1金屬層51，以及與第2個n型高濃度擴散層22平行延伸的第2金屬層52。第1金屬層51的兩端部與向輸入電路或者輸入輸出電路輸出輸入信號的輸入端子INP連接，同時第1金屬層51的中央部，通過在第1層間絕緣膜41上形成的，與第1個n型高濃度擴散層21平行延伸的高阻抗導電層60與第1個n型高濃度擴散層21連接。第2金屬層52的兩端部與供給基準電壓Vss的基準電壓端子VSP連接，同時第2金屬層52與第2個n型高濃度擴散層22連接。這時，高阻抗導電層60的阻抗值設定為比第1以及第2金屬層51、52的阻抗值多少要高一些。
依據第一實施方案，由于在p型半導體基板10中的高阻抗導電層60與第1個n型高濃度擴散層21的連接部的直下區(qū)域形成有第1個n型低濃度擴散層31，從而增大了與高阻抗導電層60與第1個n型高濃度擴散層21的連接部垂直方向(上下方向)的電流通路的阻抗。
為此，當在輸入端子INP上施加了正浪涌電壓時所產生擊穿電流，就不會局部集中在第1個n型高濃度擴散層21中高阻抗導電層60的直下區(qū)域，即，流入第1個n型高濃度擴散層21的擊穿電流的電流密度變小，從而可以防止第1個n型高濃度擴散層21的直下區(qū)域和p型半導體基板10之間的PN結的破壞，以及第1個n型高濃度擴散層21自身的破壞。
又，由于擊穿電流比原來多流入到在第1個n型高濃度擴散層21的內部，與高阻抗導電層60與第1個n型高濃度擴散層21的連接部平行的方向(左右方向)的電流通路上，流經寄生雙極型晶體管QP的雙極型電流增加，從而提高了保護電路吸收浪涌電流的能力，提高了半導體裝置的浪涌耐壓。
依據第一實施方案，由于在p型半導體基板10中的第2金屬層52與第2個n型高濃度擴散層22的連接部的直下區(qū)域，與第1個n型低濃度擴散層31對向形成有第2個n型低濃度擴散層32，增大了第1個n型高濃度擴散層21以及第1個n型低濃度擴散層31、和第2個n型高濃度擴散層22以及第2個n型低濃度擴散層32之間的對向面積，流經寄生雙極型晶體管QP的雙極型電流增加，從而提高了保護電路吸收浪涌電流的能力。
依據第一實施方案，由于在第1金屬層51與第1個n型高濃度擴散層21之間設置有高阻抗導電層60，從圖2的等效電路表明，在輸入端子INP和寄生雙極型晶體管QP的集電極C之間，串聯(lián)插入了高阻抗導電層60的阻抗，可以抑制流入保護電路的浪涌電流。為此，可以確實第防止第1個n型高濃度擴散層21的直下區(qū)域和p型半導體基板10之間的PN結的破壞和第1個n型高濃度擴散層21自身的破壞。
以下參照圖3和4說明有關本發(fā)明第二實施方案的保護電路。在第二實施方案中，和第一實施方案同樣的元件采用相同的符號，在此省略其說明。
圖3為表示有關第二實施方案的半導體裝置的截面構造，圖4為表示有關第二實施方案的半導體裝置的平面構造，圖3是圖4的Ⅲ-Ⅲ線的截面圖。
如圖3所示，與基準電壓Vss連接的p型半導體基板10上，形成了第1個n型高濃度擴散層21，同時在第1個n型高濃度擴散層21的兩側形成有第2個n型高濃度擴散層22和第3個n型高濃度擴散層23。在第2層間絕緣膜42上形成有第1金屬層51、第2金屬層52和第3金屬層53。在第1金屬層51的兩端部與向輸入電路或者輸入輸出電路輸出輸入信號的輸入端子INP連接，同時其中央部通過高阻抗導電層60與第1個n型高濃度擴散層21連接。第2金屬層52的兩端部與供給基準電壓Vss的基準電壓端子VSP連接，同時其中央部與第2個n型高濃度擴散層22連接。第3金屬層53的兩端部與供給基準電壓Vss的基準電壓端子VSP連接，同時其中央部與第3個n型高濃度擴散層23連接。
依據第二實施方案，在由p型半導體基板10和第1個n型高濃度擴散層21以及第1個n型低濃度擴散層31構成的第1二極管的兩側，形成有p型半導體基板10和第2個n型高濃度擴散層22以及第2個n型低濃度擴散層32構成的第2二極管、p型半導體基板10和第3個n型高濃度擴散層23以及第3個n型低濃度擴散層33構成的第3二極管。為此，由于由p型半導體基板10、第1個n型高濃度擴散層21以及第1個n型低濃度擴散層31、第2個n型高濃度擴散層22以及第2個n型低濃度擴散層32構成第1寄生雙極型晶體管QP1，同時由p型半導體基板10、第1個n型高濃度擴散層21以及第1個n型低濃度擴散層31、第3個n型高濃度擴散層23以及第3個n型低濃度擴散層33構成第2寄生雙極型晶體管QP2，當在輸入端子INP上施加了正浪涌電壓時，第1以及第2寄生雙極型晶體管QP1、QP2動作，雙極型電流流經輸入端子INP和其兩側的基準電壓端子VSP之間的區(qū)域，浪涌電流可以從基準電壓端子VSP流出。為此，倍增了保護電路吸收浪涌電流的能力，大大地提高了半導體裝置的浪涌耐壓。
保護電路的輸入容量由與輸入端子INP連接的二極管，即p型半導體基板10和第1個n型高濃度擴散層21以及第1個n型低濃度擴散層31構成的第1二極管的PN結的結容量所確定。為此，即使在第1二極管的兩側設置了上述第2二極管和第3二極管，也不增加輸入容量，恐怕會降低電路的動作速度。
如圖4所示，第1個n型高濃度擴散層21與第2個n型高濃度擴散層22和第3個n型高濃度擴散層23相比，其兩端延伸伸出，并設有不與第2個和第3個n型高濃度擴散層22、23對向的非對向部21a，同時第1個n型低濃度擴散層31與第2個n型低濃度擴散層32和第3個n型低濃度擴散層33相比，其兩端延伸伸出，并設有不與第2個和第3個n型低濃度擴散層32、33對向的非對向部31a。又，與第1個n型高濃度擴散層21和高阻抗導電層60(第1金屬層51)連接的第1導體71，在第1個n型高濃度擴散層21的非對向部21a上形成。
又，在圖4中，71a表示形成在第1個n型高濃度擴散層21的非對向部21a上的非對向部導體，72表示與第2個n型高濃度擴散層22和第2金屬層52連接的第2導體，73表示與第3個n型高濃度擴散層23和第3金屬層53連接的第3導體。
如上所述，在非對向部導體71a的側邊，不存在第2個n型高濃度擴散層22和第3個n型高濃度擴散層23。為此，從非對向部導體71a和第1個n型高濃度擴散層21的連接部到第2個和第3個n型高濃度擴散層22、23之間的距離(相當于第1以及第2寄生雙極型晶體管QP1、QP2的基極的長度)比從位于第1個n型高濃度擴散層21中央部的第1導體71和第1個n型高濃度擴散層21的連接部到第2個和第3個n型高濃度擴散層22、23之間的距離要長。因此，經過非對向部導體71a的電流通路的阻抗比經過位于中央部的第1導體71的電流通路的阻抗要大，因而可以抑制流向經過非對向部導體71a的電流通路的電流量。
從形成在第1個n型高濃度擴散層21的端部的第1導體71流向第2個和第3個n型高濃度擴散層22、23的端部的電流的通路擴大到第1個、第2個和第3個n型高濃度擴散層21、22、23的外側區(qū)域。為此，在第1個n型高濃度擴散層21的長度與第2個和第3個n型高濃度擴散層22、23的長度相等時，從形成在第1個n型高濃度擴散層21的端部的第1導體71流向第2個和第3個n型高濃度擴散層22、23的端部的電流量，與從形成在第1個n型高濃度擴散層21的中央部的第1導體71流向第2個和第3個n型高濃度擴散層22、23的中央的電流量相比，要多出流向擴大到第1個、第2個和第3個n型高濃度擴散層21、22、23的外側區(qū)域的電流通路的那部分電流量，因此，電流集中在流經形成在第1個n型高濃度擴散層21的端部的第1導體71的電流通路上。
但是，如前所述，依據第二實施方案，經過非對向部導體71a的電流通路的阻抗，與經過位于中央部的第1導體71的電流通路的阻抗相比要大，可以抑制流經非對向部導體71a的電流通路的電流量，因而可以緩和流經非對向部導體71a的電流通路的電流集中。為此，可以避開局部的電流集中，防止第1導體71和第1個n型高濃度擴散層21的破壞，提高保護電路的浪涌耐壓。
又，在第二實施方案中，雖然采用了在第1個n型高濃度擴散層21的兩側設置有第2個和第3個n型高濃度擴散層22、23，在第1二極管的兩側形成有第2和第3二極管，也可以將與輸入端子INP連接的n型高濃度擴散層和與基準電壓端子VSP連接的n型高濃度擴散層交互配置。這樣，在與輸入端子INP連接的n型高濃度擴散層的兩側形成寄生雙極型晶體管，可以確實地提高吸收浪涌電流的能力。
以下參照圖5和6說明有關本發(fā)明第三實施方案的保護電路。在第三實施方案中，和第一或者第二實施方案同樣的元件采用相同的符號，在此省略其說明。
圖5為表示有關第三實施方案的半導體裝置的截面構造，圖6為表示有關第三實施方案的半導體裝置的平面構造，圖5是圖6的Ⅴ-Ⅴ線的截面圖。
如圖5所示，和第二實施方案相同，與基準電壓Vss連接的p型半導體基板10上，形成了第1個n型高濃度擴散層21，同時在第1個n型高濃度擴散層21的兩側形成有第2個n型高濃度擴散層22和第3個n型高濃度擴散層23。又，在第1金屬層51的兩端部與輸入端子INP連接，同時其中央部通過高阻抗導電層60與第1個n型高濃度擴散層21連接，第2金屬層52的兩端部與基準電壓端子VSP連接，同時其中央部與第2個n型高濃度擴散層22連接，第3金屬層53的兩端部與基準電壓端子VSP連接，同時其中央部與第3個n型高濃度擴散層23連接。又，第1金屬層51和輸入端子INP之間由第1金屬配線81連接，同時，第3金屬層53和基準電壓端子VSP之間由第2金屬配線82連接。又，第2金屬層52和基準電壓端子VSP之間也是由第2金屬配線82連接，圖中未示出。
作為第三實施方案的特點，在p型半導體基板10上形成有圍繞第1個、第2個和第3個n型高濃度擴散層21、22、23的方形框狀的p型高濃度擴散層91，同時在該p型高濃度擴散層91的上側形成有第4金屬層54，該第4金屬層54通過第2金屬配線82與基準電壓端子VSP連接。
又，在p型高濃度擴散層91的外側形成有方形框狀的第4個n型高濃度擴散層24，同時在該第4個n型高濃度擴散層24的上側形成有第5金屬層55，該第5金屬層55和第4個n型高濃度擴散層24，與比基準電壓高的電壓例如電源電壓Vdd施加的高電位端子VDP進行電連接。
從輸入電路或者輸入輸出電路向輸入端子INP施加比基準電壓Vss低的電壓時，從第1個n型高濃度擴散層21或者第1個n型低濃度擴散層31向p型半導體基板10流入電子。當p型半導體基板10流入電子時，恐怕p型半導體基板10的電位會變動，同時流入p型半導體基板10的電子擴散到形成在p型半導體基板10上的其它半導體元件，引起其它半導體元件的誤動作。
而在第三實施方案中，由于設置了圍繞第1個、第2個和第3個n型高濃度擴散層21、22、23，與基準電壓端子VSP連接的p型高濃度擴散層91，流入p型半導體基板10的電子可以通過p型高濃度擴散層91從基準電壓端子VSP流出，即使在向輸入端子INP施加了比基準電壓Vss低的電壓的情況下，也可以防止p型半導體基板10的電位變動。
又，在第三實施方案中，由于在p型高濃度擴散層91的外側設置了與施加比基準電壓高的電壓的高電位端子VDP連接的第4個n型高濃度擴散層24以及第4個n型低濃度擴散層34，流入p型半導體基板10的電子可以穿過在第4個n型高濃度擴散層24或者第4個n型低濃度擴散層34附近形成耗盡層，在進入到第4個n型高濃度擴散層24以及第4個n型低濃度擴散層34，從高電位端子VDP上流出，因而即使在向輸入端子INP施加了比基準電壓Vss低的電壓的情況下，也可以防止引起其它半導體元件誤動作的事態(tài)發(fā)生。這種情況下，為了確實地將從第1個n型低濃度擴散層31流入p型半導體基板10的電子引入到第4個n型低濃度擴散層34中，第4個n型低濃度擴散層34應具有和第1個n型低濃度擴散層31同等程度以上的深度為好。
又，在第三實施方案中，雖然在p型高濃度擴散層91的外側設置了第4個n型高濃度擴散層24以及第4個n型低濃度擴散層34，也可以僅僅只設置了第4個n型高濃度擴散層24或者第4個n型低濃度擴散層34。這種情況下，第4個n型高濃度擴散層24或者第4個n型低濃度擴散層34也應具有和第1個n型低濃度擴散層31同等程度以上的深度為好。
又，在第三實施方案中，由于p型高濃度擴散層91、第4個n型高濃度擴散層24以及第4個n型低濃度擴散層34，可以分別獨立地發(fā)揮各自的功能，因而也可以只設置其中的一個。
又，在第一至第三實施方案中，雖然是在第1個n型高濃度擴散層21和第1金屬層51之間設置了高阻抗層60，但并沒有特別限定設置高阻抗層60的位置，只要在輸入端子INP和第1個n型高濃度擴散層21之間和第1金屬層51串聯(lián)相接即可。又，不設置該高阻抗層60，將第1個n型高濃度擴散層21和第1金屬層51直接連接也可以。
進一步，在第一至第三實施方案中，雖然是在p型半導體基板10上設置了第1個n型高濃度擴散層21以及第2個n型高濃度擴散層22(或者第3個n型高濃度擴散層23)，并且第1個n型低濃度擴散層31以及第2個n型低濃度擴散層32(或者第3個n型低濃度擴散層33)，相反，也可以在n型半導體基板上設置第1個p型高濃度擴散層以及第2個p型高濃度擴散層(或者第3個p型高濃度擴散層)，并且第1個p型低濃度擴散層以及第2個p型低濃度擴散層(或者第3個p型低濃度擴散層)。
依據本發(fā)明的半導體裝置，由于增大了與半導體基板主面垂直方向的電流通路的阻抗，在輸入端子上施加了正浪涌電壓的情況下產生的擊穿電流不會局部集中在第1高濃度擴散層的直下區(qū)域，即減少了流向第1高濃度擴散層直下方向的擊穿電流的電流密度，可以防止第1高濃度擴散層和半導體基板之間的PN結的破壞以及第1高濃度擴散層自身的破壞。
又，由于擊穿電流比原來更多地流向第1高濃度擴散層內部的與半導體基板主面垂直方向的電流通路，增加了流入由半導體基板、第1高濃度擴散層和第2高濃度擴散層形成的寄生雙極型晶體管的雙極型電流，可以提高吸收浪涌電流的能力，提高半導體裝置的浪涌耐壓。
本發(fā)明的半導體裝置，由于在第2高濃度擴散層的直下區(qū)域具有第2導電型的第2低濃度擴散層，并且增大了第1高濃度擴散層以及第1低濃度擴散層和第2高濃度擴散層以及第2低濃度擴散層的對向面積，容易形成寄生雙極型晶體管，增加雙極型電流，由此可以提高吸收浪涌電流的能力。
本發(fā)明的半導體裝置，由于具有相對于第1高濃度擴散層形成在第2高濃度擴散層的反側、施加基準電壓的第2導電型的第3高濃度擴散層、和在第3高濃度擴散層的直下區(qū)域形成的第2導電型的第3低濃度擴散層，并且由半導體基板、第1高濃度擴散層以及第1低濃度擴散層、第2高濃度擴散層以及第2低濃度擴散層構成第1寄生雙極型晶體管，同時由半導體基板、第1高濃度擴散層以及第1低濃度擴散層、第3高濃度擴散層以及第3低濃度擴散層構成第2寄生雙極型晶體管，當在輸入端子上施加浪涌電壓時，雙極型電流從第1高濃度擴散層以及第1低濃度擴散層流向兩側。為此，可以倍增吸收浪涌電流的能力，大大地提高半導體裝置的浪涌耐壓。
本發(fā)明的半導體裝置，由于在輸入端子和第1高濃度擴散層之間串聯(lián)連接了導電層，具有比導電層高阻抗值的高阻抗導電層，并且在輸入端子和寄生雙極型晶體管的集電極之間串聯(lián)插入一阻抗，可以抑制流入保護電路的浪涌電流，可以確實防止第1高濃度擴散層和半導體基板之間的PN結的破壞以及第1高濃度擴散層自身的破壞。
在本發(fā)明的半導體裝置中，由于第1高濃度擴散層具有從與第2高濃度擴散層對向區(qū)域的外側延伸的非對向部，導電層與非對向部電連接，經過導電層與第1高濃度擴散層的非對向部之間的連接部的電流通路的阻抗，與經過導電層與第1高濃度擴散層的對向部之間的連接部的電流通路的阻抗要大，因而可以抑制流向導電層與第1高濃度擴散層的非對向部之間的連接部的電流通路的電流量，緩和該電流通路的電流集中。為此，可以避開局部的電流集中，防止導電層與第1高濃度擴散層的連接部、以及第1高濃度擴散層的破壞，由此提高半導體裝置的浪涌耐壓。
本發(fā)明的半導體裝置，由于具有形成在圍繞第1高濃度擴散層以及第2高濃度擴散層的區(qū)域、施加基準電壓的第1導電型的高濃度擴散層，即使在輸入端子施加了比基準電壓低的電壓，向半導體基板流入電子，流入的電子可以通過第1導電型的高濃度擴散層從基準電壓一側流出，可以防止半導體基板的電位變動。
本發(fā)明的半導體裝置，由于具有形成在圍繞第1高濃度擴散層以及第2高濃度擴散層的區(qū)域、施加比基準電壓高的電壓的第2導電型的雜質擴散層，即使在輸入端子施加了比基準電壓低的電壓，向半導體基板流入電子，流入的電子可以引入到第2導電型的雜質擴散層后，從高電壓側流出，從而可以防止引起其它半導體元件誤動作的事態(tài)的發(fā)生。
權利要求
1．一種半導體裝置，其特征是包括形成在第1導電型的半導體基板上的第2導電型的第1高濃度擴散層、在所述半導體基板上與所述第1高濃度擴散層相隔一定間隔形成的，施加基準電壓的第2導電型的第2高濃度擴散層、與為向輸入電路或者輸入輸出電路輸入輸入信號的輸入端子和所述第1高濃度擴散層電連接的導電層、在所述半導體基板的所述第1高濃度擴散層的直下區(qū)域形成的第2導電型的第1低濃度擴散層。
2．根據權利要求1所述的半導體裝置，其特征是進一步包括在所述半導體基板的所述第2高濃度擴散層的直下區(qū)域形成的第2導電型的第2低濃度散層。
3．根據權利要求1所述的半導體裝置，其特征是進一步包括在所述半導體基板的相對于所述第1高濃度擴散層在所述第2高濃度擴散層的反側形成的，并施加基準電壓的第2導電型的第3高濃度擴散層、和在所述半導體基板的所述第3高濃度擴散層的直下區(qū)域形成的第2導電型的第3低濃度擴散層。
4．根據權利要求1所述的半導體裝置，其特征是進一步包括在所述輸入端子和所述第1高濃度擴散層之間形成的、與所述導電層串聯(lián)連接的、具有比所述導電層有高阻抗的高阻抗導電層。
5．根據權利要求1所述的半導體裝置，其特征是所述第1高濃度擴散層具有從與所述第2高濃度擴散層對向的區(qū)域外側延伸的非對向部，所述導電層與所述非對向部電連接。
6．根據權利要求1所述的半導體裝置，其特征是進一步包括在所述半導體基板上形成在圍繞所述第1高濃度擴散層和所述第2高濃度擴散層的區(qū)域的，并施加基準電壓的第1導電型的高濃度擴散層。
7．根據權利要求1所述的半導體裝置，其特征是進一步包括在所述半導體基板上形成在圍繞所述第1高濃度擴散層和所述第2高濃度擴散層的區(qū)域的，并施加比基準電壓高的電壓的第2導電型的雜質擴散層。
全文摘要
一種半導體裝置,在與基準電壓V
文檔編號H01L27/02GK1236188SQ9910623
公開日1999年11月24日 申請日期1999年5月6日 優(yōu)先權日1998年5月18日
發(fā)明者內木場俊貴, 坂上雅彥, 山本章裕 申請人:松下電子工業(yè)株式會社