專利名稱：形成集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及集成電路，更確切地說(shuō)是涉及形成集成電路中熔絲窗和鍵合焊盤孔的方法。
隨著普遍使用諸如多晶硅，鋁，難熔金屬以及金屬硅化物等高反射互連材料來(lái)使集成電路逐步縮小幾何尺寸的半導(dǎo)體工業(yè)已導(dǎo)致不斷增加的光刻構(gòu)圖問(wèn)題。光刻膠構(gòu)圖過(guò)程中發(fā)自底層互連材料的不需要的反射引起互連光刻膠圖案和得到的互連產(chǎn)生變形。當(dāng)帶有紫外和深紫外曝光波長(zhǎng)的光刻圖形工具用來(lái)生成光刻膠圖案時(shí)，這個(gè)問(wèn)題更加復(fù)雜化。
建議用來(lái)最小化發(fā)自底層反射互連材料的反射的一種工藝是在光刻膠構(gòu)圖前在其上形成抗反射涂層。然而，將抗反射涂層集成至制造工藝中是有問(wèn)題的。例如，發(fā)現(xiàn)用氮化鈦抗反射涂層形成的鍵合焊盤與隨后形成的引線鍵合粘附性差。因此，必須在引線鍵合到鍵合焊盤上之前除去氮化鈦抗反射涂層。然而，除去氮化鈦抗反射涂層對(duì)集成電路其它部分熔絲窗的形成會(huì)產(chǎn)生有害影響。更確切地說(shuō)是，如果熔絲窗和鍵合焊盤孔同時(shí)形成時(shí)，熔絲窗會(huì)產(chǎn)生過(guò)刻蝕，使下面的熔絲暴露，這是因?yàn)榈伩狗瓷渫繉涌涛g速度遠(yuǎn)小于覆蓋熔絲窗的介質(zhì)層。熔絲的暴露有害地影響集成電路的可靠性，因?yàn)槿劢z可能因暴露而腐蝕，特別當(dāng)集成電路使用鋁熔絲時(shí)更是如此。
因此需要能在集成電路中可靠形成熔絲窗和鍵合焊盤孔的方法。


圖1-7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施方式的工藝步驟的截面圖。
圖1-7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施方式的形成集成電路的工藝步驟的截面圖。圖1是集成電路結(jié)構(gòu)的一部分10，該結(jié)構(gòu)包括半導(dǎo)體襯底12，介質(zhì)層14，熔絲16，導(dǎo)電互連18。在一個(gè)實(shí)施方式中，半導(dǎo)體襯底12是單晶硅襯底。另外，半導(dǎo)體襯底12也可以是絕緣體上硅襯底，藍(lán)寶石上硅襯底等等。
在一個(gè)實(shí)施方式中，介質(zhì)層14是用原硅酸四乙酯(TEOS)作為氣體源形成的等離子體淀積氧化層。另外，介質(zhì)層14可以為氮化硅層，磷硅玻璃(PSG)層，硼磷硅玻璃(BPSG)層，旋涂玻璃(SOG)層，氮氧化硅層，聚酰亞胺層，低介電常數(shù)絕緣體，或它們的組合。介質(zhì)層14可以用常規(guī)等離子體淀積工藝，化學(xué)汽相淀積工藝，旋轉(zhuǎn)涂敷工藝，或它們的組合來(lái)淀積。
在一個(gè)實(shí)施方式中，熔絲16和導(dǎo)電互連18通過(guò)在介質(zhì)層14上淀積導(dǎo)電層形成，該導(dǎo)電層包含鋁，例如鋁層，鋁硅(AlSi)層，鋁銅(AlCu)層，鋁銅硅(AlCuSi)層等等。接著該導(dǎo)電層被構(gòu)圖后形成熔絲16和導(dǎo)電互連18。另外，熔絲16和導(dǎo)電互連18也可以用其它導(dǎo)電層形成，諸如多晶硅，多硅化物(polycide)，銅，或類似的層。此外，應(yīng)當(dāng)理解熔絲16和導(dǎo)電互連18也可以用不同的材料形成。例如，熔絲16可以用鋁導(dǎo)電層形成，而導(dǎo)電互連18可以用銅導(dǎo)電層形成，在這種情況下，將使用兩個(gè)分離的淀積和構(gòu)圖步驟來(lái)形成熔絲16和導(dǎo)電互連18。熔絲16和導(dǎo)電互連18可以用常規(guī)淀積工藝，諸如濺射，化學(xué)汽相淀積，電鍍，或以上組合，以及常規(guī)構(gòu)圖工藝，諸如等離子體刻蝕，化學(xué)機(jī)械拋光或以上組合來(lái)形成。
應(yīng)當(dāng)理解的是熔絲16和導(dǎo)電互連18電氣連接于半導(dǎo)體襯底12上形成的半導(dǎo)體器件(圖中未顯示)。
圖2中接著形成覆蓋熔絲16和導(dǎo)電互連18的介質(zhì)層20。在一個(gè)實(shí)施方式中，介質(zhì)層20是用原硅酸四乙酯(TEOS)作為氣體源形成的等離子體淀積氧化層。另外，介質(zhì)層20可以為氮化硅層，磷硅玻璃(PSG)層，硼磷硅玻璃(BPSG)層，旋涂玻璃(SOG)層，氮氧化硅層，聚酰亞胺層，低介電常數(shù)絕緣體，或以上組合。介質(zhì)層20可以用常規(guī)等離子體淀積工藝，化學(xué)汽相淀積工藝，旋轉(zhuǎn)涂敷工藝，或以上組合來(lái)淀積。淀積后，可以用諸如等離子體刻蝕，化學(xué)機(jī)械拋光或以上組合等常規(guī)工藝將介質(zhì)層20平面化。
圖3中接著在介質(zhì)層20的一部分內(nèi)形成開(kāi)孔22以暴露導(dǎo)電互連18的一部分。如圖3所示，接著在孔22內(nèi)形成導(dǎo)電栓24。導(dǎo)電栓24可以用常規(guī)工藝形成。例如，導(dǎo)電栓24可以通過(guò)在孔22內(nèi)淀積諸如鈦層，氮化鈦層，或以上組合的含鈦導(dǎo)電層形成。接著形成覆蓋含鈦導(dǎo)電層的鎢層。接著除去該鎢層和含鈦導(dǎo)電層的一部分來(lái)形成導(dǎo)電栓24。應(yīng)當(dāng)理解可以用化學(xué)機(jī)械拋光、等離子體刻蝕或以上組合來(lái)形成導(dǎo)電栓24。
圖4中接著形成覆蓋介質(zhì)層20的鍵合焊盤30。鍵合焊盤30含覆蓋導(dǎo)電層26的抗反射層28。在一個(gè)實(shí)施方式中，在介質(zhì)層14上淀積諸如鋁(Al)層、鋁硅(AlSi)層、鋁銅(AlCu)層、鋁銅硅(AlCuSi)層、或類似含鋁導(dǎo)電層，接著在含鋁導(dǎo)電層上淀積諸如氮化鈦層、鈦鎢層、或類似含鈦的抗反射層，再接著，含鈦抗反射層和含鋁導(dǎo)電層被構(gòu)圖來(lái)形成鍵合焊盤30。另外，也可以用諸如銅層的其它導(dǎo)電層和諸如氮化硅層、氮氧化硅層及類似其它抗反射層來(lái)形成鍵合焊盤30。可以用諸如濺射，化學(xué)汽相淀積，電鍍，或以上組合常規(guī)淀積工藝和諸如等離子體刻蝕，化學(xué)機(jī)械拋光或以上組合等常規(guī)構(gòu)圖工藝來(lái)形成鍵合焊盤30。如圖4所示，通過(guò)導(dǎo)電栓24鍵合焊盤30電短路于導(dǎo)電互連18。然而，應(yīng)當(dāng)理解，比如鍵合焊盤30也可以形成為通過(guò)孔22直接接觸導(dǎo)電互連18。在這種情況下，在孔22內(nèi)將不形成導(dǎo)電栓24。
圖5中接著形成覆蓋熔絲16和鍵合焊盤30的介質(zhì)層32。在一個(gè)實(shí)施方式中，介質(zhì)層32是一復(fù)合層，它包括覆蓋摻磷二氧化硅層的氮化硅層。另外，介質(zhì)層32可以是一復(fù)合層，包括覆蓋摻磷二氧化硅層的氮氧化硅層，摻磷二氧化硅、氮化硅、氮氧化硅等層。
接著形成覆蓋介質(zhì)層32的構(gòu)圖聚酰亞胺層34。如圖5所示，構(gòu)圖聚酰亞胺層34有一覆蓋熔絲16的孔35和覆蓋鍵合焊盤30的孔37。在一個(gè)實(shí)施方式中，構(gòu)圖聚酰亞胺層34是光可成像的，因此是用常規(guī)曝光和顯影工藝構(gòu)圖的。另外，可以用非光可成像聚酰亞胺形成構(gòu)圖聚酰亞胺層34，這種情況下，它將用諸如濕法刻蝕、等離子體刻蝕或以上組合的常規(guī)刻蝕工藝構(gòu)圖。
圖6中構(gòu)圖聚酰亞胺層34被當(dāng)作刻蝕掩模，介質(zhì)層32被刻蝕形成覆蓋熔絲16的孔36和覆蓋鍵合焊盤30的鍵合焊盤孔38。如圖6所示，在刻蝕過(guò)程中，在孔36中暴露介質(zhì)層20的一部分40，在鍵合焊盤孔38內(nèi)暴露抗反射層28的一部分42。更確切地是，在該刻蝕過(guò)程中，鍵合焊盤孔38內(nèi)的介質(zhì)層32被選擇性刻蝕至抗反射層28，因此通過(guò)該刻蝕過(guò)程導(dǎo)電層26沒(méi)被暴露。在一個(gè)實(shí)施方式中，在具有MXP刻蝕室的Applied Materials Centura磁增強(qiáng)反應(yīng)離子刻蝕(MERIE)系統(tǒng)中，介質(zhì)層32被選擇性刻蝕至抗反射層28。在特定實(shí)施方式下，抗反射層28包括氮化鈦層，介質(zhì)層32包括覆蓋摻磷二氧化硅層的氮化硅層，在如下條件下四氟化碳(CF4)流速約為100sccm，室壓約為200毫乇，射頻(RF)功率約為950瓦，背側(cè)氦壓約為8乇時(shí)，Applied刻蝕系統(tǒng)內(nèi)對(duì)氮化鈦的選擇率約為10∶1(即，介質(zhì)層32的刻蝕速度約為抗反射層28刻蝕速度的10倍)。
圖7中，抗反射層28的暴露部分42和介質(zhì)層20的暴露部分40被刻蝕至暴露導(dǎo)電層26的部分44，以形成覆蓋熔絲16的熔絲窗45。如圖7所示，該刻蝕過(guò)程留下覆蓋熔絲16的介質(zhì)層20的部分46。特別是，在該刻蝕過(guò)程中，暴露部分42和暴露部分40以基本一致的速度被刻蝕。在一個(gè)實(shí)施方式中，暴露部分42的刻蝕速度在約每分鐘400埃與約每分鐘600埃之間，暴露部分40的刻蝕速度在暴露部分42刻蝕速度的20％內(nèi)。在特定實(shí)施方式下，抗反射層28包括氮化鈦層，介質(zhì)層20包括等離子體淀積氧化層。在如下條件下四氟化碳(CF4)流速約為200sccm，氧氣流速約為1250sccm，室壓約為1750毫乇，功率約為1000瓦，其中電源是脈沖性的，在刻蝕過(guò)程中約5秒開(kāi)，接著1秒關(guān)，在Gasonics順流微波刻蝕系統(tǒng)中，氮化鈦層和等離子體淀積氧化層都可以以每分鐘約500埃的速度被刻蝕。因此，在該特定實(shí)施方式下，氮化鈦與等離子體淀積氧化物之間的選擇性可達(dá)到約為1∶1。
在一個(gè)實(shí)施方式中，暴露部分42和暴露部分40已被刻蝕后，構(gòu)圖聚酰亞胺層34接著在溫度約350度的含氮?dú)夥罩泄袒s5小時(shí)。導(dǎo)電層26的暴露部分44接著暴露在含氧等離子體中，目的是除去導(dǎo)電層26表面的剩余氟化物，它有害地影響鍵合焊盤30和在隨后其上形成的引線鍵合的粘附性。接著發(fā)自激光器的光通過(guò)介質(zhì)層20的剩余部分46射入，目的是熔解和燒斷熔絲16，以修復(fù)集成電路中的缺陷或?qū)呻娐肪幊?。此外，將引線鍵合至鍵合焊盤30。
應(yīng)當(dāng)理解，由于抗反射層28的部分42在引線鍵合前除去，本發(fā)明可在引線和鍵合焊盤30之間形成可靠鍵合。此外，由于除去部分42的刻蝕過(guò)程留下了覆蓋熔絲16的介質(zhì)層20的部分46，本發(fā)明也能可靠地形成熔絲。結(jié)果熔絲16沒(méi)被暴露，防止了熔絲16的腐蝕。更進(jìn)一步，由于介質(zhì)層20的可控厚度留下來(lái)覆蓋熔絲16，它可以可靠地從管芯到管芯、從晶片到晶片間燒斷。
因此，顯然根據(jù)本發(fā)明已提供了形成集成電路內(nèi)熔絲窗和鍵合焊盤孔的方法。盡管本發(fā)明是參照特定實(shí)施方式描述和舉例的，這并不意味著本發(fā)明應(yīng)局限于這些舉例的實(shí)施方式。熟練的技術(shù)人員將認(rèn)識(shí)到在不離開(kāi)本發(fā)明的精神和范圍下，可以做修改和變動(dòng)。所以，這意味著本發(fā)明涵蓋所有落入后附權(quán)利要求范圍的變動(dòng)和修改。
權(quán)利要求
1.形成集成電路的方法，其特征在于包括以下步驟提供半導(dǎo)體襯底；形成覆蓋半導(dǎo)體襯底的第一導(dǎo)電層；除去一部分第一導(dǎo)電層來(lái)確定熔絲和導(dǎo)電互連；形成覆蓋該熔絲和導(dǎo)電互連的第一介質(zhì)層；形成覆蓋第一介質(zhì)層的鍵合焊盤，其中該鍵合焊盤包括覆蓋第二導(dǎo)電層的抗反射層，并且，該鍵合焊盤電短路于導(dǎo)電互連；形成覆蓋該熔絲和鍵合焊盤的第二介質(zhì)層；用第一刻蝕工藝刻蝕第二介質(zhì)層來(lái)形成第一介質(zhì)層的暴露部分，并形成抗反射層的暴露部分，其中，第一介質(zhì)層的暴露部分覆蓋熔絲，通過(guò)第一刻蝕工藝未暴露第二導(dǎo)電層；以及用第二刻蝕工藝刻蝕該抗反射層的暴露部分和第一介質(zhì)層的暴露部分，留下覆蓋熔絲的第一介質(zhì)層的剩余部分，并暴露一部分第二導(dǎo)電層，抗反射層的暴露部分具有第一刻蝕速度，第一介質(zhì)層的暴露部分具有第二刻蝕速度，其中第一刻蝕速度和第二刻蝕速度基本相同。
2.形成集成電路的方法，其特征在于包括以下步驟提供半導(dǎo)體襯底；形成覆蓋該半導(dǎo)體襯底的第一介質(zhì)層；形成覆蓋第一介質(zhì)層的熔絲，其中熔絲包括鋁；形成覆蓋熔絲的第二介質(zhì)層；形成覆蓋第二介質(zhì)層的鍵合焊盤，其中該鍵合焊盤包括覆蓋導(dǎo)電層的氮化鈦層；形成覆蓋熔絲和鍵合焊盤的第三介質(zhì)層；刻蝕第三介質(zhì)層來(lái)形成第二介質(zhì)層的暴露部分，并形成氮化鈦層的暴露部分，其中，第二介質(zhì)層的暴露部分覆蓋熔絲，未暴露導(dǎo)電層；以及刻蝕該氮化鈦層的暴露部分和第二介質(zhì)層的暴露部分來(lái)形成該導(dǎo)電層的暴露部分，留下覆蓋熔絲的一部分第二介質(zhì)層，氮化鈦層的暴露部分具有第一刻蝕速度，第二介質(zhì)層的暴露部分具有第二刻蝕速度，其中第一刻蝕速度和第二刻蝕速度基本相同。
3.形成集成電路的方法，其特征在于包括以下步驟提供半導(dǎo)體襯底；形成覆蓋該半導(dǎo)體襯底的熔絲；形成覆蓋該熔絲的介質(zhì)層；形成覆蓋該介質(zhì)層的鍵合焊盤，其中該鍵合焊盤包括覆蓋導(dǎo)電層的抗反射層；以及刻蝕抗反射層的一部分和介質(zhì)層的一部分，留下覆蓋熔絲的介質(zhì)層的剩余部分，并暴露一部分導(dǎo)電層，抗反射層具有第一刻蝕速度，介質(zhì)層具有第二刻蝕速度，其中第一刻蝕速度和第二刻蝕速度基本相同。
4.形成集成電路的方法，其特征在于包括以下步驟提供半導(dǎo)體襯底；形成覆蓋該半導(dǎo)體襯底的熔絲；形成覆蓋該熔絲的介質(zhì)層；形成覆蓋該介質(zhì)層的鍵合焊盤，其中該鍵合焊盤包括覆蓋導(dǎo)電層的抗反射層；以及在順流刻蝕系統(tǒng)中刻蝕抗反射層的一部分和介質(zhì)層的一部分，留下覆蓋熔絲的介質(zhì)層的剩余部分，并暴露一部分導(dǎo)電層，抗反射層具有第一刻蝕速度，介質(zhì)層具有第二刻蝕速度，其中第一刻蝕速度和第二刻蝕速度基本相同。
全文摘要
刻蝕覆蓋熔絲(16)和鍵合焊盤(30)的第一介質(zhì)層(32)，暴露位于第一介質(zhì)層(32)之下和覆蓋該熔絲(16)的第二介質(zhì)層(20)的一部分(40)。形成鍵合焊盤孔(38)，它暴露形成一部分鍵合焊盤(30)的抗反射層(28)的部分(42)。在基本相同的速度下刻蝕該抗反射層(28)的暴露部分(42)和第二介質(zhì)層(20)的暴露部分(40)，形成覆蓋熔絲(16)的熔絲窗(45)。要防止第二介質(zhì)層(20)的過(guò)刻蝕，以免導(dǎo)致其下熔絲(16)暴露。
文檔編號(hào)H01L21/82GK1239820SQ9910634
公開(kāi)日1999年12月29日 申請(qǐng)日期1999年5月10日 優(yōu)先權(quán)日1998年5月11日
發(fā)明者卡爾·L·鮑恩, 凱思·Q·勞 申請(qǐng)人:摩托羅拉公司