專利名稱：閃爍存儲器、其寫入和刪除方法及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及作為非易失性半導(dǎo)體存儲器件的閃爍存儲器，特別涉及其新型結(jié)構(gòu)、制造方法和數(shù)據(jù)的寫入和刪除方法。
以往，作為一種非易失性半導(dǎo)體存儲器件，已知的有可進(jìn)行信息電寫入和刪除的閃爍存儲器。
圖47是表示以往的閃爍存儲器結(jié)構(gòu)的剖面圖。在p型硅基片101的表面上，形成有n型雜質(zhì)擴散層的源區(qū)105和漏區(qū)106，在其上面通過柵氧化膜102層疊浮柵103、控制柵104。
相對于這種閃爍存儲器而言，數(shù)據(jù)的寫入/刪除例如可以如下進(jìn)行。
就是說，在刪除動作時，例如，使漏區(qū)106處于浮置狀態(tài)，而控制柵103處于接地狀態(tài)。在源區(qū)105上例如施加12V左右的高電壓。由此，在源區(qū)105和浮柵103邊緣的重疊部分中，通過柵氧化膜102，流動F-N(Fowler-Nordheim)隧道電流。利用該F-N隧道電流，通過拉出浮柵103的電子，可以進(jìn)行刪除。
其次，在寫入動作中，使源區(qū)105處于接地狀態(tài)，在漏區(qū)106上施加例如7V左右的電壓，在控制柵上施加例如12V左右的電壓。于是，在浮柵邊緣下的漏區(qū)106附近產(chǎn)生雪崩現(xiàn)象，通過漏側(cè)的柵氧化膜102，把產(chǎn)生的熱電子從硅基片1注入給浮柵103，進(jìn)行數(shù)據(jù)的寫入。
在讀出動作中，使源區(qū)105處于接地狀態(tài)，分別在漏區(qū)106上施加例如1V左右的電壓，在控制柵上施加例如3V左右的電壓。在該狀態(tài)下，根據(jù)是否從漏區(qū)106向源區(qū)105流動預(yù)定值以上的電流來判斷“1”、“0”的狀態(tài)，進(jìn)行數(shù)據(jù)的讀出。就是說，在對浮柵進(jìn)行電子注入的情況下，由于在漏-源之間沒有電流流動，所以為寫入狀態(tài)，即讀出“1”。另一方面，在浮柵中拉出電子的情況下，在漏-源之間有電流流動，因而為刪除狀態(tài)，即讀出“0”。
在以上例中，說明了從浮柵拉出電子的狀態(tài)為刪除狀態(tài)，而注入電子的狀態(tài)為寫入狀態(tài)，但由于把通常位選擇性的某些動作作為寫入動作，把非位選擇性動作作為刪除動作，所以也有利用閃爍存儲器的結(jié)構(gòu)，把拉出電子作為寫入動作的情況。
例如在AND型的單元中，在圖47(但是，與平面結(jié)構(gòu)不同)中，在寫入動作時，使源區(qū)105接地或處于浮置狀態(tài)，而在漏區(qū)106上施加5V電壓，在控制柵104上施加9V電壓。由于利用F-N隧道電流從浮柵中拉出電子，所以把這種情況作為寫入動作。
此外，在刪除動作時，使源區(qū)105和漏區(qū)106雙方都處于接地狀態(tài)，而在控制柵104上施加18V的電壓。于是，由于通過源-漏間的溝道區(qū)108和浮柵103間的柵氧化膜102流動F-N隧道電流，向浮柵注入電子，所以把這種情況作為數(shù)據(jù)刪除動作。
在這種以往的閃爍存儲器中，在刪除、寫入中必須有高電壓。為了實現(xiàn)低電壓化，可考慮使柵氧化膜薄膜化。但是，在使柵氧化膜變薄的情況下，如果反復(fù)進(jìn)行寫入和刪除，那么柵氧化膜劣化，會產(chǎn)生所謂的SILC(stress induced leakage current，應(yīng)力感應(yīng)漏電流)漏電流。因此，難以進(jìn)行浮柵中電荷的保存，在讀出動作等進(jìn)行時柵氧化膜上即使僅供給低電場，也會發(fā)生數(shù)據(jù)一邊被刪除一邊又被寫入的干擾現(xiàn)象，存在不能確保可靠性的問題。
鑒于上述問題，本發(fā)明的目的在于提供即使柵絕緣膜膜厚不薄也可以低電壓工作，并且可靠性高的閃爍存儲器。
本發(fā)明的閃爍存儲器在半導(dǎo)體基片上包括設(shè)置在該半導(dǎo)體基片表面上的有拐角的溝槽，設(shè)置在該溝槽內(nèi)表面上的柵絕緣膜，通過該柵絕緣膜埋入溝槽內(nèi)的浮柵，和設(shè)有與該浮柵絕緣的控制柵，其特征在于，在所述溝槽的底部拐角上，通過所述柵絕緣膜使所述浮柵的角與半導(dǎo)體基片的隅相對，在浮柵為低電位，而半導(dǎo)體基片為高電位時，從浮柵的拐角的角部進(jìn)行電子的拉出。
此外，在本發(fā)明的閃爍存儲器的一種形式中，在所述溝槽的上部邊緣的半導(dǎo)體基片表面上，設(shè)有阻礙從溝槽上部邊緣的半導(dǎo)體基片的角部向浮柵注入電子的厚絕緣膜，以便可以不進(jìn)行從溝槽上部邊緣的半導(dǎo)體基片的角部向浮柵的電子注入。
在本發(fā)明的閃爍存儲器另外的形式中，所述浮柵在半導(dǎo)體基片表面上為有比溝槽幅度寬部分的T字形狀，在溝槽上部邊緣上通過所述柵絕緣膜構(gòu)成使半導(dǎo)體基片的角部與浮柵的隅相對的結(jié)構(gòu)，在浮柵為高電位，而半導(dǎo)體基片為低電位時，可以進(jìn)行從半導(dǎo)體基片向浮柵的電子注入。
此時，利用插入所述半導(dǎo)體基片的溝槽，在一側(cè)的基片表面上設(shè)有由淺雜質(zhì)擴散層構(gòu)成的源區(qū)，而在相反側(cè)的基片表面上設(shè)有直至溝槽底部拐角由深雜質(zhì)擴散層構(gòu)成的漏區(qū)，在浮柵為低電位，而所述漏區(qū)為高電位時，可進(jìn)行從浮柵向漏區(qū)的電子拉出，在浮柵為高電位，而所述源區(qū)和所述漏區(qū)的至少其中一個為低電位時，可進(jìn)行向浮柵的電子注入。
或者，利用插入所述半導(dǎo)體基片的溝槽，在一側(cè)的基片表面上設(shè)置直至溝槽底部拐角由深雜質(zhì)擴散層構(gòu)成的漏區(qū)，而在相反側(cè)的基片表面的離開所述浮柵的位置上設(shè)置源區(qū)，以便在該源區(qū)和所述浮柵之間也可以設(shè)置選擇柵。
而且，本發(fā)明的閃爍存儲器的數(shù)據(jù)寫入或刪除方法的特征在于，通過把所述半導(dǎo)體基片設(shè)定為高電位，把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作或刪除動作的其中一個動作。
此外，相對于無論在所述溝槽上部邊緣上，還是在半導(dǎo)體基片的角和浮柵的隅上，都通過所述柵絕緣膜構(gòu)成相對結(jié)構(gòu)形式的閃爍存儲器的寫入或刪除動作來說，通過把所述半導(dǎo)體基片設(shè)定為高電位，把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，可以進(jìn)行寫入動作或刪除動作的其中一個動作，而通過把所述半導(dǎo)體基片設(shè)定為低電位，把所述控制柵設(shè)定為高電位，向浮柵注入電子，可以進(jìn)行寫入動作或刪除動作中的另一個動作。
而且，在設(shè)有所述選擇柵的形態(tài)中，其特征在于，通過把所述漏區(qū)設(shè)定為高電位，把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作，而通過把所述漏區(qū)設(shè)定為低電位，把所述控制柵設(shè)定為高電位，向浮柵注入電子，進(jìn)行刪除動作，通過對所述選擇柵供給預(yù)定的電位，使該選擇柵下部的半導(dǎo)體基片表面上形成溝道，在該狀態(tài)下進(jìn)行所述源區(qū)和漏區(qū)之間的電流值檢測，從而進(jìn)行讀出動作。


圖1是表示本發(fā)明的閃爍存儲器的一實施例的圖。
圖2是本發(fā)明的閃爍存儲器的一實施例的放大圖。
圖3是在本發(fā)明的閃爍存儲器中放大溝槽底部的拐角部分的圖。
圖4是說明本發(fā)明的閃爍存儲器的一實施例中在刪除時從浮柵中拉出電子的圖。
圖5是說明在本發(fā)明的閃爍存儲器中，當(dāng)半導(dǎo)體基片為高電位，而浮柵側(cè)為低電位時，在溝槽底部的拐角部分中流動F-N隧道電流的圖。
圖6是說明在本發(fā)明的閃爍存儲器的一實施例中進(jìn)行寫入動作的圖。
圖7是說明在本發(fā)明的閃爍存儲器的一實施例中進(jìn)行讀出動作的圖。
圖8是表示本發(fā)明的閃爍存儲器的一實施例的圖。
圖9是本發(fā)明的閃爍存儲器的一實施例的放大圖。
圖10是說明在本發(fā)明的閃爍存儲器的一實施例中進(jìn)行各種動作的圖，圖(a)說明刪除動作，圖(b)說明寫入動作，而圖(c)說明讀出動作。
圖11是表示本發(fā)明的閃爍存儲器的一實施例的圖。
圖12是本發(fā)明的閃爍存儲器的一實施例的放大圖。
圖13是放大本發(fā)明的閃爍存儲器的一實施例的溝槽上部邊緣的圖。
圖14是說明在本發(fā)明的閃爍存儲器的一實施例中進(jìn)行各種動作的圖，圖(a)說明刪除動作，圖(b)說明寫入動作。
圖15是表示本發(fā)明的閃爍存儲器的一實施例的圖。
圖16是本發(fā)明的閃爍存儲器的一實施例的放大圖。
圖17是說明在本發(fā)明的閃爍存儲器的一實施例中進(jìn)行各種動作的圖，圖(a)說明刪除動作，圖(b)說明寫入動作，而圖(c)說明讀出動作。
圖18是說明實施例1的制造方法的圖，圖(a)是平面圖，而圖(b)是A-A’剖面圖。
圖19是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E’剖面圖。
圖20是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E ′剖面圖。
圖21是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E’剖面圖。
圖22是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E′剖面圖。
圖23是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E’剖面圖。
圖24是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E’剖面圖。
圖25是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，而圖(d)是D-D’剖面圖。
圖26是說明實施例1的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，圖(c)是C-C’剖面圖，圖(d)是D-D’剖面圖，而圖(e)是E-E’剖面圖。
圖27是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖。
圖28是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖。
圖29是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖，而圖(b)是B-B’剖面圖。
圖30是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖，而圖(b)是B-B’剖面圖。
圖31是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，而圖(c)是C-C’剖面圖。
圖32是說明實施例2的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，而圖(c)是C-C’剖面圖。
圖33是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖。
圖34是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，而圖(c)是C-C’剖面圖。
圖35是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖36是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，而圖(c)是C-C’剖面圖。
圖37是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖38是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖39是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖40是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖41是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖。
圖42是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(a’)是A-A’剖面圖，圖(c)是C-C’剖面圖。
圖43是說明實施例3的制造方法的圖，圖(a)是平面圖，圖(b)是B-B ′剖面圖。
圖44是說明實施例4的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖，而圖(c)是C-C’剖面圖。
圖45是說明實施例4的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖46是說明實施例4的制造方法的圖，圖(a)是平面圖，圖(b)是B-B’剖面圖。
圖47是說明現(xiàn)有技術(shù)的閃爍存儲器的圖。
在本發(fā)明中，如圖2、圖9、圖12、圖16所示，在半導(dǎo)體基片1的表面上形成溝槽，在該溝槽內(nèi)的表面上設(shè)置柵絕緣膜。而且，把浮柵4埋入在溝槽內(nèi)。再有，在該浮柵4的上方隔離絕緣膜，設(shè)有控制柵5。
在本發(fā)明中，在溝槽底部的拐角(圖中用(2)所示的虛線圓內(nèi))中通過所述柵絕緣膜使浮柵的角與半導(dǎo)體基片的隅相對，在浮柵為低電位，而半導(dǎo)體基片為高電位時，利用來自浮柵拐角的角的F-N隧道電流拉出電子。
溝槽形狀可以具有因F-N隧道電流產(chǎn)生電子拉出的拐角剖面形狀，但依據(jù)拐角的角度調(diào)整和制造工藝上的理由，最好為方形形狀。
此外，溝槽的深度在考慮由離子注入形成的源區(qū)或漏區(qū)的深度后，可以在形態(tài)上適當(dāng)改變。
此外，如以下實施例的說明，溝槽也有經(jīng)過多個存儲器單元的條紋形狀，此外，在各個存儲器單元內(nèi)，無論獨立的還是其它結(jié)構(gòu)，最好采用適合存儲器結(jié)構(gòu)制造工藝上簡單的方法。
此外，在圖中(3)所示的虛線圓內(nèi)，半導(dǎo)體基片也有角。但是，在圖2和圖9所示的實施例中，在溝槽上部邊緣的半導(dǎo)體基片的表面上形成厚絕緣膜，不進(jìn)行從該部分的半導(dǎo)體基片的角向浮柵的電子注入。
另一方面，在圖12和圖16所示的實施例中，浮柵在半導(dǎo)體基片表面中呈現(xiàn)有比溝槽寬度寬的部分的T字形狀，在圖中(3)所示的虛線圓內(nèi)的溝槽上部的邊緣上，有半導(dǎo)體基片的角與浮柵的隅通過柵絕緣膜相對的結(jié)構(gòu)。因此，在浮柵為高電位，而半導(dǎo)體基片為低電位時，進(jìn)行從半導(dǎo)體基片向浮柵的電子注入。
此外，為了固定從浮柵中的電子拉出位置和電子注入位置，圖12和圖16的實施例是把基片內(nèi)的源區(qū)、漏區(qū)形成在適合(2)、(3)位置的實施例。
以下，詳細(xì)說明這些實施例的存儲器單元結(jié)構(gòu)。此外，對于制造方法、材料等來說，在后面說明的實施例中，可以采用并不限于以開頭說明的實施例為基準(zhǔn)的制造方法、材料等。[實施例1-1]在圖1((a)是剖面圖，(b)是B-B’剖面圖，(c)是A-A’剖面圖)所示的閃爍存儲器的單元結(jié)構(gòu)中，在半導(dǎo)體基片1的表面上，把剖面為方形形狀的溝槽2形成圖1(a)橫方向上的條紋狀，在該溝槽的預(yù)定地方上隔離柵絕緣膜3，設(shè)置浮柵4。而且，通過在其上的絕緣膜，在圖1(a)的橫方向上把作為字線的控制柵5設(shè)置在溝槽的上方。此外，在圖1(a)的縱方向上，設(shè)置作為位線的源區(qū)8s和漏區(qū)8d。
圖2是表示對應(yīng)于圖1(b)剖面的浮柵部分的放大圖，圖3是把圖2虛線的圓部分進(jìn)一步放大的圖。此外，在圖2中，還同時表示在圖1中省略的設(shè)置在控制柵側(cè)面上的側(cè)壁絕緣膜和設(shè)置在控制柵上面的絕緣膜。如圖2、圖3所示，溝槽有用虛線的圓跡表示的隅(凹狀拐角)10，與其對置的浮柵有角(凸?fàn)罟战?9。而且，在溝槽中，在半導(dǎo)體基片1和控制柵4之間形成均勻膜厚的柵絕緣膜3。
下面，一邊說明該閃爍存儲器的刪除和寫入動作，一邊說明其結(jié)構(gòu)。
在該閃爍存儲器中，刪除動作是從浮柵中拉出電子。如圖4(a)所示，通過例如在控制柵上施加6V電壓，使半導(dǎo)體基片接地，可以使浮柵的電位相對于半導(dǎo)體基片的電位下降。這樣，如圖5所示，在浮柵和半導(dǎo)體基片之間的絕緣膜3中就不產(chǎn)生用電力線11表示的電場。與絕緣膜平行的情況相比，在浮柵4的角9上，由于如圖所示的電場集中，所以實際的絕緣膜膜厚減少，通過角9因隧道現(xiàn)象從浮柵4向半導(dǎo)體基片1移動電子。
圖4(b)表示圖2、圖4(a)的(1)、(2)、(3)各位置上的能級。在(1)的溝槽底部的位置上，絕緣膜中的能級從浮柵(FG)轉(zhuǎn)向半導(dǎo)體基片(sub)，按照相互間的能量差線性地變化，而在(2)的溝槽的拐角部分中，在浮柵側(cè)由于能級的急劇下降，所以實際的能量阻擋層的厚度變薄。
因此，刪除時的電子拉出在溝槽底部的拐角部分產(chǎn)生，而在柵絕緣膜平行的部分不產(chǎn)生電子拉出。
就是說，在本發(fā)明這樣的浮柵中設(shè)有角，通過柵絕緣膜與半導(dǎo)體基片相對，可以用低電壓進(jìn)行電子的拉出。
接著，在寫入動作時，如圖6(a)所示，通過例如在控制柵上施加10V電壓，把半導(dǎo)體基片接地，在漏區(qū)上施加5V電壓，在源區(qū)上施加0V電壓，利用柵絕緣膜從源-漏之間的溝道區(qū)把熱電子注入給浮柵。
對應(yīng)于此時的圖2(a)的(1)～(3)各位置的能級如圖6(b)所示，在處于溝槽底部位置的(1)時，對應(yīng)于從半導(dǎo)體基片轉(zhuǎn)向浮柵的線性下降情況，而在位于溝槽的拐角部分(2)時，在半導(dǎo)體基片(sub)側(cè)能級的下降緩慢，實際的能量阻擋層的厚度變厚。就是說，由于在拐角部分電場被緩和，所以顯然在寫入動作時在拐角部分不會產(chǎn)生電子的注入。
此外，在讀出動作時，如圖7(a)所示，例如在控制柵上施加3V電壓，把半導(dǎo)體基片接地，根據(jù)源-漏之間施加1V左右的電壓時的源-漏間的電流值是否在預(yù)定值以上，可判斷出處于寫入狀態(tài)還是處于刪除狀態(tài)。
此外，在圖2的(3)的位置上，在半導(dǎo)體器件1的表面上存在角，但由于在表面上把絕緣膜9設(shè)置得厚，對置的浮柵側(cè)沒有隅(凸?fàn)罟战?，所以如圖6所示，即使在與半導(dǎo)體器件基片側(cè)相比浮柵側(cè)的電位升高的情況下，由于電場不集中，所以在浮柵上不注入電子。就是說，厚的絕緣膜通過該絕緣膜達(dá)到具有不產(chǎn)生電子移動的充分厚度。
這樣，即使作為SILC問題的柵絕緣膜不薄，由于在低電壓下可以從浮柵中拉出電子，所以在數(shù)據(jù)讀出時可以保證數(shù)據(jù)不被干擾的可靠性，同時可以使刪除電壓下降。
其中，柵絕緣膜3必須達(dá)到不產(chǎn)生SILC程度的厚度，而為了更低電壓化，薄的柵絕緣膜就可以，通常為80～300左右，90～200更好，最好為100～150。在不足80時可觀察到SILC。
此外，在圖3中，用尖銳的直角表示浮柵4的角9，但即使多少變圓一些，只要產(chǎn)生電場集中就沒有特別的問題，通常，如果其曲率半徑在柵絕緣膜厚度(平坦部分)的30％以下，那么電場集中過于充分，因而可以在20％以下，最好在10％以下。例如，如果柵絕緣膜為100，那么浮柵的角的曲率即使為10?！?0左右，也可以充分地產(chǎn)生電場集中。
溝槽的半導(dǎo)體基片側(cè)的隅10有距角9的均勻距離，就是說，柵絕緣膜的膜厚在拐角部分最好也與平行部分相等均勻。優(yōu)選實施例中，隅10由以角9為中心的1/4圓構(gòu)成，而厚度的變動如果在1/4圓±10％以內(nèi)，最好在±5％以內(nèi)，那么在通常的使用條件下就能實現(xiàn)本發(fā)明的目的。
在拐角部分如果柵絕緣膜的膜厚變得過薄，那么由于變得容易產(chǎn)生干擾現(xiàn)象，所以并不好，而另一方面，如果過厚，那么難以通過F-N隧道現(xiàn)象拉出電子，成為不能進(jìn)行低電壓化情況的原因。
此外，溝槽2的剖面形狀如圖2所示一般為方形形狀，角9中的角度為90°，但如果角9為90°以下的銳角，那么電場的集中更容易。但是，從制造的容易性上說，90°就可以。此外，在銳角的情況下，由于存在使電場集中緩和的方向，所以在方向不是最好的。無論哪種情況下，如果在90°以上，例如在10％以內(nèi)(最好在5％以內(nèi))，那么制造上也容易，此外，在偏離銳角的情況下，電場集中也不會極端緩慢。
作為本發(fā)明使用的半導(dǎo)體基片，最好是硅基片，而作為構(gòu)成浮柵的材料，最好是多晶硅。此外，柵絕緣膜可以是氧化硅膜或氧化氮膜。在現(xiàn)有技術(shù)中，在采用這種材料時可獲得最好的特性。
在本發(fā)明中，在半導(dǎo)體基片上形成溝槽時，可以采用各向異性腐蝕等通常的腐蝕技術(shù)。通過CVD法等均勻地成膜絕緣膜，可以形成柵絕緣膜。
在半導(dǎo)體基片為硅基片時，通過熱氧化形成溝槽的基片，可以形成預(yù)定厚度的熱氧化膜。此外，在采用CVD法時，在氧化硅膜中可以形成從最初厚度至期望厚度的柵絕緣膜，也可以按照CVD法按比期望厚度薄的厚度形成氧化硅膜，然后，通過最佳氧化等形成氧化膜，達(dá)到期望的厚度。此外，根據(jù)需要，也可以進(jìn)行改善膜質(zhì)的處理。在以下的(1)～(4)中，列舉了柵絕緣膜的有代表性的形成方法。
(1)采用CVD法把氧化硅膜從最初形成至預(yù)定的厚度。可以使用的CVD法最好是可以形成細(xì)密膜的方法，也可以采用通常的減壓CVD(LPCVD)，在800℃左右使用作為原料氣體的SiH4和O2的混合氣體等的HTO(高溫CVD氧化)就可以。
(2)在采用CVD法(任何方法都可以)把氧化硅膜從最初形成預(yù)定厚度后，如果在950℃±100℃左右進(jìn)行退火，從而使膜細(xì)密化。退火的方法也可以采用在電爐等中把多個基片一并處理的方法。此外，還可以用RTA(快速熱退火)法代替這種通常的退火法。
(3)在采用CVD法(任何方法都可以)按預(yù)定厚度的70％以上但不到100％厚度(最好為80～98％的厚度)形成氧化硅膜后，在氧化環(huán)境中加熱至950℃±100℃左右，形成直至預(yù)定厚度的熱氧化膜。這種情況下，可以采用干式氧化，也可以采用濕式氧化。此外，還可以用RTO(快速熱氧化)法代替通常的熱氧化法。
(4)在采用CVD法(任何方法都可以)按預(yù)定厚度的70％以上但不到100％厚度(最好為80～98％的厚度)形成氧化硅膜后，在包含NH3或N2O等氮化物氣體和氧的氧化環(huán)境中加熱至950℃±100℃左右，形成直至預(yù)定厚度的氮氧化膜。此外，在包含NH3或N2O等氮化物氣體和氧的氧化環(huán)境中，也可以采用作為RTO法的RTN(快速熱氮化)法。
按以上的柵絕緣膜的成膜方法，在伴隨基片的硅反應(yīng)的成膜方法的情況下，即使硅基片的溝槽隅(凹部拐角)為尖銳的直角，也可以經(jīng)反應(yīng)容易地變?yōu)閳D3的隅10那樣的圓，距對置的浮柵的角的距離也容易變得均勻。在不伴隨基片材料反應(yīng)的成膜方法的情況下，在形成溝槽時，最好按圓形成隅10。
在柵絕緣膜成膜后，通過例如淀積多晶硅，進(jìn)行構(gòu)圖，可以形成浮柵。
在本實施例中，由于從半導(dǎo)體基片相對于浮柵未進(jìn)行電子注入，所以在適當(dāng)?shù)臅r期在半導(dǎo)體基片表面上形成厚的絕緣膜。
在本實施例中，還具有半導(dǎo)體基片表面的堆棧結(jié)構(gòu)不厚的優(yōu)點。[實施例1-2]圖8((a)是剖面圖，(b)是B-B’剖面圖，(c)是A-A’剖面圖)表示本發(fā)明的閃爍存儲器的各種實施例。在該閃爍存儲器中，在半導(dǎo)體基片1的表面上，斷面呈方形的溝槽2在圖8(a)中縱向形成，在該溝槽的預(yù)定區(qū)域中設(shè)置了隔離柵絕緣膜3的浮柵4。再有，通過在其上的絕緣膜，在圖8(a)的橫方向上設(shè)置作為字線的控制柵5，與實施例1不同之處在于，溝槽與控制柵垂直。此外，在圖8(a)的橫向上，將源區(qū)8s設(shè)置為連續(xù)的，而將漏區(qū)域8d獨立地設(shè)置。通常情況下，源區(qū)域用作接地線，漏區(qū)域用作與位線連接。
圖9是圖8(c)對應(yīng)的剖面的浮柵部分的放大示意圖。溝槽2、柵絕緣膜3及浮柵4的形狀及位置關(guān)系與實施例1完全一樣，在溝槽中半導(dǎo)體基片1和控制柵4之間，形成膜厚均勻的柵絕緣膜3。
該閃爍存儲器的刪除、寫入和讀出動作與實施例1相同。圖10表示圖9(1)～(3)中各位置上的能級。就是說，在刪除動作時，如圖10(a)所示，通過例如在控制柵上施加6V電壓，使一個半導(dǎo)體基片接地，從浮柵的角中拉出電子。在圖10(b)所示的寫入動作時，通過施加同樣的電壓，從源漏之間的溝道區(qū)通過柵絕緣膜把熱電子注入給浮柵。再有，在圖10(c)所示的讀出動作時，也把施加的電壓設(shè)定得與實施例1的情況相同，就可以讀出數(shù)據(jù)。[實施例2]在本實施例的閃爍存儲器中，其特征在于，浮柵的形狀為T字形狀，在溝槽的隅(凹部拐角)中進(jìn)行從浮柵中的電子拉出，同時在溝槽上部(邊緣)的角(凸部拐角)中進(jìn)行向浮柵的電子注入。
圖11((a)是平面圖，(b)是B-B’剖面圖)表示其一例。在本例中，半導(dǎo)體基片1的表面由元件分離膜12分離成平面為方形形狀的元件形成區(qū)7，構(gòu)成各個存儲器單元。
如圖11(a)、圖11(b)所示，形成剖面為方形形狀的溝槽，以便在元件形成區(qū)7的中央附近可分?jǐn)嘣纬蓞^(qū)。在本例中，溝槽與其它存儲器單元的溝槽獨立。在非該溝槽的表面上形成柵絕緣膜3，設(shè)置與其隔離的浮柵4。而且，通過在其上的絕緣膜，在圖11(a)的縱方向上設(shè)置作為字線的控制柵5。
把漏8d和源8s形成在分離的元件區(qū)表面的溝槽的兩側(cè)，利用觸點，存儲器單元分別通過單獨設(shè)置的選擇MOSFET與位線、源線連接，構(gòu)成AND型閃爍存儲器。
圖12是對應(yīng)于圖11(b)剖面的浮柵部分的放大圖。
就是說，在本實施例中，除在(2)部分與實施例1同樣通過均勻的柵絕緣膜使溝槽的隅(凹狀拐角)與浮柵的角相對之外，在(3)的部分上浮柵4中也設(shè)有隅(凹狀拐角)，以便通過均勻的柵絕緣膜與溝槽2的上部(邊緣)的角(凸?fàn)罟战?相對。
圖13是(3)部分的放大圖，半導(dǎo)體基片1的角14、浮柵4的隅15、其之間的柵絕緣膜的形狀、膜厚等與實施例1說明的浮柵的角、半導(dǎo)體基片的隅和其之間的柵絕緣膜的關(guān)系完全相同。
在本例中，通過更深地形成漏區(qū)8d的擴散層，構(gòu)成在漏區(qū)側(cè)可拉出電子、從源區(qū)8s和漏區(qū)8d兩者向浮柵注入電子的結(jié)構(gòu)。
下面，用圖14說明該閃爍存儲器的刪除和寫入動作。在本閃爍存儲器中，把從浮柵中的電子拉出作為寫入動作。如圖14(a)所示，例如在控制柵施加-3V電壓，在漏區(qū)上施加3V電壓，通過使源區(qū)接地或進(jìn)行浮置，利用F-N隧道電流，在(2)位置的溝槽的隅中產(chǎn)生從浮柵向漏區(qū)的電子移動。如能級圖所示，在(2)的位置中，實際的絕緣膜膜厚變薄。
刪除動作時，如圖14(b)所示，使源區(qū)、漏區(qū)兩方都處于接地狀態(tài)，如果在控制柵上施加6V，那么此次在(3)的位置即溝槽的上部(邊緣)的角上，利用F-N隧道電流，從源區(qū)和漏區(qū)向浮柵注入電子。此時，如能級圖所示，在(3)的位置時實際的絕緣膜膜厚變薄。
根據(jù)源區(qū)和漏區(qū)中流動的預(yù)定電流判斷讀出動作。
在本實施例中，由于寫入動作和刪除動作兩者都使用F-N隧道電流，所以消耗電流小，此外，不損害可靠性，可以低電壓化。再有，還具有半導(dǎo)體基片表面的存儲棧結(jié)構(gòu)不厚的優(yōu)點。
此外，按本實施例的制造方法，如果在形成溝槽內(nèi)的柵絕緣膜時同時形成溝槽上部(邊緣)的柵絕緣膜，那么就容易獲得與溝槽內(nèi)的柵絕緣膜相同的均勻膜。在形成溝槽上部(邊緣)部分的柵絕緣膜和溝槽內(nèi)的柵絕緣膜后，通過淀積浮柵材料，進(jìn)行構(gòu)圖，以便可保留在溝槽的邊緣上，可獲得T字形狀的浮柵。[實施例3]如圖15((a)是平面圖，(b)是B-B’剖面圖)和圖16(圖15(b)的放大圖)所示，在實施例2中利用浮柵分開設(shè)置源區(qū)8s，并把選擇柵16設(shè)置在源區(qū)8s和浮柵4之間的半導(dǎo)體基片表面上。就是說，利用選擇柵16，控制該柵極下部的源區(qū)-浮柵之間的溝道區(qū)的載流子。
下面，使用圖17說明該閃爍存儲器的刪除和寫入動作。
首先，如圖17(a)所示，在寫入動作時與實施例2同樣，利用F-N隧道電流，在(2)所示的溝槽的隅中，從浮柵中向漏區(qū)8d拉出電子。此時，選擇柵的電壓例如處于接地狀態(tài)。
在刪除動作時，在(3)的位置即溝槽上部(邊緣)的角中，利用F-N隧道電流，從漏區(qū)向浮柵注入電子。此時的源電壓可以處于接地狀態(tài)，也可以處于浮置狀態(tài)。此外，在選擇柵上施加例如0V或6V。
在讀出動作時，使控制柵和漏電壓為接地狀態(tài)，把源電壓設(shè)定為1V。而且，在選擇柵上通過施加例如3V的電壓，在選擇柵下部可形成溝道。在該狀態(tài)下，利用在源區(qū)和漏區(qū)流動預(yù)定的電流，判斷是處于寫入狀態(tài)還是處于刪除狀態(tài)。
在本實施例中，在讀出時，通過在選擇柵上施加正電壓，可以使控制柵達(dá)到0V。因此，對柵絕緣膜施加的電場僅為自激電場，可以確實防止讀出時誤刪除(電子注入)，并具有可靠性提高的優(yōu)點。[實施例1]下面，詳細(xì)說明實施例1-1的閃爍存儲器的制造方法。首先，在p型硅基片21的表面上，按照CVD法把氧化硅膜29例如成膜至500～2000厚度后，把預(yù)定地方通過腐蝕形成剖面形狀為方形形狀、距硅基片表面深度0.05～0.2μm的溝槽2(圖18(a)為平面圖，圖18(b)為剖面圖)。
接著，在溝槽內(nèi)的底部和露出側(cè)壁的硅基片表面上，作為柵絕緣膜，通過熱氧化形成厚度100的柵氧化膜23。按照CVD法，在整個表面上把多晶硅24淀積至1000～2500厚度后，如圖19(a)的平面圖所示，構(gòu)圖成與溝槽2垂直方向(圖中為縱方向)的條紋形狀。分別用(b)～(e)表示圖19(a)平面圖的A-A’剖面、B-B’剖面、C-C’剖面、D-D’剖面、E-E’剖面(以下的附圖也相同)。
接著，按照CVD法淀積氧化硅膜后，進(jìn)行腐蝕，如圖20所示，形成側(cè)壁氧化膜26。
然后，如圖21所示，在用犧牲氧化膜27覆蓋表面后，在硅基片上進(jìn)行砷離子注入，形成源區(qū)8s、漏區(qū)8d。
接著，通過按照CVD法淀積氧化硅膜，隨后進(jìn)行腐蝕，如圖22所示，把多晶硅24的條紋和條紋之間用氧化硅膜30埋沒，緩和條紋間的階梯差。
接著，如圖23所示，在整個表面上按照CVD法順序淀積氧化硅膜(30～60厚)、氮化硅膜(80～100厚)、氧化硅膜(30～60厚)，按140～220厚度形成作為浮柵-控制柵間絕緣膜的ONO膜31，并在整個表面上按1500～2500厚度淀積作為控制柵的多晶硅25，按500～2000厚度淀積氧化硅膜32。
接著，腐蝕氧化硅膜32，隨后腐蝕多晶硅25，如圖24所示，沿溝槽2的上方構(gòu)圖成條紋形狀(圖中為橫方向)，形成控制柵5的形狀。在該階段，如圖24(a)所示，多晶硅24與控制柵5(多晶硅25)垂直。
接著，如圖25所示，在按照CVD法淀積氧化硅膜后，通過腐蝕在控制柵5的側(cè)壁上形成側(cè)壁氧化膜33。此時，除去控制柵5和側(cè)壁氧化膜33未覆蓋部分的ONO膜31。
以該控制柵5和側(cè)壁氧化膜33作為掩模，通過腐蝕多晶硅24，如圖26所示，形成相互分離的浮柵4，完成閃爍存儲器的存儲器單元結(jié)構(gòu)。[實施例2]在本例中，說明上述實施例1-2所示結(jié)構(gòu)的閃爍存儲器。
首先，如圖27所示，與實施例1同樣，在把氧化硅膜29成膜后，通過干腐蝕形成剖面形狀為方形形狀的溝槽2(圖27(a)是平面圖，圖27(a’)是剖面圖)。
與實施例1同樣，在溝槽內(nèi)露出的硅基片表面上，形成柵絕緣膜23，在整個表面上淀積多晶硅24后，與實施例1不同，如圖28(a)的平面圖所示，把多晶硅仍然都埋入溝槽2內(nèi)，構(gòu)圖成與溝槽相同的方向(在圖中為縱方向)的條紋形狀。
接著，如圖29所示，在用與實施例1相同的材料把ONO膜31(浮柵-控制柵之間的絕緣膜)成膜后，淀積多晶硅25，構(gòu)圖成垂直于溝槽方向的條紋形狀，形成控制柵5。
接著，如圖30所示，腐蝕ONO膜31，隨后腐蝕多晶硅24，形成相互分離的浮柵4。再有，在圖30(a)中，省略了控制柵5的陰影線，在其下部的浮柵4中畫上陰影線。
接著，如圖31所示，沿控制柵5用抗蝕劑34覆蓋半個部分，除去抗蝕劑未覆蓋的基片表面的氧化硅膜29和柵絕緣膜23，使基片表面露出。
在除去抗蝕劑34后，如圖32所示，在表面上形成犧牲氧化膜27后，以控制柵作為掩模，在硅基片上進(jìn)行砷離子注入，形成源區(qū)8s和漏區(qū)8d，完成閃爍存儲器的存儲器單元結(jié)構(gòu)。在本例中，在圖32(a)的橫方向上，使源區(qū)與多個存儲器單元連通，可以作為埋入布線來使用。另一方面，使漏區(qū)獨立，通過觸點與位線連接。[實施例3]在本例中，說明上述實施例2結(jié)構(gòu)的閃爍存儲器。
如圖33所示，首先，在n型硅基片21的預(yù)定區(qū)域上形成作為元件分離膜的LOCOS膜35，分離作為形成存儲器單元區(qū)的元件形成區(qū)7。
接著，如圖34所示，在元件形成區(qū)內(nèi)通過干腐蝕形成剖面形狀為方形形狀的溝槽2?？紤]到在后續(xù)工藝中形成的源區(qū)和漏區(qū)的深度，把該溝槽的深度設(shè)定為0.3～0.6μm。
接著，把硅基片21的表面熱氧化，在整個表面上形成柵氧化膜23，并按照CVD法在整個表面上淀積多晶硅24后，如圖35(a)的平面圖所示，構(gòu)圖成寬度比溝槽縱方向長度短的橫向條紋形狀。就是說，由此決定浮柵的縱向長度。
接著，在整個表面上形成ONO31膜，而且在淀積多晶硅25后，例如使用抗蝕劑，在圖36(a)的平面圖中，把多晶硅25構(gòu)圖成寬度比溝槽橫方向長度窄的縱向條紋形狀，形成控制柵5。隨后，在腐蝕露出的ONO膜31后，再腐蝕多晶硅24，調(diào)整橫方向的寬度，由圖36(a)和圖36(c)其中任何一個剖面圖可知，形成相互分離的浮柵4，結(jié)束圖36的工藝。再有，在圖36(c)中，控制柵5是在圖面上下方向為連續(xù)的條紋。
接著，如圖37所示，除去在元件形成區(qū)露出的氧化硅膜，在控制柵5的兩側(cè)，如圖37(b)所示，使基片表面露出。
接著，如圖38所示，在表面上形成犧牲氧化膜27(離子注入保護(hù)膜)后，以控制柵作為掩模進(jìn)行砷離子注入，形成淺離子注入層18。此時的注入條件為加速能量10～40keV，最好為20～30keV，隨后也進(jìn)行活化熱處理，以便擴散層不達(dá)到溝槽2底部的拐角。此外，劑量為1×1015～5×1015cm-2左右。
接著，如圖39所示，在覆蓋淺離子注入層18的源區(qū)8s一方的漏區(qū)側(cè)上形成帶有開口的抗蝕劑36，進(jìn)行砷離子注入，形成深離子擴散層19，制成漏區(qū)8d。此時的注入條件為加速能量40～100keV，最好為70～100keV，隨后在活化熱處理時，擴散層進(jìn)行充分深的離子注入，以便達(dá)到溝槽2底部的拐角。此外，劑量為1×1015～5×1015cm-2左右。
接著，如圖40所示，在除去抗蝕劑后，完成閃爍存儲器的存儲器單元結(jié)構(gòu)(再有，由于圖11是表示同一形狀的圖，所以也可以參照圖11(a))。[實施例4]在本實施例中，說明上述實施例3結(jié)構(gòu)的閃爍存儲器。
在本例中，反復(fù)實施圖41～圖45中與實施例3相同的工藝。就是說，首先，在n型硅基片21上形成LOCOS膜35(圖41)，通過干腐蝕形成剖面形狀為方形形狀的溝槽2(圖42)。但是，如圖42所示，使溝槽2的形成位置比LOCOS膜35之間的中央靠右側(cè)，在源區(qū)形成側(cè)(左側(cè))確保隨后設(shè)置選擇柵的空間。
接著，把多晶硅24構(gòu)圖成橫方向的條紋，決定浮柵的縱向?qū)挾?圖43)。隨后，在形成ONO膜31后，淀積多晶硅25，并對其進(jìn)行構(gòu)圖，形成縱方向條紋形狀的控制柵5，然后腐蝕多晶硅24，形成在縱橫上相互分離的浮柵4(圖44)。接著，如圖45所示，除去露出的氧化硅膜，在控制柵5的兩側(cè)，如圖45(b)所示，使基片表面露出。
接著，在本實施例中，在表面上形成犧牲氧化膜27(該犧牲氧化膜兼作離子保護(hù)膜，同時用作利用半導(dǎo)體基片和控制柵與選擇柵絕緣的絕緣膜)后，并把多晶硅淀積至1500～2500厚后進(jìn)行構(gòu)圖，如圖46所示，形成覆蓋源側(cè)基片表面預(yù)定地方的選擇柵16。如圖所示，把選擇柵重疊在控制柵5的一部分上的方法使構(gòu)圖容易。接著，在該基片的深位置上進(jìn)行砷離子注入，形成源區(qū)8s和漏區(qū)8d。此時的離子注入條件可以采用與實施例3中形成深離子注入層時相同的條件(再有，由于圖15是表示同一形狀的圖，所以也可參照圖15(a))。
這樣就完成了閃爍存儲器的存儲器單元結(jié)構(gòu)。
按照本發(fā)明，可以提供即使柵絕緣膜膜厚不薄，也可以低電壓工作，并且可靠性高的閃爍存儲器。
權(quán)利要求
1.一種閃爍存儲器，在半導(dǎo)體基片上配有設(shè)置在該半導(dǎo)體基片表面上的有拐角的溝槽；設(shè)置在該溝槽內(nèi)表面上的柵絕緣膜；通過該柵絕緣膜埋入溝槽內(nèi)的浮柵；和與該浮柵絕緣地設(shè)置的控制柵；其特征在于，在所述溝槽的底部拐角上，通過所述柵絕緣膜使所述浮柵的角部與半導(dǎo)體基片的隅相對，在控制柵為低電位，而半導(dǎo)體基片為高電位時，從浮柵拐角的角部拉出電子。
2.如權(quán)利要求1所述的閃爍存儲器，其特征在于，在所述溝槽上部邊緣的半導(dǎo)體基片表面上，設(shè)有阻礙從溝槽上部邊緣的半導(dǎo)體基片的角向浮柵進(jìn)行電子注入的厚絕緣膜。
3.如權(quán)利要求1所述的閃爍存儲器，其特征在于，所述浮柵在半導(dǎo)體基片表面上為具有寬于溝槽幅度部分的T字形狀，在溝槽上部邊緣上通過所述柵絕緣膜使半導(dǎo)體基片的角部與浮柵的隅相對，在控制柵為高電位，而半導(dǎo)體基片為低電位時，可從半導(dǎo)體基片向浮柵進(jìn)行電子注入。
4.如權(quán)利要求3所述的閃爍存儲器，其特征在于，利用插入所述半導(dǎo)體基片的溝槽，在一側(cè)的基片表面上設(shè)有由淺雜質(zhì)擴散層構(gòu)成的源區(qū)，而在相反側(cè)的基片表面上設(shè)有直至溝槽底部拐角由深雜質(zhì)擴散層構(gòu)成的漏區(qū)；在控制柵為低電位，而所述漏區(qū)為高電位時，可將電子從浮柵拉向漏區(qū)；在控制柵為高電位，而所述源區(qū)和所述漏區(qū)的至少其中一個為低電位時，可向浮柵進(jìn)行電子注入。
5.如權(quán)利要求3所述的閃爍存儲器，其特征在于，利用插入所述半導(dǎo)體基片的溝槽，在一側(cè)的基片表面上設(shè)置直至溝槽底部拐角的由深雜質(zhì)擴散層構(gòu)成的漏區(qū)；在相反側(cè)的基片表面的離開所述浮柵的位置上設(shè)置源區(qū)；在該源區(qū)和所述浮柵之間也可設(shè)置選擇柵。
6.如權(quán)利要求2所述的閃爍存儲器，其特征在于，在半導(dǎo)體基片表面的一個方向上按條紋形狀設(shè)置所述溝槽；在所述溝槽的上方按同一方向設(shè)置所述控制柵；在與所述溝槽垂直的方向上的半導(dǎo)體基片表面上設(shè)置源區(qū)和漏區(qū)，以便使多個存儲器單元連通；所述浮柵位于所述控制柵下部，設(shè)置在所述源區(qū)和漏區(qū)之間。
7.如權(quán)利要求2所述的閃爍存儲器，其特征在于，所述溝槽在半導(dǎo)體基片表面的一個方向上按條紋形狀設(shè)置；所述控制柵設(shè)置在與所述溝槽垂直的方向上；所述浮柵位于所述控制柵下部，被設(shè)置在與所述溝槽交叉的地方；利用插入所述浮柵，在半導(dǎo)體基片上設(shè)置了源區(qū)和漏區(qū)，沿所述控制柵延長，以便該源區(qū)與多個存儲器單元連通。
8.如權(quán)利要求4所述的閃爍存儲器，其特征在于，利用元件分離膜把所述半導(dǎo)體基片的表面與形成存儲器單元的元件形成區(qū)進(jìn)行分離；設(shè)有所述溝槽，以便在該元件形成區(qū)內(nèi)的中央附近的平面上可分?jǐn)嘣纬蓞^(qū)，并在其兩側(cè)設(shè)置所述源區(qū)和所述漏區(qū)；把所述浮柵埋入在該溝槽內(nèi)，而且在平面形狀中設(shè)置比溝槽形狀大的形狀；在所述溝槽的上方，與分?jǐn)嗨鲈磪^(qū)和所述漏區(qū)方向相同的方向上設(shè)置所述控制柵。
9.如權(quán)利要求5所述的閃爍存儲器，其特征在于，利用元件分離膜把所述半導(dǎo)體基片的表面與形成存儲器單元的元件形成區(qū)進(jìn)行分離；設(shè)有所述溝槽，以便在該元件形成區(qū)內(nèi)的中央附近可分?jǐn)嘣纬蓞^(qū)，并在其兩側(cè)設(shè)置所述源區(qū)和所述漏區(qū)；把所述浮柵埋入在該溝槽內(nèi)，而且在平面形狀中設(shè)置比溝槽形狀大的形狀；在所述溝槽的上方，與分?jǐn)嗨鲈磪^(qū)和所述漏區(qū)方向相同的方向上設(shè)置所述控制柵；在與所述控制柵相同的方向上設(shè)置所述選擇柵，以便可覆蓋所述浮柵與所述源區(qū)之間的半導(dǎo)體基片表面。
10.權(quán)利要求1所述的閃爍存儲器的數(shù)據(jù)寫入或刪除方法，其特征在于，通過把所述半導(dǎo)體基片設(shè)定為高電位，而把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作或刪除動作中的至少一種動作。
11.權(quán)利要求3所述的閃爍存儲器的數(shù)據(jù)寫入或刪除方法，其特征在于，通過把所述半導(dǎo)體基片設(shè)定為高電位，而把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作或刪除動作中的至少一種動作；通過把所述半導(dǎo)體基片設(shè)定為低電位，而把所述控制柵設(shè)定為高電位，向浮柵注入電子，執(zhí)行寫入動作或刪除動作中的另一種動作。
12.權(quán)利要求2、6或7所述的閃爍存儲器的數(shù)據(jù)寫入或刪除方法，其特征在于，通過把所述半導(dǎo)體基片設(shè)定為高電位，而把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行刪除動作，通過從源區(qū)-漏區(qū)之間的溝道區(qū)向浮柵的熱電子注入，進(jìn)行寫入動作。
13.權(quán)利要求4或8所述的閃爍存儲器的數(shù)據(jù)寫入和刪除方法，其特征在于，通過把所述漏區(qū)設(shè)定為高電位，而把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作；通過把所述漏區(qū)和源區(qū)雙方設(shè)定為低電位，而把所述控制柵設(shè)定為高電位，向浮柵注入電子，進(jìn)行刪除動作。
14.權(quán)利要求5或9所述的閃爍存儲器的數(shù)據(jù)寫入、刪除和讀出方法，其特征在于，通過把所述漏區(qū)設(shè)定為高電位，而把所述控制柵的電位設(shè)定為低電位，從浮柵中拉出電子，進(jìn)行寫入動作；通過把所述漏區(qū)設(shè)定為低電位，而把所述控制柵設(shè)定為高電位，向浮柵注入電子，進(jìn)行刪除動作；通過對所述選擇柵供給預(yù)定的電位，在該選擇柵下部的半導(dǎo)體基片表面上形成溝道，在該狀態(tài)下檢測所述源區(qū)和漏區(qū)之間的電流值，進(jìn)行讀出動作。
15.一種閃爍存儲器的制造方法，該方法包括在半導(dǎo)體基片表面上形成厚絕緣膜的工藝；腐蝕形成厚絕緣膜的半導(dǎo)體基片表面的預(yù)定位置形成溝槽的工藝，該溝槽的平面形狀有一個方向的條紋形狀，其剖面形狀在底部有拐角，其上部邊緣上有厚絕緣膜；在該溝槽內(nèi)露出的半導(dǎo)體基片表面上形成柵絕緣膜的工藝；接著，在半導(dǎo)體基片的整個面上淀積浮柵材料后，進(jìn)行構(gòu)圖，在平面形狀中按與所述溝槽垂直的條紋形狀進(jìn)行構(gòu)圖的工藝；用絕緣膜埋入該浮柵材料的條紋之間，以緩和條紋之間的階梯差的工藝；在該浮柵材料的表面上形成浮柵-控制柵之間絕緣膜的工藝；在該浮柵-控制柵之間絕緣膜上淀積控制柵材料，沿所述溝槽的上方形成同一方向的控制柵的工藝；在該控制柵上形成側(cè)壁絕緣膜的工藝；和以設(shè)有該側(cè)壁絕緣膜的控制柵作為掩模，構(gòu)圖所述條紋形狀的浮柵材料，形成相互分離的浮柵的工藝。
16.一種閃爍存儲器的制造方法，該方法包括在半導(dǎo)體基片表面上形成厚絕緣膜的工藝；腐蝕形成厚絕緣膜的半導(dǎo)體基片表面的預(yù)定位置形成溝槽的工藝，該溝槽的平面形狀有一個方向的條紋形狀，其剖面形狀在底部有拐角，其上部邊緣上形成有厚絕緣膜；在該溝槽內(nèi)露出的半導(dǎo)體基片表面上形成柵絕緣膜的工藝；接著，在半導(dǎo)體基片的整個面上淀積浮柵材料后，進(jìn)行構(gòu)圖，原樣埋入所述溝槽，在與所述溝槽相同方向的條紋形狀上進(jìn)行構(gòu)圖的工藝；至少在該浮柵材料的表面上形成浮柵-控制柵之間絕緣膜的工藝；在該浮柵-控制柵之間的絕緣膜上淀積控制柵材料，按與所述溝槽方向垂直的條紋形狀進(jìn)行構(gòu)圖，以形成控制柵的工藝；隨后，在平面觀察時，把與該控制柵的條紋不重疊的部分的浮柵材料進(jìn)行構(gòu)圖，以形成相互分離的浮柵的工藝；沿所述控制柵，用抗蝕劑覆蓋存儲器單元結(jié)構(gòu)的一半，除去未覆蓋表面的所述厚絕緣膜和柵絕緣膜的工藝；和在剝離所述抗蝕劑后，在表面上形成離子注入保護(hù)膜后，在整個面上注入離子，在所述抗蝕劑未覆蓋部分的半導(dǎo)體基片表面上，形成連通多個存儲器單元的源區(qū)，在所述抗蝕劑覆蓋部分的溝槽內(nèi)形成漏區(qū)的工藝。
17.一種閃爍存儲器的制造方法，該方法包括在半導(dǎo)體基片表面的預(yù)定位置形成元件分離膜，并分離形成存儲器單元的元件形成區(qū)的工藝；腐蝕該元件形成區(qū)的預(yù)定區(qū)域形成溝槽的工藝，該溝槽在平面上把元件形成區(qū)分?jǐn)酁閮蓚€，其剖面形狀在底部形成有拐角；在該溝槽內(nèi)露出的半導(dǎo)體基片表面上形成柵絕緣膜的工藝；接著，在半導(dǎo)體基片整個面上淀積浮柵材料后，進(jìn)行構(gòu)圖，原樣埋入該溝槽內(nèi)，按覆蓋元件形成區(qū)的條紋形狀進(jìn)行構(gòu)圖的工藝；在該浮柵材料的表面上形成浮柵-控制柵之間絕緣膜的工藝；在該浮柵-控制柵之間的絕緣膜上淀積控制柵材料，按與分?jǐn)嗨鲈纬蓞^(qū)方向相同的方向的條紋形狀構(gòu)圖，形成控制柵的工藝；接著，在平面觀察時，把與該控制柵的條紋未重疊部分的浮柵材料構(gòu)圖，形成相互分離的浮柵的工藝；隨后，露出該控制柵的條紋未覆蓋的區(qū)域的基片表面的工藝；和在露出的半導(dǎo)體基片表面上，在形成離子注入保護(hù)膜后，沿所述控制柵，在存儲器單元結(jié)構(gòu)的一側(cè)，通過向半導(dǎo)體基片的淺區(qū)域注入離子，直至所述溝槽的底部，形成雜質(zhì)擴散層未達(dá)到的源區(qū)，而在相反側(cè)，通過向半導(dǎo)體基片的深區(qū)域注入離子，直至所述溝槽的底部形成雜質(zhì)擴散層達(dá)到的漏區(qū)的工藝。
18.一種閃爍存儲器的制造方法，該方法包括在半導(dǎo)體基片表面的預(yù)定位置形成元件分離膜，并分離形成存儲器單元的元件形成區(qū)的工藝；腐蝕該元件形成區(qū)的預(yù)定區(qū)域形成溝槽的工藝，該溝槽在平面上把元件形成區(qū)分?jǐn)酁閮蓚€，其剖面形狀中在底部形成有拐角；在該溝槽內(nèi)露出的半導(dǎo)體基片表面上形成柵絕緣膜的工藝；接著，在半導(dǎo)體基片整個面上淀積浮柵材料后，進(jìn)行構(gòu)圖，原樣埋入在該溝槽內(nèi)，按覆蓋元件形成區(qū)的條紋形狀進(jìn)行構(gòu)圖的工藝；在該浮柵材料的表面上形成浮柵-控制柵之間絕緣膜的工藝；在該浮柵-控制柵之間的絕緣膜上淀積控制柵材料，按與分?jǐn)嗨鲈纬蓞^(qū)方向相同方向的條紋形狀構(gòu)圖，以形成控制柵的工藝；接著，在平面觀察時，把與該控制柵的條紋未重疊部分的浮柵材料構(gòu)圖，以形成相互分離的浮柵的工藝；隨后，露出該控制柵的條紋未覆蓋的區(qū)域的基片表面的工藝；在露出的半導(dǎo)體基片表面上，形成與利用半導(dǎo)體基片和控制柵絕緣選擇柵的絕緣膜共用的離子注入保護(hù)膜的工藝；在整個面上淀積選擇柵材料后，在所述控制柵的一側(cè)，在控制柵之間進(jìn)行使基片表面不露出的粘接，形成控制柵和同方向的條紋形狀的選擇柵的工藝；和以該選擇柵和所述控制柵作為掩模，通過向半導(dǎo)體基片的深區(qū)域注入離子，形成直至所述溝槽底部達(dá)到雜質(zhì)擴散層的漏區(qū)和在離開所述浮柵的位置上的源區(qū)。
全文摘要
本發(fā)明的目的是提供即使柵絕緣膜不薄也可以低電壓工作并且可靠性高的閃爍存儲器。該閃爍存儲器包括設(shè)置在該半導(dǎo)體基片1表面上的帶有拐角的溝槽2,在該溝槽內(nèi)的表面上設(shè)置的柵絕緣膜3,通過該柵絕緣膜埋入溝槽內(nèi)的浮柵4,和與該浮柵絕緣設(shè)置的控制柵5,其特征在于,在所述溝槽的底部的拐角中,通過所述柵絕緣膜使所述浮柵的角與半導(dǎo)體基片的隅相對,在控制柵為低電位,而半導(dǎo)體基片為高電位時,從浮柵拐角的角中的拉出電子。
文檔編號H01L21/8247GK1246732SQ9911839
公開日2000年3月8日 申請日期1999年9月1日 優(yōu)先權(quán)日1998年9月1日
發(fā)明者金森宏治 申請人:日本電氣株式會社