專利名稱：光電壓產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種光電壓產(chǎn)生器，尤其涉及一種具有以下優(yōu)點的光電壓產(chǎn)生器高光電轉(zhuǎn)換效率、低串聯(lián)電阻、電路布局設(shè)計簡易、以及可和其他元件集成于同一芯片內(nèi)而無須增加光刻工藝來作元件隔離。
光電壓產(chǎn)生器是一種廣泛使用的光電元件，不但可以用來感測光的存在，也可以利用光來產(chǎn)生電源。
光電壓產(chǎn)生器主要的操作方式是利用pn接面形成的耗盡區(qū)(depletion region)來操作，當外界光源照射到光電壓產(chǎn)生器時，元件內(nèi)部會被此外界光源激發(fā)而產(chǎn)生電子空穴對(electron-hole pairs)，而耗盡區(qū)內(nèi)的內(nèi)建電位(built-in potential)產(chǎn)生的電場會將耗盡區(qū)內(nèi)的電子空穴對分離，此時就形成了光激發(fā)電流(photogeneratedcurrent)。而此光激發(fā)電流所形成的電源就可以利用來驅(qū)動外界的電路。


圖1A是一種典型的傳統(tǒng)光電壓產(chǎn)生器的剖面圖，其中包含襯底11、氧化層12、p型雜質(zhì)擴散區(qū)13、高濃度n型雜質(zhì)擴散區(qū)14、氧化層15以及金屬層16。
在圖1A中，氧化層12將襯底11的表面上各個預定區(qū)域予以隔離，p型雜質(zhì)擴散區(qū)13和高濃度n型雜質(zhì)擴散區(qū)14則在各個已隔離的區(qū)域內(nèi)pn接面，金屬層16則將高濃度n型雜質(zhì)擴散區(qū)14連接到下一pn接面的p型雜質(zhì)擴散區(qū)13，因而形成了多個pn接面的串聯(lián)，而氧化層15則用來隔離金屬層16以避免同一區(qū)域內(nèi)的p型雜質(zhì)擴散區(qū)13和高濃度n型雜質(zhì)擴散區(qū)14被金屬層16連接而短路。
圖1B是圖1A的傳統(tǒng)光電壓產(chǎn)生器的平面示意圖。在圖1B中，17代表正電極，18代表負電極，每個方塊區(qū)域代表圖1A中每個隔離的區(qū)域(即包含一個pn接面的區(qū)域)，其中負電極18可以連接到下一級的正電極17，以達到串聯(lián)多個pn接面的效果。
由圖1A中可以清楚看到，每個區(qū)域(一個pn接面的區(qū)域)是利用氧化層12來隔離(isolation)，這種平面隔離工藝不僅工藝合格率低，工藝也比較復雜，而且也在硅襯底表面上浪費了許多面積，因而也提高了制造的成本。
美國專利公報第5，633，536號中揭示了另一種光電壓產(chǎn)生器，此光電壓產(chǎn)生器使用了類似SOI(silicon on insulator)的晶片作襯底，而利用SOI中的絕緣層當作隔離，因而解決了傳統(tǒng)光電壓產(chǎn)生器的隔離技術(shù)所衍生的低合格率以及高成本的問題。然而，此改進的光電壓產(chǎn)生器的制造工藝過于復雜，而且并未提出更有效的提高光電轉(zhuǎn)換效率的方法。另外，此改進的光電壓產(chǎn)生器使用的同心狀的平面結(jié)構(gòu)，如圖2，不但難以作平面電路布局的設(shè)計，同時許多電性應用參數(shù)均受限于面積最小的pn接面(亦即最內(nèi)圈的pn接面)，如最大光激發(fā)電流等等，因而限制了此種光電壓產(chǎn)生器的應用范圍。
另外，光電壓產(chǎn)生器通常需要和一些外部電路一起配合來使用。而在傳統(tǒng)技術(shù)中，如果要把光電壓產(chǎn)生器和一些電路元件集成在一芯片中，則必須在光電壓產(chǎn)生器和這些電路元件各別的工藝之外，加入各元件隔離的工藝，因而造成工序數(shù)的增加。
有鑒于此，本發(fā)明的目的在于提供一種光電壓產(chǎn)生器，其具有高光電轉(zhuǎn)換效率的優(yōu)點，且無須太過復雜的工藝。
本發(fā)明另一目的在于提供一種光電壓產(chǎn)生器，其在平面電路布局上易于控制及設(shè)計。
另外，本發(fā)明另一個目的在于提供一種光電壓產(chǎn)生器，其可和其他元件集成于同一芯片內(nèi)而無須增加光刻工藝來作元件隔離。
本發(fā)明涉及一種光電壓產(chǎn)生器，此光電壓產(chǎn)生器包含一襯底；一絕緣層，設(shè)置在該襯底上；其中，延伸到第一雜質(zhì)擴散層的第三雜質(zhì)擴散層可以增加pn接面的面積，同時也增加了光電轉(zhuǎn)換效率。
另外，為了提高元件對光的吸收效率，也增加第一和第二雜質(zhì)擴散層在襯底垂直方向的高度，但此時第二雜質(zhì)擴散層因工藝上的考慮，需使用高濃度雜質(zhì)擴散層。
為了實現(xiàn)本發(fā)明另一實施方式，第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層是彼此交互配置而平行線性排列為一光電壓產(chǎn)生器陣列。而此結(jié)構(gòu)的光電壓產(chǎn)生器陣列對電路布局設(shè)計者而言是相當容易設(shè)計的。
上述平行線性排列的光電壓產(chǎn)生器陣列利用在周邊區(qū)域形成臺面式結(jié)構(gòu)(mesa structure)來隔離，此工藝不但比較簡單，而且更提高了工藝上的合格率。
為了實現(xiàn)本發(fā)明另一實施方式，此光電壓產(chǎn)生器陣列可和其他電子零部件集成在同一芯片內(nèi)。而其元件隔離可以利用在第二雜質(zhì)擴散層的接面形成時，利用同一工藝來進行接面隔離，以節(jié)省制造成本。
圖1是傳統(tǒng)光電壓產(chǎn)生器，其中圖1A是傳統(tǒng)光電壓產(chǎn)生器剖面圖，圖1B是傳統(tǒng)光電壓產(chǎn)生器平面示意圖；圖2是另一傳統(tǒng)光電壓產(chǎn)生器的平面圖；圖3是本發(fā)明實施例的光電壓產(chǎn)生器的結(jié)構(gòu)剖面圖；圖4是本發(fā)明實施例的光電壓產(chǎn)生器的工藝剖面圖；圖5是本發(fā)明實施例的光電壓產(chǎn)生器在圖4之后的工藝剖面圖；圖6是本發(fā)明實施例的光電壓產(chǎn)生器在圖5之后的工藝剖面圖；圖7是本發(fā)明實施例的光電壓產(chǎn)生器在圖6之后的工藝剖面圖；圖8是本發(fā)明實施例的光電壓產(chǎn)生器在圖7之后的工藝剖面圖；圖9是本發(fā)明實施例的光電壓產(chǎn)生器在圖8之后的工藝剖面圖；圖10是本發(fā)明實施例的光電壓產(chǎn)生器在圖9之后的工藝剖面圖；圖11是本發(fā)明實施例的光電壓產(chǎn)生器在圖10之后的工藝剖面圖；以及圖12是本發(fā)明實施例的光電壓產(chǎn)生器的立體示意圖。
接下來利用附圖來說明本發(fā)明實施例的光電壓產(chǎn)生器的工作方式以及制造方法。
圖3是本發(fā)明實施例的光電壓產(chǎn)生器，其中包含一襯底31；一絕緣層32，位于襯底31上；n-雜質(zhì)擴散層33位于絕緣層32上；p+雜質(zhì)擴散層34位于絕緣層32上，且和n-雜質(zhì)擴散層33在和襯底平行的方向形成多個縱向pn接面；p雜質(zhì)擴散層35，連接到p+雜質(zhì)擴散層34且延伸到n-雜質(zhì)擴散層33；n+雜質(zhì)擴散層36，連接到n-雜質(zhì)擴散層33；隔離層37，適當?shù)馗綦x各個區(qū)域；以及，薄膜電極層38，用以串聯(lián)各個pn接面。
在圖3中，采用了SOI晶片的平面氧化層來作隔離(即是絕緣層32)，取代了圖1A和圖1B中傳統(tǒng)光電壓產(chǎn)生器的隔離方式，以解決低合格率以及高制造成本的缺點。同時，本發(fā)明實施例的光電壓產(chǎn)生器的隔離層是形成在晶片表面下方，并沒有利用到晶片表面，因此也就節(jié)省了如圖1A中隔離層所消耗的面積，也節(jié)省了制造的成本。此外，本發(fā)明采用橫向電壓產(chǎn)生器串聯(lián)的方式。
另外，值得注意的是，為了充分有效地利用入射光的光能，本發(fā)明采取了許多有效增加光能吸收的結(jié)構(gòu)，而直接提高光電轉(zhuǎn)換效率。
首先，在圖3中，利用了延伸的p雜質(zhì)擴散層35增加pn接面的面積(即，除了p+雜質(zhì)擴散層34和n-雜質(zhì)擴散層33形成的pn接面外，另外增加了p雜質(zhì)擴散層35和n-雜質(zhì)擴散層33形成pn接面的面積)。同時為了擴大pn接面耗盡區(qū)的面積以增加光電轉(zhuǎn)換效率，特別采用了較低雜質(zhì)濃度的n-雜質(zhì)擴散層33以增加耗盡區(qū)寬度(depletion width)。另外，和傳統(tǒng)光電壓產(chǎn)生器不同的是，本發(fā)明淺接面的p雜質(zhì)擴散層35并非高濃度雜質(zhì)擴散層，理由和上述相同，同樣也是為了擴大耗盡區(qū)寬度以增加光電轉(zhuǎn)換效率。
再者，舉例來說，硅的量子效率(Quantum Efficiency)在光波長大約0.8到1.0微米時達到近乎100％的最高點，但是可惜的是，在光波長大約0.8到1.0微米時，硅的光吸收系數(shù)(absorption coefficient)卻降低到只剩102到103cm-1左右，亦即即使硅厚度厚達1O微米，仍然有超過40％或甚至到90％的光能未被吸收。因此，為了克服這項缺點，本發(fā)明特別加厚了硅的厚度，亦即圖3中的H，使H厚度達40微米。而在這種情形下，不但入射的光能可以在比較厚的硅中更有效的吸收，同時n-雜質(zhì)擴散層33和p+雜質(zhì)擴散層34之間的pn接面面積也因厚度變厚而變得更大，因此也大大增加了光電轉(zhuǎn)換的效率。
但是，在上述這種情形下，為了讓可吸收光能的硅厚度加厚，但又必須讓雜質(zhì)擴散層34深達絕緣層32，基于工藝的考慮，即使是高濃度的雜質(zhì)擴散層會降低和n-雜質(zhì)擴散層33形成的pn接面的面積而降低光電轉(zhuǎn)換效率，仍然必須使用到高濃度的離子布植來形成p+雜質(zhì)擴散層34。
然而，p+雜質(zhì)擴散層34雖然會降低和n-雜質(zhì)擴散層33形成的pn接面的面積，但卻有另一項優(yōu)點。在薄膜電極層38和p+雜質(zhì)擴散層34的金屬一半導體接觸(M-S contact)當中，高濃度的p+雜質(zhì)擴散層34可以讓此接觸有效形成歐姆接觸(ohmic contact)而降低整體串聯(lián)電阻。
同樣的，本發(fā)明實施例的光電壓產(chǎn)生器也采用了n+雜質(zhì)擴散層36，和薄膜電極層38形成歐姆接觸而降低整體串聯(lián)電阻。配合前述p+雜質(zhì)擴散層34和薄膜電極層38的歐姆接觸，可知本發(fā)明實施例的光電壓產(chǎn)生器整體串聯(lián)電阻相當?shù)汀?br> 圖4到圖11則是本發(fā)明實施例的光電壓產(chǎn)生器剖面圖，而依照工藝步驟的順序來排列。而本發(fā)明實施例的光電壓產(chǎn)生器制造方法如下將n-雜質(zhì)濃度的SOI(silicon on insulator)晶片的表面磨平直到厚度為預設(shè)厚度，并清洗晶片表面，如圖4所示；利用光刻工藝(photolithography process)將p+雜質(zhì)擴散層34的區(qū)域用氧化層50定義出來，形成如圖5所示之剖面圖；然后施加以高濃度離子注入工藝，形成如圖6所示的剖面圖；利用第二道光刻工藝將p雜質(zhì)擴散層35的區(qū)域用氧化層70定義出來，如圖7所示的剖面圖；然后利用離子注入形成p雜質(zhì)擴散層35，如圖8所示的剖面圖；利用第三道光刻工藝將n+雜質(zhì)擴散層36的區(qū)域用氧化層90定義出來，如圖9的剖面圖所示；然后利用離子注入形成n+雜質(zhì)擴散層36，如圖10所示的剖面圖；利用第四道光刻工藝將隔離層37的區(qū)域定義出來，如圖11的剖面圖所示；再將薄膜金屬層鍍覆在隔離層37彼此之間的空隙中，就形成了如圖3一樣的本發(fā)明實施例的光電壓產(chǎn)生器。
以上所述的都是有關(guān)本發(fā)明實施例的光電壓產(chǎn)生器在剖面圖結(jié)構(gòu)上的改善。但是，本發(fā)明實施例在平面配置上也采取了一些改善的措施。
首先，本發(fā)明采用了平行線性排列為一光電壓產(chǎn)生器陣列的方式加以配置，如圖12所示，而有別于傳統(tǒng)技術(shù)，如圖2。其最大的優(yōu)點在于不須在剖面結(jié)構(gòu)上作任何改變，只需在平面上作任意的長-寬比例(即圖12中L和W的比例)的變化，即可來控制pn接面的面積以及pn接面串聯(lián)數(shù)進而設(shè)計各個應用參數(shù)，這一點對電路布局的設(shè)計者而言是相當方便的。
另外，本發(fā)明實施例的光電壓產(chǎn)生器陣列的芯片(chip)隔離方式也和傳統(tǒng)技術(shù)有很大的不同。在如圖1B的傳統(tǒng)技術(shù)中，先形成所有隔離層(包含每個pn接面區(qū)域的隔離層以及每個芯片的隔離層，即氧化層12)后，再依序形成pn接面半導體層、介質(zhì)層以及連線金屬層。本發(fā)明實施例的光電壓產(chǎn)生器陣列則是先完成所有上述的本發(fā)明的光電壓產(chǎn)生器結(jié)構(gòu)后，最后再依需要在周邊區(qū)域形成臺面式結(jié)構(gòu)(mesa structure)來分離每個芯片，如圖12。
從上述比較中，可以知道本發(fā)明的芯片隔離方式有幾個優(yōu)點首先，在結(jié)構(gòu)上，本發(fā)明的光電壓產(chǎn)生器陣列僅在周邊區(qū)域形成隔離，可節(jié)省許多面積；其次，就工藝而言，本發(fā)明的結(jié)構(gòu)不但是較簡單容易的工藝、亦可以有效提高合格率。
除此之外，本發(fā)明實施例的光電壓產(chǎn)生器陣列另一個特點則是可和其他電路元件在同一芯片內(nèi)作集成而無須增加光刻工藝來作元件隔離。如圖4到圖6的工藝步驟中，除了形成了p+雜質(zhì)擴散層34外，同樣的工藝步驟也可以設(shè)計用來作電路元件的接面隔離，換句話說，可以在同一工藝步驟中完成p+雜質(zhì)擴散層34以及用以作為接面隔離的接面。
權(quán)利要求
1.一種光電壓產(chǎn)生器，包含一襯底；一絕緣層，設(shè)置在該襯底上；第一雜質(zhì)擴散層，設(shè)置在該絕緣層上；第二雜質(zhì)擴散層，深度達到該絕緣層，而極性和該第一雜質(zhì)擴散層相反，且該第二雜質(zhì)擴散層和該第一雜質(zhì)擴散層在平行于該襯底上表面的方向上交互配置，形成多個縱向pn接面；第三雜質(zhì)擴散層，位于與該絕緣層相反側(cè)的該第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層的表面層，且極性與該第二雜質(zhì)擴散層相同，該第三雜質(zhì)擴散層一端連接到該第二雜質(zhì)擴散層，而另一端橫跨一該縱向pn接面，延伸入該第一雜質(zhì)擴散層；第四雜質(zhì)擴散層，位于與該絕緣層相反側(cè)的該第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層的表面層，為極性與該第一雜質(zhì)擴散層相同的高濃度雜質(zhì)擴散層，該第四雜質(zhì)擴散層連接到一該第一雜質(zhì)擴散層，且不連接于與同一該第一雜質(zhì)擴散層連接的該第三雜質(zhì)擴散層，而該第四雜質(zhì)擴散層至多橫跨一該縱向pn接面。薄膜電極層，同時連接一該第四雜質(zhì)擴散層，及一該第二雜質(zhì)擴散層或一該第二雜質(zhì)擴散層上的該第三雜質(zhì)擴散層；以及隔離層，設(shè)置在該薄膜電極層之間。
2.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一雜質(zhì)擴散層是p型雜質(zhì)擴散層，且該第二雜質(zhì)擴散層是n型雜質(zhì)擴散層。
3.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一雜質(zhì)擴散層是n型雜質(zhì)擴散層，且該第二雜質(zhì)擴散層是p型雜質(zhì)擴散層。
4.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第二雜質(zhì)擴散層使用高濃度雜質(zhì)擴散層，由此和該薄膜電極層形成歐姆接觸。
5.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第二雜質(zhì)擴散層使用高濃度雜質(zhì)擴散層，由此增加該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度。
6.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是10微米到40微米。
7.如權(quán)利要求5所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是10微米到40微米。
8.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是10微米到25微米。
9.如權(quán)利要求5所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是10微米到25微米。
10.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是25微米到40微米。
11.如權(quán)利要求5所述的光電壓產(chǎn)生器，其中該第一和該第二雜質(zhì)擴散層在襯底垂直方向的高度是25微米到40微米。
12.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層彼此交互配置而平行線性排列為一光電壓產(chǎn)生器陣列。
13.如權(quán)利要求4所述的光電壓產(chǎn)生器，其中該第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層彼此交互配置而平行線性排列為一光電壓產(chǎn)生器陣列。
14.如權(quán)利要求5所述的光電壓產(chǎn)生器，其中該第一雜質(zhì)擴散層和該第二雜質(zhì)擴散層是彼此交互配置而平行線性排列為一光電壓產(chǎn)生器陣列。
15.如權(quán)利要求12的光電壓產(chǎn)生器，其中該平行線性排列的光電壓產(chǎn)生器陣列是利用在周邊區(qū)域形成臺面式結(jié)構(gòu)來隔離。
16.如權(quán)利要求1所述的光電壓產(chǎn)生器，其中該光電壓產(chǎn)生器和其他電子零部件集成在同一芯片內(nèi)，而其元件的隔離是利用接面隔離技術(shù)。
17.如權(quán)利要求15所述的光電壓產(chǎn)生器，其中該光電壓產(chǎn)生器和其他電子零部件集成在同一芯片內(nèi)，而其元件的隔離是利用接面隔離技術(shù)。
18.如權(quán)利要求16所述的光電壓產(chǎn)生器，其中該接面隔離技術(shù)的接面和該第二雜質(zhì)擴散層的接面是同一工藝步驟時產(chǎn)生。
19.如權(quán)利要求17所述的光電壓產(chǎn)生器，其中該接面隔離技術(shù)的接面和該第二雜質(zhì)擴散層的接面是同一工藝步驟時產(chǎn)生。
全文摘要
一種光電壓產(chǎn)生器,包含:一襯底;一絕緣層,設(shè)置在襯底上;第一雜質(zhì)擴散層,設(shè)置在該緣層上;第二雜質(zhì)擴散層,和第一雜質(zhì)擴散層在平行于襯底上表面的方向上交互配置,形成多個縱向pn接面;第三雜質(zhì)擴散層,其一端連接到第二雜質(zhì)擴散層,而另一端橫跨一縱向Pn接面,延伸入第一雜質(zhì)擴散層;第四雜質(zhì)擴散層,連接到第一雜質(zhì)擴散層,且不連接第三雜質(zhì)擴散層,而第四雜質(zhì)擴散層至多橫跨一縱向pn接面;以及薄膜電極層和隔離層。
文檔編號H01L31/06GK1288265SQ9911937
公開日2001年3月21日 申請日期1999年9月13日 優(yōu)先權(quán)日1999年9月13日
發(fā)明者邱清彰, 賴文聰 申請人:光磊科技股份有限公司