專利名稱：非易失性半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲器件，具體涉及一種電可擦可編程只讀存儲器(EEPROM)。
在圖22A和22B中所示構(gòu)成了EEPROM的存儲單元中，具有控制柵1和浮置柵5的單器件型MOS存儲器由柵氧化物膜3和絕緣氧化物膜4絕緣開，并緊貼著控制柵之下置于控制柵1和半導(dǎo)體襯底2之間。盡管單器件型MOS存儲器的優(yōu)點在于其單元尺寸可以很小，但如下所述近年來又研制出許多種具有用于將電子注入到浮置柵中或從其中吸出電子的改進方法的存儲器件。
根據(jù)第一種方法，如圖22A所示，向被選中的存儲單元寫入數(shù)據(jù)是通過在漏極接點上加載高偏置電壓以在漏區(qū)6的一個末端上產(chǎn)生CHE(溝道熱電子)并將該CHE通過柵氧化物薄膜3注入到浮置柵中來實現(xiàn)的。而擦除數(shù)據(jù)，如圖22B所示，則是通過利用FN(FowlerNordheim)隧道電流將累積在浮置柵5中的電子吸出到源區(qū)7上來實現(xiàn)的(如日本未決專利申請No.Sho64-81272中所公開的，以及國際電子器件會議技術(shù)摘要中所收錄的，PP.616到PP.619)。
根據(jù)第二種方法，向被選中的存儲單元寫入數(shù)據(jù)的方法，如圖23A所示，與第一種方法相同，是通過將在漏區(qū)末端上產(chǎn)生的CHE通過柵氧化物薄膜3注入到浮置柵5中來實現(xiàn)的。而數(shù)據(jù)的擦除，如圖23B所示，則是利用FN隧道電流將累積在浮置柵中的電子吸出穿過柵氧化物膜3到達緊貼著浮置柵下方的半導(dǎo)體襯底2上來實現(xiàn)的。
另外，根據(jù)第三種方法，向被選中的存儲單元寫入數(shù)據(jù)的方法，如圖24A所示，是利用FN隧道電流將累積在浮置柵5中的電子吸出到漏區(qū)6或源區(qū)7上來實現(xiàn)的。而數(shù)據(jù)的擦除，如圖24B所示，則是利用FN隧道電流將來自半導(dǎo)體襯底2的電子穿過柵氧化物膜3注入到浮置柵中來實現(xiàn)的。
另一方面，如圖25A和25B所示，被設(shè)計來改進各存儲單元的寫入和擦除特性的雙器件型存儲單元的特點是其中各浮置柵型MOS晶體管(存儲晶體管8)的源極上分別另外串聯(lián)了一個用于進行開關(guān)切換的MOS晶體管(圖中所示的開關(guān)晶體管10)(例如，美國專利No.5,646,060)。
如圖25A所示，在雙器件型存儲單元中，向一個被選中的存儲單元的寫入數(shù)據(jù)是在開關(guān)晶體管10截止的情況下，通過向存儲晶體管8的控制柵11加載8V電壓以及向漏極端子上加載6V電壓(低于控制柵電壓)，并通過將來自漏區(qū)12的CHE注入到浮置柵13(見圖25A)中來實現(xiàn)的，而擦除數(shù)據(jù)則是通過向浮置柵13加載-10V電壓以及向漏極端子加載5V電壓，以由此利用FN隧道電流將電子從浮置柵13中吸出到漏區(qū)12中來實現(xiàn)的(見圖22B)。另外，為了從被選中的存儲單元中讀出數(shù)據(jù)，則需要在開關(guān)晶體管10導(dǎo)通的情況下，分別向源極端子加載0V電壓，向控制柵端子加載電源電壓VCC以及向漏極端子加載1V電壓，所讀出的數(shù)據(jù)是“0”還是“1”則是根據(jù)存儲單元中有無電流產(chǎn)生來進行判斷的。此時，未被選中的存儲單元的控制柵端子上加載有0V電壓。
然而，如上所述的常規(guī)半導(dǎo)體存儲器件存在一個缺點，由于其是利用控制柵1和11來對數(shù)據(jù)寫入、擦除和讀取操作中的電壓進行控制的，所以其讀取速度相應(yīng)較低。即，在寫入和擦除操作中，為了利用FN隧道電流注入來自控制柵1和11的電子或利用FN隧道電流吸出電子，控制柵上需要加載較高的電壓，因此如圖26和27所示，控制柵1和11上通過需要連接高壓控制電路。然而在讀取數(shù)據(jù)時，則不再需要此高壓電路，而只需要由正常電壓電路15構(gòu)成的行譯碼器即可。因為，兩個控制柵1和11的電壓均是由來自高壓控制電路和正常電壓電路的兩個輸出來進行控制的，所以通常這兩個電路要與控制柵1和11相連。然而，為了保護只具有很小抗擊穿能力的正常電壓電路15，需要在正常電壓電路15和高壓控制電路14之間插入一種電壓張弛電路16。插入電壓張弛電路以及由高壓控制電路14所產(chǎn)生的大寄生電容將會妨礙進行高速操作。
此外，因為需要有與字線數(shù)一樣多的電壓張弛電路，因此特別是雙器件型存儲單元，所用器件的數(shù)目和面積將會顯著增大。
還有一種在數(shù)據(jù)讀取操作中只利用高壓發(fā)生電路來對控制柵電壓Vcg進行控制的方法，然而，此類高壓發(fā)生電路通常均是由使用了厚度增厚且柵長度也相應(yīng)增大以提高其抗擊穿能力的柵氧化物膜的抗高壓擊穿晶體管構(gòu)成的。因此，為了獲得預(yù)定的導(dǎo)通電流，則需要增大柵寬度，其結(jié)果是導(dǎo)致寄生電容也相應(yīng)增大。然而，正是由于這個原因才使得高壓電路的操作速度與正常電壓電路相比明顯要低許多，由此其將妨礙進行高速讀取。
另外，在如上所述的常規(guī)半導(dǎo)體存儲器件中，采用了如下的工作原理在讀取數(shù)據(jù)時，根據(jù)選中和未選中狀態(tài)來改變控制柵的電壓。然而，只要電壓發(fā)生了變化，便會產(chǎn)生電壓應(yīng)力，由此使浮置柵的數(shù)據(jù)保存特性變差。如表1所示，常規(guī)浮置柵在寫入“0”時，其電勢為，例如-1V，而在寫入“1”時，其電勢則為+1V。如果讀取數(shù)據(jù)是通過向被選中的存儲單元的控制柵上加載例如5V電壓來實現(xiàn)的，則浮置柵的電勢狀態(tài)將從-1V變?yōu)槔?V，或從+1V變?yōu)槔?2V。其意味著浮置柵的電勢將在-1V到+2V的較大范圍內(nèi)變化，從而將會引發(fā)電壓應(yīng)力。
表1
如上所述以及如圖28所示，由于電源電壓VCC是根據(jù)讀取數(shù)據(jù)時刻的選中和未選中狀態(tài)來進行變化的，其將產(chǎn)生一個問題在于所擦除單元的閾值電壓Vt將存在一個極限，從而使電壓范圍變窄了。
另一個問題是，因為必須流過相當大的漏極電流才能通過將來自漏區(qū)的CHE注入到控制柵上來執(zhí)行寫入操作，所以將會使能耗升高并另外需要配備器件面積較大的電荷泵。
還有一個問題在于，由于在利用FN隧道電流將電子從浮置柵中被吸出到漏極中時將會在漏區(qū)(或源區(qū))中產(chǎn)生強度很高的電場，所以將會使PN結(jié)以及柵氧化物膜與漏區(qū)(或源區(qū))之間的交接處附近的能帶變得很窄，由此將會由于空穴或電子的流動或者由于空穴被注入到柵氧化物膜或浮置柵中而在各能帶之間產(chǎn)生隧道電流，從而出現(xiàn)會導(dǎo)致不正確讀數(shù)的“過度擦除”或“過度寫入”現(xiàn)象。
另一個問題在于，在利用FN隧道電流將CHE從漏區(qū)注入到控制柵中或在將電子從浮置柵中吸出到漏區(qū)(或源區(qū))中時，由于總在浮置柵的同一端上來注入和吸出的，所以將會由此產(chǎn)生柵氧化物膜局部損壞及器件擊穿等問題。
考慮到上述問題，本發(fā)明的一個目的是提供一種能夠以較高速度來讀取數(shù)據(jù)，同時能夠防止氧化物膜被損壞，并且能夠減少過多的使用器件數(shù)目，以及具有極好的數(shù)據(jù)保存特性的非易失性半導(dǎo)體存儲器件。
根據(jù)本發(fā)明的第一個方面，其提供了一種能夠重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其包括兩對以上的字線；兩條以上的位線；以及置于字線對和位線交點上的多于一個的非易失性存儲單元；每個存儲單元由至少兩個MIS型器件構(gòu)成，這兩個MIS型器件包括一個具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管以及一個具有開關(guān)柵的開關(guān)晶體管；每對字線由第一和第二兩條字線構(gòu)成；每條第一字線與沿第一字線或沿從第一字線上分支出的第一分支字線排列的一組存儲單元的控制柵相連，每條第二字線與沿第二字線或沿從第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連；每條位線與沿位線排列的一組存儲單元的漏極相連；開關(guān)晶體管的開關(guān)柵用于在讀取數(shù)據(jù)時對選擇位線上的所選存儲單元的選中和未選中狀態(tài)進行控制；選擇位線用于從被選中的存儲單元中讀出數(shù)據(jù)；如上所述，一種優(yōu)選模式是在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中或未被選中，均通過第一字線使所有存儲晶體管的控制柵保持相同電勢，以及通過利用開關(guān)晶體管的開關(guān)柵對正常電壓進行控制來讀出數(shù)據(jù)。
另外，還有一種優(yōu)選模式是在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中或未被選中，均通過第一字線使所有存儲單元的控制柵的電勢保持為0V或其附近，以及通過將正常電壓電路經(jīng)由第二字線連到開關(guān)晶體管的開關(guān)柵上來讀出數(shù)據(jù)。
另外，還有一種優(yōu)選模式是在寫入數(shù)據(jù)時，通過將高壓控制電路經(jīng)由第一字線連到存儲晶體管的控制柵上來寫入數(shù)據(jù)；而在讀取數(shù)據(jù)時，則通過將正常電壓電路經(jīng)由第二字線連到開關(guān)晶體管的開關(guān)柵上來讀出數(shù)據(jù)。
另外的一種優(yōu)選模式是將開關(guān)晶體管串聯(lián)到存儲晶體管的源極上。
還有一種優(yōu)選模式是其是通過從存儲晶體管的浮置柵中吸出載流子來擦除數(shù)據(jù)的，并且要求從存儲晶體管的浮置柵中吸出充分多的載流子以得到耗盡型的擦除狀態(tài)。
另外的一種優(yōu)選模式是該種非易失性半導(dǎo)體存儲器件是一種閃爍存儲器。
此外，還有一種優(yōu)選模式是存儲單元是由MIOS型存儲晶體管而不是多層?xùn)艠O型存儲晶體管構(gòu)成的，該種MIOS型存儲晶體管的柵極絕緣膜由位于下層的第一絕緣膜和位于上層的第二絕緣膜組成，其中載流子被累積在第二絕緣膜值中存在于這些薄膜交接處附近區(qū)域中的電子陷井表面(trap surface)上。
根據(jù)本發(fā)明的第二個方面，其提供了一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其包括形成在半導(dǎo)體襯底上的兩對以上的字線以及兩條以上的位線；以及置于所述字線對和所述位線交點上的多于一個的非易失性存儲單元；每個存儲單元由至少兩個MIS型器件構(gòu)成，這兩個MIS器件包括一個具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管以及一個具有開關(guān)柵的開關(guān)晶體管；每對字線由第一和第二兩條字線構(gòu)成；每條第一字線與沿第一字線或沿從第一字線上分支出的第一分支字線排列的一組存儲單元的控制柵相連，每條第二字線與沿第二字線或沿從第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連；每條位線與沿位線排列的一組存儲單元的漏極相連；當向被選中的存儲單元寫入數(shù)據(jù)或擦除其中所存儲的數(shù)據(jù)時，在存儲晶體管的控制柵與半導(dǎo)體襯底之間加載一個高電壓，并利用FN隧道電流將載流子從緊貼著浮置柵下方的半導(dǎo)體區(qū)注入到浮置柵中，或利用FN隧道電流將載流子從浮置柵的底面吸出到緊貼著浮置柵下方的半導(dǎo)體區(qū)中。
如上所述，優(yōu)選將各存儲晶體管形成在阱中，當向被選中的存儲單元寫入數(shù)據(jù)或擦除其中所存儲的數(shù)據(jù)時，在存儲晶體管的控制柵與該阱之間加載高電壓，并利用FN隧道電流將載流子從緊貼著浮置柵下方的半導(dǎo)體區(qū)中注入到浮置柵中，或利用FN隧道電流將載流子從浮置柵的底面吸出到緊貼著浮置柵下方的半導(dǎo)體區(qū)中。
另外在擦除數(shù)據(jù)時，優(yōu)選將存儲晶體管的源極和漏極設(shè)置成具有與緊貼著浮置柵下方的半導(dǎo)體區(qū)的電勢大致相同的電勢或設(shè)置成浮置狀態(tài)。
另外存儲晶體管優(yōu)選由n-溝道晶體管構(gòu)成，而通過第一字線所選中的存儲晶體管的控制柵上加載有高于襯底電勢的電壓，其中在被選中來寫入“0”(或“1”)的位線上加載有相同于襯底電勢的電壓，而在被選中來寫入“1”(或“0”)的位線上以及未選中存儲晶體管的控制柵上加載有高于襯底電勢且同時低于被選中存儲晶體管的控制柵電勢的電壓，以寫入數(shù)據(jù)。
另外，在寫入數(shù)據(jù)時，未選中存儲晶體管的控制柵電勢最好高于被選中來寫入“1”(或“0”)的位線的電勢。
另外，在寫入數(shù)據(jù)時，開關(guān)晶體管最好截止，并將被選中存儲單元中的存儲晶體管的源極和漏極設(shè)置成與緊貼著浮置柵下方的半導(dǎo)體區(qū)的電勢相同的電勢。
還有一種優(yōu)選模式是開關(guān)晶體管與存儲晶體管的源極相連。
此外還有一種優(yōu)選模式是在寫入數(shù)據(jù)時，是通過將高壓控制電路經(jīng)由第一字線連到存儲晶體管的控制柵上來寫入數(shù)據(jù)的；而在讀取數(shù)據(jù)時，則是通過將正常電壓電路經(jīng)由第二字線連到開關(guān)晶體管的開關(guān)柵上來讀取數(shù)據(jù)的。
另外的一種優(yōu)選模式是開關(guān)晶體管與存儲晶體管的源極串聯(lián)在一起。
還有一種優(yōu)選模式是通過從存儲晶體管的浮置柵中吸出載流子來擦除數(shù)據(jù)，同時要求從存儲晶體管的浮置柵中吸出充分多的載流子以使到耗盡型的擦除狀態(tài)。
另外的一種優(yōu)選模式是該種非易失性半導(dǎo)體存儲器件是一種閃爍存儲器。
此外，還有一種優(yōu)選模式是存儲單元是由MIOS型存儲晶體管而不是多層?xùn)艠O型存儲晶體管構(gòu)成的，該種MIOS型存儲晶體管的柵極絕緣膜由位于下層的第一絕緣膜和位于上層的第二絕緣膜組成，其中載流子被累積在第二絕緣膜中存在于各薄膜交接處附近區(qū)域中的電子陷井表面上。
根據(jù)本發(fā)明的第三個方面，其提供了一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其包括兩組以上的字線；
兩條以上的位線；以及置于字線組和位線交點上的多于一個的非易失性存儲單元；每個存儲單元由三個MIS型器件構(gòu)成，這三個MIS型器件包括一個具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管，一個具有與存儲晶體管的源極串聯(lián)的開關(guān)柵的開關(guān)晶體管以及一個具有與存儲晶體管的漏極相串聯(lián)的選擇柵的選擇晶體管；每組字線由第一字線、第二字線和第三字線構(gòu)成；每條第一字線與沿第一字線或沿從第一字線上分支出的第一分支字線排列的一組存儲單元的控制柵相連，每條第二字線與沿第二字線或沿從第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連，每條第三字線與沿第三字線或沿從第三字線上分支出的第三分支字線排列的一組存儲單元的選擇柵相連；每條位線與沿位線排列的一組存儲單元的漏極相連；開關(guān)晶體管的開關(guān)柵用于在讀取數(shù)據(jù)時對選擇位線上的所選存儲單元的選中和未選中狀態(tài)進行控制。
在上述方面中，一種優(yōu)選模式是在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中或未被選中，均通過第一字線使所有存儲晶體管的控制柵保持相同電勢，以及通過利用開關(guān)晶體管的開關(guān)柵對正常電壓進行控制來讀出數(shù)據(jù)。
另外，還有一種優(yōu)選模式是在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中或未被選中，均通過第一字線使所有存儲單元的控制柵的電勢保持為0V左右，以及通過利用開關(guān)晶體管的開關(guān)柵和所述選擇晶體管的選擇柵對正常電壓進行控制來讀出數(shù)據(jù)。
還有一種優(yōu)選模式是其是通過從存儲晶體管的浮置柵中吸出載流子來擦除數(shù)據(jù)的，并且要求從存儲晶體管的浮置柵中吸出充分多的載流子以得到耗盡型的擦除狀態(tài)。
此外，還有一種優(yōu)選模式是存儲單元是由MIOS型存儲晶體管而不是多層?xùn)艠O型存儲晶體管構(gòu)成的，該種MIOS型存儲晶體管的柵極絕緣膜由位于下層的第一絕緣膜和位于上層的第二絕緣膜組成，其中載流子被累積在第二絕緣膜值中存在于各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
另外還有一種優(yōu)選模式是在該種非易失性半導(dǎo)體存儲器件中，兩個或多個存儲單元被劃分為n塊(n為大于或等于2的自然數(shù))從而使其能夠成塊地寫入數(shù)據(jù)。
根據(jù)本發(fā)明的第四個方面，其提供了一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其包括形成在半導(dǎo)體襯底上的兩組以上的字線以及兩條以上的位線；和置于字線組和位線交點上的多于一個的非易失性存儲單元；每個存儲單元由三個MIS型器件構(gòu)成，這三個MIS型器件包括一個具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管、一個具有開關(guān)柵的開關(guān)晶體管以及一個具有與存儲晶體管的漏極相串聯(lián)的選擇柵的選擇晶體管；每組字線由第一字線、第二字線和第三字線構(gòu)成；每條第一字線與沿第一字線或沿從第一字線上分支出的第一分支字線排列的一組存儲單元的控制柵相連，每條第二字線與沿第二字線或沿從第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連，每條第三字線與沿第三字線或沿從第三字線上分支出的第三分支字線排列的一組存儲單元的選擇柵相連；每條位線與沿位線排列的一組存儲單元的漏極相連；當向被選中的存儲單元寫入數(shù)據(jù)或擦除其中所存儲的數(shù)據(jù)時，在存儲晶體管的控制柵與半導(dǎo)體襯底之間加載一個高電壓，并利用FN隧道電流將載流子從緊貼著浮置柵下方的半導(dǎo)體區(qū)注入到浮置柵中，或利用FN隧道電流將載流子從浮置柵的底面吸出到緊貼著浮置柵下方的半導(dǎo)體區(qū)中。
在上述方面中，優(yōu)選將各存儲晶體管形成在阱中，當向被選中的存儲單元寫入數(shù)據(jù)或擦除其中所存儲的數(shù)據(jù)時，在存儲晶體管的控制柵與該阱之間加載高電壓，并利用FN隧道電流將載流子從緊貼著浮置柵下方的半導(dǎo)體區(qū)中注入到浮置柵中，或利用FN隧道電流將載流子從浮置柵的底面吸出到緊貼著浮置柵下方的半導(dǎo)體區(qū)中。
另外在擦除數(shù)據(jù)時，優(yōu)選將存儲晶體管的源極和漏極設(shè)置成具有與緊貼著浮置柵下方的半導(dǎo)體區(qū)的電勢大致相同的電勢或設(shè)置成浮置狀態(tài)。
另外在寫入數(shù)據(jù)時，優(yōu)選在被選中的存儲單元中，被選中的晶體管被導(dǎo)通，而與此同時開關(guān)晶體管則被截止；而在未被選中的存儲單元中，被選中的晶體管和開關(guān)晶體管均被截止。
另外存儲晶體管優(yōu)選地由n-溝道晶體管構(gòu)成，而通過第一字線所選中的存儲晶體管的控制柵上加載有高于襯底電勢的電壓，其中在被選中來寫入“0”(或“1”)的位線上加載有相同于襯底電勢的電平，而在被選中來寫入“1”(或“0”)的位線上加載有高于襯底電勢且同時低于被選中存儲晶體管的控制柵電勢的電壓，以寫入數(shù)據(jù)。
另外，優(yōu)選地通過從存儲晶體管的浮置柵中吸出載流子來擦除數(shù)據(jù)，并且要求從存儲晶體管的浮置柵中吸出充分多的載流子以得到耗盡型的擦除狀態(tài)。
此外，最好存儲單元是由MIOS型存儲晶體管而不是多層?xùn)艠O型存儲晶體管構(gòu)成的，該種MIOS型存儲晶體管的柵極絕緣膜由位于下層的第一絕緣膜和位于上層的第二絕緣膜組成，其中載流子被累積在第二絕緣膜中存在于各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
從接下來參照附圖所進行地詳細說明中可以更清楚地理解本發(fā)明的上述目的和優(yōu)點以及特性，其中

圖1所示為根據(jù)本發(fā)明第一實施例的非易失性半導(dǎo)體存儲器件的電路配置方框圖；圖2所示為構(gòu)成了這種非易失性半導(dǎo)體存儲器件的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖；圖3所示為這種非易失性半導(dǎo)體存儲器件所用的各層存儲單元的結(jié)構(gòu)剖面圖；圖4所示為存儲單元各端子對應(yīng)于這種非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖；圖5所示為用于示意擦除存儲單元中的數(shù)據(jù)時的電勢狀態(tài)的接線圖；圖6所示為用于示意向存儲單元中寫入數(shù)據(jù)時的電勢狀態(tài)的接線圖；圖7所示為用于示意在讀取存儲單元的數(shù)據(jù)時的電勢狀態(tài)的接線圖；圖8A和8B所示為根據(jù)本發(fā)明第一實施例的擦除操作的剖面圖；圖9所示為用于例示第一實施例中的擦除操作的效果的控制柵電壓-漏極電流的關(guān)系示意圖；圖10A和10B所示為根據(jù)本發(fā)明第一實施例的寫入操作的剖面圖；圖11所示為存儲單元各端子對應(yīng)于根據(jù)本發(fā)明第二實施例的非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖；圖12所示為用于示意存儲單元擦除操作中的電勢狀態(tài)的接線圖；圖13所示為用于示意存儲單元寫入操作中的電勢狀態(tài)的接線圖；圖14所示為根據(jù)本發(fā)明的第三實施例的非易失性半導(dǎo)體存儲器件的電路配置方框圖15所示為構(gòu)成了這種非易失性半導(dǎo)體存儲器件的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖；圖16所示為用于這種非易失性半導(dǎo)體存儲器件的各層存儲單元的結(jié)構(gòu)剖面圖；圖17所示為存儲單元各端子對應(yīng)于這種非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖；圖18所示為用于示意構(gòu)成了這種非易失性半導(dǎo)體存儲器件的各存儲單元在擦除操作中的電勢狀態(tài)的接線圖；圖19所示為用于示意寫入操作中的電勢狀態(tài)的接線圖；圖20所示為用于示意讀取操作中的電勢狀態(tài)的接線圖；圖21A和21B所示為用于根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲器件的生產(chǎn)方法的一個示例的示意圖；圖22A和22B所示為用于在單器件型存儲單元中寫入及擦除數(shù)據(jù)的常規(guī)方法的剖面圖；圖23A和23B所示為用于在單器件型存儲單元中寫入及擦除數(shù)據(jù)的另一種常規(guī)方法的剖面圖；圖24A和24B所示為用于在單器件型存儲單元中寫入及擦除數(shù)據(jù)的再一種常規(guī)方法的剖面圖；圖25所示為用于在雙器件型存儲單元中寫入和擦除數(shù)據(jù)的常規(guī)方法的剖面圖；圖26所示為用作單器件型存儲單元中的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖；圖27所示為用作雙器件型存儲單元中的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖；圖28所示為用于說明常規(guī)技術(shù)中所存在的各種問題的控制柵電壓-漏極電流的關(guān)系示意圖。
接下來將參照附圖利用多種實施例進一步對實施本發(fā)明的最佳模式進行說明。第一實施例圖1所示為根據(jù)本發(fā)明第一實施例的非易失性半導(dǎo)體存儲器件的電路配置方框圖。圖2所示為構(gòu)成了這種非易失性半導(dǎo)體存儲器件的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖。圖3所示為這種非易失性半導(dǎo)體存儲器件所用的各層存儲單元的結(jié)構(gòu)剖面圖。圖4所示為存儲單元各端子對應(yīng)于這種非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖。圖5所示為用于示意擦除存儲單元中的數(shù)據(jù)時的電勢狀態(tài)的接線圖。圖6所示為用于示意向存儲單元中寫入數(shù)據(jù)時的電勢狀態(tài)的接線圖。圖7所示為用于示意在讀取存儲單元的數(shù)據(jù)時的電勢狀態(tài)的接線圖。
根據(jù)此實施例的非易失性半導(dǎo)體存儲器件涉及能夠以電方法擦除所存儲的數(shù)據(jù)集合的閃爍存儲器，如圖1所示其大致由如下元件構(gòu)成存儲單元陣列17，行地址緩沖器18，行譯碼器19，行驅(qū)動器20，列地址緩沖器21，列譯碼器22，列選擇器23，讀出放大器電路24，寫入電路25和控制電路26。
首先對存儲單元陣列17進行說明。根據(jù)此實施例，如圖1所示，存儲單元陣列17，由多于1對的字線(WLa1和WLb1)，…，(WLan和WLbn)和兩條或多條位線(BL1，BL2，…BLk)，和置于每對字線和位線交點上的兩個或多個(n×k)非易失性存儲單元MC11，MC12，…MCnk構(gòu)成。如圖3所示，每個存儲單元MC11到MCnk分別由具有控制柵27和浮置柵28的多層?xùn)艠O型存儲晶體管MT以及具有與存儲晶體管MT的源區(qū)29相串聯(lián)的開關(guān)柵30的開關(guān)晶體管ST所構(gòu)成的MOS型雙器件元件構(gòu)成。另外，盡管圖中所示開關(guān)柵30下方的柵氧化物膜的厚度很大，但其可以與浮置柵28下方的隧道氧化物膜的厚度一樣(其它附圖同理)。
在數(shù)據(jù)擦除狀態(tài)，存儲晶體管MT是一種其中即使控制柵上沒有加電也會產(chǎn)生漏極電流的耗盡型n-溝道MOS晶體管，而開關(guān)晶體管ST則是一種其中只有當控制柵上加載了高于閾值電壓的電壓時才會產(chǎn)生漏極電流的增強型n-溝道MOS晶體管。
如圖1和放大示意圖5到7所示，每對字線分別由第一字線WLa1到WLan和第二字線WLb1到WLbn組成。每條第一字線WLai與沿第一字線WLai排列的k個存儲單元MCi1到MCik的控制柵27相連。每條第二字線WLbj與沿第二字線WLbj排列的k個存儲單元MCj1到MCjk的開關(guān)柵30相連。每條位線BLm與沿位線BLm排列的n個存儲單元MC1m到MCnm的漏極31相連(見圖3)。另外為便于說明，本實施例中一個地址輸入只選擇1位(一個存儲單元)。
接下來，行地址緩沖器18進行操作以將所輸入地址信號中的行地址信號RAD緩存并將其輸入到行譯碼器19中。行譯碼器19如圖2所示由正常電壓電路33構(gòu)成，其進行操作以對所輸入的行地址信號RAD進行譯碼并從對應(yīng)于“n”條第二字線WLb1到WLbn和第一字線WLa1到WLan的“n”條行選擇線選出兩條以構(gòu)成一對，并在隨后輸出一個電源電壓脈沖(本實施例中為5V)。
在讀取操作時，如圖7所示，當行譯碼器19選中了任一條第二字線WLbi時，與字線WLbi相連并成一直線的存儲單元MCi1到MCik的開關(guān)柵30將被驅(qū)動，從而使得相應(yīng)的開關(guān)晶體管ST被導(dǎo)通。此時，與未選中的第二字線相連的各存儲單元的開關(guān)柵30上則被加載有0V電壓以使相應(yīng)的開關(guān)晶體管ST被截止。
如圖2所示，行驅(qū)動器20由用于向存儲晶體管加電的“n”個高壓控制電路32(每個高壓控制電路分別與每條第一字線WLa1到WLan相連)以及用于向開關(guān)晶體管加電的“n”個正常電壓電路33(每個正常電壓電路與每條第二字線WLb1到WLbn相連)。當行譯碼器19選中了任一條行選擇線時，高壓控制電路32將輸出多個高壓脈沖(本實施例中為16V)以選出相應(yīng)的的字線WLa1并激勵相應(yīng)的控制柵27，并如下文所述，通過利用FN隧道電流將電子注入到浮置柵28中或不注入電子來寫入“0”或“1”。
此時，對于未選中狀態(tài)，高壓控制電路32向未選中的第一字線輸出高壓脈沖(其電壓低于用于選中狀態(tài)的16V但高于5V正常電壓，本實施例中為8V，且其具有與用于選擇的高壓脈沖時序相同的時序)，用以激勵處于未選中狀態(tài)的控制柵27，從而使未選中的存儲單元將不會發(fā)生寫入操作。另外如圖4和6所示，在寫入操作模式，所有存儲單元MC11到MCnk的開關(guān)柵30上均加載有0V電壓，從而使所有開關(guān)晶體管均處于截止狀態(tài)。
另外，在讀取操作期間，高壓控制電路32將被截止，而所有存儲單元MC1m到MCnm的控制柵27上均加載有0V電壓。在擦除操作模式中，如圖所示4和5，高壓控制電路32將向所有的存儲單元MC11到MCnk的控制柵27加載負高電壓(本實施例中為-16V)。在擦除數(shù)據(jù)時將驅(qū)動用于向開關(guān)晶體管加電的正常電壓電路33，以在所有存儲單元MC11到MCnk的開關(guān)柵30上加載5V的電源電壓VDD。
列地址緩沖器21用于將所輸入地址信號中的列地址信號CAD緩存，并將其輸入到列譯碼器22中。列譯碼器22用于對所輸入的列地址信號CAD進行譯碼，以及在此之后從k條列線CL1到CLk中選出一條列線。列選擇器23包含有用作對應(yīng)于列線CL1到CLk和位線BL1到BLk的傳輸門的k片晶體管Tc1，Tc2，…Tck。當選中了一條列線CLbj時，每個晶體管Tc1，Tc2，…Tck的柵極將導(dǎo)通以將相應(yīng)的選擇位線BLbj連到數(shù)據(jù)線DL上。讀出放大器電路24用于對數(shù)據(jù)線DL與外部輸出數(shù)據(jù)線之間的讀出數(shù)據(jù)進行讀出放大。即，在讀取操作中，當選中了對應(yīng)于列地址信號CAD的列線CLbj時，用作與該列線相連的傳輸門的晶體管Tcj將導(dǎo)通從而選中位線BLbj，而當行譯碼器19選中了第二字線WLbj時，被選中的存儲單元MCjm通過數(shù)據(jù)線DL與讀出放大器電路24相連。隨后，由讀出放大電路檢測并放大寫入到所選存儲單元MCjm中的數(shù)據(jù)并通過輸出數(shù)據(jù)線進行輸出。
寫入電路25用于對位線BL1到BLk與外部輸入數(shù)據(jù)線之間的寫入數(shù)據(jù)進行放大。具體地說，在寫入操作中，當選中了一條對應(yīng)于行地址信號RAD的字線(第一字線)WLai時，與該字線相連的k個被選中存儲單元MCi1到MCik的每一個分別通過位線BL1到BLk連到寫入電路上。隨后，通過位線BL1到BLk將通過輸入數(shù)據(jù)線所提供的所有k個被選中存儲單元的寫入數(shù)據(jù)同時寫入到一條字線上的被選中存儲單元MCi1到MCik中。如圖6所示，如果被選中存儲單元中所要寫入的是“0”，則對應(yīng)存儲單元的漏極端子將通過相應(yīng)位線輸入0V電壓，如果被選中的存儲單元中所要寫入的是“1”，則對應(yīng)存儲單元的漏極端子將通過相應(yīng)位線輸入6V電壓。
另外，控制電路26用于向每個裝置饋送合適的時序信號及諸如此類的信號。在此實施例中，存儲單元MCi1到MCik的半導(dǎo)體襯底和源電極被接地。
接下來將參照圖5和7對根據(jù)本實施例的裝置的操作進行說明。
圖5到圖7中，為了簡潔，只例示了由排列成兩行兩列的4個存儲單元MC11，MC12，MC21和MC22所構(gòu)成的存儲單元陣列17。
(a)擦除操作為了利用一次操作來擦除4個存儲單元MC11，MC12，MC21和MC22中的數(shù)據(jù)，如圖5所示，無論是否選中了這4個存儲單元中的一個，正常電壓電路33均被驅(qū)動以向開關(guān)柵30加載電源電壓VDD，與此同時漏極電壓Vd，源極電壓Vs和襯底電壓VSUB均保持為0V，而高壓控制電路32則被驅(qū)動以向控制柵27加載-16V的負電壓。由此將在所有4個存儲單元MC11，MC12，MC21和MC22的襯底與控制柵27之間產(chǎn)生16V的電勢差。因此，如果使得在每個存儲單元MC11到MC12的浮置柵28上均累積有電子，則將利用FN隧道電流將所累積的電子從浮置柵28的整個下表面上穿過柵氧化物薄膜吸出到緊貼著該薄膜下方的半導(dǎo)體區(qū)上(見圖8A)。該電子吸出操作將一直進行直到電子量變化越過電中和狀態(tài)，從而使浮置柵28充正電，由此存儲晶體管將變?yōu)楹谋M型，并通過使其狀態(tài)變?yōu)椤?”從而完成了擦除操作(見圖8B)。
在擦除操作中，浮置柵28的下表面位于與半導(dǎo)體區(qū)相對的位置上，而兩者之間則插入有柵氧化物膜。
另外，開關(guān)晶體管ST將被導(dǎo)通，從而使存儲晶體管MT的源區(qū)9的電勢為0V。由于其漏極端子上加載的也是0V電勢，所以半導(dǎo)體區(qū)(半導(dǎo)體襯底的表層)，(漏區(qū)31，源區(qū)29和柵氧化物膜的)重疊區(qū)域與浮置柵28之間將不會產(chǎn)生電場干擾。因此，可以獲得近似的均勻平行電場。其結(jié)果是，利用FN隧道電流從浮置柵28的整個底面上均勻地吸出電子。
根據(jù)本實施例，可以避免在進行擦除操作時總是從浮置柵上的部分局部中吸出電子。由于電子是從整個底面上均勻吸出的，所以可以防止柵氧化物膜被局部損壞，由此使得器件的壽命能夠延長。利用FN隧道電流在浮置柵的整個底面上吸出電子還能夠使能耗減小以及進行速度更快的擦除操作。
另外，由于其擦除操作時耗盡型的，因此將不會有過度擦除或過度寫入的問題存在。因此，如圖9所示，擦除存儲單元所需的閾值電壓將在較低的電壓范圍內(nèi)而不再會出現(xiàn)電路工作極限。因而不再需要通過控制來使擦除存儲單元所需的閾值電壓變窄，由此使得器件的操作變得更加容易。
(b)寫入操作接下來，將對寫入操作進行說明。所有4個存儲單元MC11，MC12，MC21和MC22的控制柵28被充正電并以耗盡模式進行擦除。在此狀態(tài)中，如果將例如“0”和“1”分別寫入到存儲單元MC21和MC22中，如圖6所示，則無論4個存儲單元MC11，MC12，MC21和MC22中的任一個是否被選中或未被選中，在開關(guān)柵電壓Vsg保持0V的情況下，開關(guān)晶體管ST被截止而源極電壓Vs和襯底電壓VSUB保持為0V。附圖中兩條第一字線WLa1和WLa2中下面的一條，第一字線WLa2被選中。因此與該第一字線WLa2相連的控制柵27上將加載有16V的高壓脈沖。在此時，與第一字線WLa1，即附圖中兩條未選中的第一字線WLa1和WLa2中上面的一條相連的控制柵上將加載有8V的電壓。同時以相同的時序，從附圖中兩條位線BL1和BL2中左面的一條位線BL2向相應(yīng)存儲單元MC11和MC21的漏區(qū)上加載0V電壓。而從附圖中兩條位線BL1和BL2中右面的一條位線BL2向相應(yīng)存儲單元MC12和MC22的漏區(qū)上加載6V電壓。即，當向被選中的存儲單元中寫入“0”時，將通過相對應(yīng)的位線BL1向漏極端子加載0V電壓。而當向被選中的存儲單元中寫入“1”時，則將通過相對應(yīng)的位線BL2向漏極端子加載6V電壓。通過執(zhí)行上述寫入操作所得到的4個存儲單元MC11，MC12，MC21和MC22每一個的寫入狀態(tài)如下(1)存儲單元MC11(未寫入)當在執(zhí)行寫入操作時控制電壓Vcg為8V而漏極電壓Vd為0V時，則位于浮置柵28下方的半導(dǎo)體區(qū)中仍將存在耗盡型的溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的0V電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為8V。然而，在存儲單元所具有的薄膜結(jié)構(gòu)中，8V電勢差不足以有效地進行電子注入，即存儲單元MC11沒有發(fā)生寫入操作。
(2)存儲單元MC12(未寫入)當在執(zhí)行寫入操作時控制電壓Vcg為8V而漏極電壓Vd為6V時，則位于浮置柵28下方的半導(dǎo)體區(qū)中仍將存在耗盡型的溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的6V電勢。這意味著襯底的漏區(qū)31存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為2V。然而在2V電勢作用下，不足以有效地進行電子注入，即存儲單元MC11沒有發(fā)生寫入操作。
(3)MC21(寫入“0”)當在執(zhí)行寫入操作時控制電壓Vcg為16V而漏極電壓Vd為0V時，在位于浮置柵28下方的半導(dǎo)體區(qū)中將會形成溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的0V電勢。這意味著襯底的漏區(qū)31和存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為16V。然而，在16V電勢作用下，如圖10A所示，將利用FN隧道電流穿過浮置柵28與溝道之間的柵氧化物膜超量地注入電子。因此電子變化量將越過電中和狀態(tài)，從而使浮置柵28充正電。其結(jié)果是，存儲晶體管MT將變?yōu)榫哂懈唛撝惦妷篤t的增強型晶體管，從而允許寫入“0”。
(4)存儲單元MC22(寫入“1”)當在執(zhí)行寫入操作時控制電壓Vcg為16V而漏極電壓Vd為6V時，則在位于浮置柵28下方的半導(dǎo)體區(qū)中將會形成溝道，因此溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的6V電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29和控制柵27之間的電勢差將統(tǒng)一為10V。然而，在根據(jù)本實施例的存儲單元薄膜結(jié)構(gòu)中，如圖10B所示，將不會有效地進行電子注入，因此其仍將保持耗盡型狀態(tài)，由此允許寫入“1”。
在“0”寫入操作中，浮置柵的底面位于與具有0V電勢的溝道層相對的位置上，且兩者之間插入有柵氧化物薄膜。存儲晶體管MT將被導(dǎo)通，從而使存儲晶體管MT的源區(qū)29和漏區(qū)31具有相同的0V電勢。因此，溝道層與(漏區(qū)/源區(qū)和柵氧化物膜的)重疊區(qū)域之間的電場中幾乎沒有干擾，從而獲得近似的均勻平行電場。其結(jié)果是在浮置柵28的整個底面上利用FN隧道電流進行電子注入。
根據(jù)本實施例，可以避免在進行擦除操作時從浮置柵上的局部中部分吸出電子。由于電子是從整個底面上被均勻吸出的，所以可以防止柵氧化物膜被局部損壞，由此使得器件的壽命能夠延長并改善了其被重寫的能力(數(shù)量和次數(shù))。另外，利用FN隧道電流在浮置柵的整個底面上吸出電子，還能夠使能耗減小以及進行更快速度的擦除操作。
(c)讀取操作如圖7所示，在讀取操作模式中，無論4個存儲單元MC11，MC12，MC21和MC22的任何一個是否被選中或未被選中，控制柵電壓Vcg將為0V而源極電壓Vs和襯底電壓VSUB也為0V。當存儲晶體管MT處于擦除狀態(tài)時，其是耗盡模式，因而即使控制柵電壓Vcg為0V，其仍將保持導(dǎo)通狀態(tài)。為了從存儲單元MC21中讀出數(shù)據(jù)，將選中第二字線WLb1(附圖中下面的一條)并在與第二字線WLb1相連的開關(guān)柵30上加載電源電壓VDD，而同時選中位線BL1(附圖中左面的一條)并在漏極端子上加載1V的電壓。當電流流過被選中的存儲單元MC21時，由于在浮置柵28上沒有累積電子，所以其狀態(tài)將被判斷為“1”。而如果沒有流過電流，則由于在浮置柵28上累積有電子，則閾值電壓Vt將很高，其狀態(tài)被判斷為“0”。
因此，根據(jù)此實施例，其不是利用存儲晶體管MT的控制柵27，而是利用開關(guān)晶體管ST的開關(guān)柵30來在讀取操作中進行低壓控制的，因此其將能夠進行高速讀取操作。
此外，第一字線WLa1到WLan上只連接有高壓控制電路32，而沒有連接正常電壓電路。而第二字線WLb1到WLbn上則只連接有正常電壓電路33，而沒有連接高壓控制電路。因此不再需要提供數(shù)目與字線數(shù)目相同的電壓張弛電路，由此可以使構(gòu)建半導(dǎo)體存儲器所需的器件的數(shù)目和面積大為減小。
另外，無論是何讀取狀態(tài)，被選中還是未被選中，由于控制柵電壓被設(shè)置為0V，所以浮置柵28均將不會受到電壓應(yīng)力的影響，由此改善了數(shù)據(jù)保存特性。
如上所述，當寫入“0”時，常規(guī)的浮置柵變?yōu)槔?1V電勢，而當寫入“1”時其則變?yōu)?1V電勢。因此，如果在被選中存儲單元的控制柵上加載了例如5V的電壓以進行讀取，則浮置柵的電勢將從-1V變?yōu)?V和從+1V變?yōu)?2V。這意味著浮置柵的電勢將在-1V到+2V的較寬范圍內(nèi)進行變化(見表1)。
根據(jù)此實施例，由于控制柵的電壓被固定為0V，如表2所示，浮置柵的電勢將在-1V到+1V的較窄范圍內(nèi)變化，另外該電壓仍保持在固定電平上。因此，浮置柵將很少會受到靜態(tài)和動態(tài)電壓應(yīng)力的影響。
表2
另外，如圖9所示，由于擦除存儲單元所需的閾值電壓將在較低的電壓范圍內(nèi)而不再會限制電路的工作，因而可以其提高讀數(shù)對比(reading contrast)。第二實施例接下來將對本發(fā)明的第二實施例進行說明。圖11所示為存儲單元各端子對應(yīng)于根據(jù)本發(fā)明第二實施例的非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖。圖12所示為用于示意存儲單元擦除操作中的電勢狀態(tài)的接線圖。圖13所示為用于示意存儲單元寫入操作中的電勢狀態(tài)的接線圖。
第二實施例與第一實施例結(jié)構(gòu)的最大不同之處在于如圖12所示另外提供了用于向各存儲單元的源極端子加電的源極電源電路34，從而使各端子的電壓電平在擦除和寫入操作中將發(fā)生變化。除了上述這些不同點之外，本實施例的結(jié)構(gòu)與圖1所示的結(jié)構(gòu)大致相同。由于讀取操作中的電勢狀態(tài)也與第一實施例大致相同(見圖7)，所以將不再對其進行說明。接下來將只對此實施例的擦除操作和寫入操作進行說明。
(a)擦除操作為了利用一次操作來擦除存儲單元MC11，MC12，MC21和MC22中的數(shù)據(jù)，如圖11和12所示，無論是否選中了上述4個存儲單元中的一個，在所有存儲單元的漏極端子和源極端子被設(shè)成浮置狀態(tài)X，而將襯底電壓VSUB以及所有開關(guān)晶體管ST的開關(guān)柵的電壓保持為8V的情況下，向所有存儲晶體管MT的控制柵27加載-8V的電壓。由此將在所有4個存儲單元MC11，MC12，MC21和MC22的襯底與控制柵27之間產(chǎn)生16V的電勢差。如果在存儲單元MC11到MC12每一個的浮置柵28上均累積了電子，則將利用FN隧道電流使所累積的電子從浮置柵28的整個下表面上穿過柵氧化物薄膜被吸出到緊貼著該薄膜下方的半導(dǎo)體區(qū)上(見圖8A)。將一直進行電子吸出操作直到直到浮置柵28被充正電，從而使存儲晶體管變?yōu)楹谋M型并由此完成擦除操作(見圖8B)。
與此同時，由于所有存儲單元的漏極端子和源極端子均被設(shè)置為浮置狀態(tài)X，則在浮置柵28和存儲晶體管MT的漏區(qū)31和源區(qū)29之間將不會產(chǎn)生電流。因此，根據(jù)此實施例所述的結(jié)構(gòu)在擦除操作中也可以得到與第一實施例中所述的大致相同的效果。
(b)寫入操作所有4個存儲單元MC11，MC12，MC21和MC22的控制柵28被充正電并處于耗盡型擦除狀態(tài)。在此狀態(tài)中，如果如圖11和13所示將“0”寫入到存儲單元MC21而將“1”寫入到存儲單元MC22中，則無論4個存儲單元MC11，MC12，MC21和MC22的任何一個是否被選中或未被選中，在將開關(guān)柵電壓Vsg設(shè)置成-8V從而使開關(guān)晶體管ST截止而同時源極電壓Vs和襯底電壓VSUB保持為-8V的情況下，將選中第一字線WLa2(附圖中兩條第一字線WLa1和WLa2中下面的一條)，從而將在與該條字線相連的控制柵上加載8V的高電壓脈沖，而在與未選中的第一字線(附圖中上面的一條字線)相連的控制柵則加載0V電壓。與此同時，將以與上述加電過程相同的時序，從位線BL1(附圖中兩條位線BL1和BL2中左面的一條)向?qū)?yīng)的存儲單元MC11和MC21的漏區(qū)上加載-8V電壓，而從位線BL2(附圖中的兩條位線BL1和BL2中右面的一條)向?qū)?yīng)的存儲單元MC12和MC22的漏端加載-2V電壓。即，為了向被選中的存儲單元寫入“0”，將通過對應(yīng)存儲單元MC12和MC22的位線BL1向漏端加載-8V電壓。而為了寫入“1”，則將通過位線BL2向漏端加載-2V電壓。
4個存儲單元MC11，MC12，MC21和MC22每一個的寫入狀態(tài)如下(1)存儲單元MC11(未寫入)在執(zhí)行寫入操作時，當控制電壓Vcg為0V而漏極電壓Vd為-8V時，則在位于浮置柵28下方的半導(dǎo)體區(qū)中將形成耗盡型的溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的-8V電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29和控制柵27之間的電勢差統(tǒng)一為8V。然而根據(jù)存儲單元的薄膜結(jié)構(gòu)，8V的電勢差不足以進行有效的電子注入，即存儲單元MC11沒有發(fā)生寫入操作。
(2)存儲單元MC12(未寫入)在執(zhí)行寫入操作時，當控制電壓Vcg為0V而漏極電壓Vd為-2V時，則在位于浮置柵28下方的半導(dǎo)體區(qū)中將形成耗盡型的溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有-2V相同電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為2V。然而，在2V電勢的作用下，不足以進行有效的電子注入，即存儲單元MC12沒有發(fā)生寫入操作。
(3)存儲單元MC21(寫入“0”)在執(zhí)行寫入操作時，當控制電壓Vcg為8V而漏極電壓Vd為-8V時，則在位于浮置柵28下方的半導(dǎo)體區(qū)中將形成溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的-8V電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為16V。因而如圖10A所示，在16V電勢的作用下，將利用FN隧道電流使電子穿過浮置柵28與該溝道之間的柵氧化物膜而被注入，由此使浮置柵28被充正電，其結(jié)果是，存儲晶體管MT變?yōu)樵鰪娦途w管，從而允許寫入“0”。
(4)存儲單元MC22(寫入“1”)當在執(zhí)行寫入操作的同時控制電壓Vcg為8V而漏極電壓Vd為-2V時，則在位于浮置柵28下方的半導(dǎo)體區(qū)中將形成溝道，因此該溝道層和存儲晶體管MT的漏區(qū)31和源區(qū)29將具有相同的-2V電勢。這意味著襯底的漏區(qū)31、存儲晶體管MT的源區(qū)29與控制柵27之間的電勢差統(tǒng)一為10V。然而，根據(jù)如圖10B所示的本實施例的存儲單元薄膜結(jié)構(gòu)，將不會有效地進行電子注入，因此其仍將保持耗盡型狀態(tài)，由此允許寫入“1”。
本實施例執(zhí)行寫入操作時的各電勢差與第一實施例相同，因此，根據(jù)本實施例結(jié)構(gòu)在寫入操作中也可以得到與第一實施例大致相同的效果。第三實施例圖14所示為根據(jù)本發(fā)明的第三實施例的非易失性半導(dǎo)體存儲器件的電路配置方框圖。圖15所示為構(gòu)成了這種非易失性半導(dǎo)體存儲器件的柵極電源電路的高壓控制電路和正常電壓電路的連線示意圖。圖16所示為用于這種非易失性半導(dǎo)體存儲器件的各層存儲單元的結(jié)構(gòu)剖面圖。圖17所示為存儲單元各端子對應(yīng)于這種非易失性半導(dǎo)體存儲器件的寫入和刪除操作中的各操作狀態(tài)的電勢狀態(tài)的示意圖。圖18所示為用于示意構(gòu)成了這種非易失性半導(dǎo)體存儲器件的各存儲單元在擦除操作中的電勢狀態(tài)的接線圖。圖19所示為用于示意寫入操作中的電勢狀態(tài)的接線圖。圖20所示為用于示意讀取操作中的電勢狀態(tài)的接線圖。
根據(jù)本實施例的非易失性半導(dǎo)體存儲器件的結(jié)構(gòu)與第一實施例的最大不同之處在于，第一實施例中所用的是雙器件型存儲單元(見圖3)，而此實施例中所用的是三器件型存儲單元(見圖16)。
如圖16所示，該三器件型存儲單元由3個分別構(gòu)成為具有控制柵27和浮置柵28的多層?xùn)艠O型存儲晶體管MT、具有與該存儲晶體管的一側(cè)源極29相串聯(lián)的開關(guān)柵30的開關(guān)晶體管ST、以及具有與該存儲晶體管的漏極31相串聯(lián)的選擇柵35的選擇晶體管DT的MIS類型器件構(gòu)成。存儲晶體管MT為耗盡型n-溝道MOS晶體管。而開關(guān)晶體管ST是一種增強型n-溝道MOS晶體管。另外在第三實施例的各附圖中，與第一實施例的結(jié)構(gòu)相對應(yīng)的部分將標注相同的圖注并省略對其的說明。
根據(jù)本實施例的非易失性半導(dǎo)體存儲器件與能夠以電方法逐字節(jié)地寫入和/或擦除所存儲的數(shù)據(jù)，如圖14所示，其大致由存儲單元陣列17a，行地址緩沖器18，行譯碼器19，行驅(qū)動器20，列地址緩沖器21，列譯碼器22，列選擇器23，讀出放大器電路24，寫入電路25和控制電路(未示出)構(gòu)成。
如圖14所示，存儲單元陣列17a由兩組或更多組字線(WLa1，WLb1，WLc1)，…，(WLan，WLbn，WLcn)，兩條或多條位線BL1，BL2，…BLk，以及置于每組字線和位線交點上的兩個或多個(n×k)非易失性存儲單元MC11，MC12，…MCn(k-1)，MCnk組成。存儲單元陣列17a沿每組字線被逐字節(jié)地劃分為h塊，每塊分別具有1×8個存儲單元MDj1到MDj8。
如圖14所示，每組字線分別包含第一組主字線WLa1到WLan，第二組主字線MLb1到MLbn，以及第三組主字線MLc1到MLcn。每條第一主字線MLai具有第一子字線WSai，每塊(1字節(jié))一條。第一子字線WSai與存儲單元MDj1到MDj8的控制柵相連以覆蓋8位。每條第二主字線MLbj具有第二子字線WSbi，每塊(1字節(jié))一條。第二子字線WSbi與存儲單元MDj1到MDj8的開關(guān)柵30相連以覆蓋8位。每條第三主字線MLcj具有第三子字線WSci，每塊(1字節(jié))一條。第三子字線WSci與存儲單元MDj1到MDj8的選擇柵35相連以覆蓋8位，而每條位線BLm則與沿位線BLm排列的n個存儲單元MD1m到MDnm的漏極36相連。本實施例中，一個地址輸入將選擇8位(8個存儲單元)。子字線WSai，WSbi和WSci之間插入有晶體管TB，且晶體管的數(shù)目與子字線的數(shù)目比為1∶1。n條字節(jié)選擇線SL1，SL2，…SLh分別與沿字節(jié)選擇線SL1，SL2，…SLh排列的n個用于進行字節(jié)選擇的柵極相連。
接下來，上述行地址緩沖器18將對所輸入地址信號中的行地址信號RAD進行緩存并將其饋送到行譯碼器19中。行譯碼器19由用于選中狀態(tài)的正常電壓電路19a(見圖2)構(gòu)成，其對所輸入的行地址信號RAD進行譯碼并從彼此成對的第二字線WLbi和第三字線WLci中各選出一條，以及從對應(yīng)于第一字線MLa1到MLan的n個行選擇字中選出一個，并輸出一個5V大小的電源電壓脈沖。
行驅(qū)動器20由n個高壓控制電路構(gòu)成用以向存儲晶體管供電，其每個均與第一主字線WLa1到WLan中的一條以及n個高壓控制電路38中的一個相連以向被選中的晶體管施加高壓，另外其還均與第三主字線WLc1到WLcn中的一條以及n個正常電壓電路40中的一個相連以向被選中的晶體管供電，同時其還通過電壓張弛電路39與第三主字線WLc1到WLcn中的一條相連。
如圖17和19所示，，用于向各存儲晶體管供電的高壓控制電路37(見圖15)用于在寫入操作中輸出高電壓脈沖(本實施例中為16V)。當行譯碼器19選中了第二字線WLbi中的任一條時，則第一主字線WLai將被連到所選中的字線WLbi上。與此同時，其還向未選中的第一主字線輸出0V電壓。另外如圖17和18所示，高壓控制電路37在擦除操作中向被選中的第一主字線WLai輸出一個高電壓(本實施例為-16V)，而向未選中的第一主字線則輸出0V電壓。此外在讀取操作中，高壓控制電路37將被截止。
接下來，高壓控制電路38在寫入操作中向被選中的第三主字線WLci輸出一個高電壓(本實施例為10V)，而同樣地對于未選中的第三主字線則輸出0V電壓；而在擦除和讀取操作中，如圖18和20所示，將驅(qū)動正常電壓電路40以向被選中的第三主字線WLci輸出電源電壓脈沖并向未選中的第三主字線輸出0V電壓。
如圖14所示，列選擇器23根據(jù)所輸入的地址信號選出h條字節(jié)選擇線SL1，SL2，…SLh中的任一條并驅(qū)動相應(yīng)的晶體管TB以使其柵極導(dǎo)通用以進行字節(jié)選擇，同時其還將各條對應(yīng)子字線WSai，WSbi和WSci與第一、第二和第三主字線WLa1到MLan，WLb1到MLbn以及WLc1到MLcn連在一起。
因此如圖19所示，當用于向各存儲晶體管供電的高壓控制電路37在寫入操作中向被選中的第一主字線WLai輸出16V大小的高電壓脈沖時，其只向由列選擇器23所選中的第一主字線WLai以及子字線上與其相連的用于選擇8位晶體管DT的柵極34加載10V電壓，由此使開關(guān)晶體管ST導(dǎo)通。另一方面，通過列選擇器23進行選擇，未選中的第一主字線和與其相連的第一子字線上的被選中晶體管DT將被截止。另外，在讀取操作中，列選擇器23同時選擇一塊內(nèi)的8位。列地址緩沖器21，列譯碼器22，讀出放大器電路24和寫入電路25的操作與第一實施例中所述相同，因此不再對其進行的說明。
接下來將參照15和18到20對本實施例中的操作進行說明。圖18到20中，所示存儲器陣列由排列成兩列和兩行的4個單元塊B11，B12，B21和B22組成，單元塊B11，B12，B21和B22包括8個等效于8位的存儲單元。
(a)擦除操作例如如圖18所示，為了利用一次操作來擦除附圖左上角所示單元B11中的數(shù)據(jù)，則需在將襯底電壓VSUB設(shè)置為0V的情況下，無論單元塊B11到B22中的任一塊是否被選中，通過使所有存儲單元MDij的漏極電壓Vd和源極電壓Vs保持為0V，從而選中附圖左上方所示一組字線(WLa1，WLb1和WLc1)以及附圖左下方所示的字節(jié)選擇線SL1。
此選擇操作可以通過分別向用于選擇該組字線(WLa1，WLb1和WLc1)的柵極35加載電源電壓VDD，向控制柵27加載-16V電壓，向開關(guān)柵30加載電源電壓VDD以及向所選中的字節(jié)選擇線SL1加載電源電壓VDD來實現(xiàn)。
(1)被選中的單元塊B11(擦除)由于選擇柵35和開關(guān)柵30上加載有電源電壓VDD，所以單元塊B11內(nèi)的所有8個選擇晶體管DT和開關(guān)晶體管ST均被導(dǎo)通，因此所有8個存儲晶體管MT的漏區(qū)31和源區(qū)的電壓均變?yōu)?V而與襯底電壓VSUB的電勢相同。因此，到控制柵與半導(dǎo)體區(qū)之間將均勻地記載高達16V的電壓，從而利用FN隧道電流將電子從被選中單元塊B11內(nèi)的浮置柵28中過度且及均勻地吸出到半導(dǎo)體區(qū)中，從而使浮置柵28被充正電，由此與被選中單元塊B11內(nèi)的一個字節(jié)相對應(yīng)的存儲單元將變?yōu)楹谋M型擦除狀態(tài)。
在此情況下，可以在包括重疊區(qū)(漏區(qū)31/源區(qū)29與柵氧化物膜之間)在內(nèi)的半導(dǎo)體區(qū)(即半導(dǎo)體襯底的表層)與浮置柵28之間產(chǎn)生了近似均勻的電場，其結(jié)果是，可以利用FN隧道電流均勻從浮置柵的整個下表面上吸出電子。因此，在根據(jù)本實施例的結(jié)構(gòu)中，可以獲得與第一實施例的擦除操作相同的效果。
(2)未選中的單元塊B12(沒有擦除)盡管選中了單元塊B12中的字節(jié)選擇線SL1，但由于從未選中的第一字線WLa2輸出的電壓為0V，所以該0V電壓將被加載到單元塊B12內(nèi)的所有存儲晶體管MT的控制柵27上。其結(jié)果是，在控制柵和半導(dǎo)體區(qū)之間不會出現(xiàn)電勢差，因而不會有在FN隧道電流作用下的電子注入現(xiàn)象發(fā)生。
(3)未選中的單元塊B21(沒有擦除)由于在單元塊B21中沒有選中相應(yīng)的字節(jié)選擇線SL2，所以單元塊B21內(nèi)的所有存儲晶體管MT的控制柵上均沒有加載-16V大小的電壓。因此將不會有在FN隧道電流作用下的電子注入現(xiàn)象發(fā)生。
(4)未選中的單元塊B22(沒有擦除)類似地，由于在單元塊B22中沒有選中相應(yīng)的字節(jié)選擇線SL2，所以單元塊B22內(nèi)的所有存儲晶體管MT的控制柵上均沒有加載-16V大小的電壓。因此將不會有在FN隧道電流作用下的電子注入現(xiàn)象發(fā)生。
因而在根據(jù)本實施例的結(jié)構(gòu)中，可以實現(xiàn)與第一實施例近似相同的效果。此外，其還能夠以塊為單位來擦除數(shù)據(jù)(即以字節(jié)為單位)。而且選擇晶體管或字節(jié)選擇線SL1，SL2以及諸如此類的引入可以防止出現(xiàn)其中被選中單元塊的擦除操作受到未選中單元塊的影響的所謂漏極干擾的不良影響。
(b)寫入操作例如，如圖19所示，為了向附圖左上角的單元塊B11中寫入數(shù)據(jù)，在將襯底電壓VSUB設(shè)置為0V的情況下，無論單元塊B11到B22中的任一塊是否被選中，通過使所有存儲單元MDij的源極電壓Vs和開關(guān)柵30的電壓均保持為0V來選中附圖上方所示一組字線(WLa1，WLb1和WLc1)和附圖左方所示的字節(jié)選擇線SL1。
(1)被選中的單元塊B11(寫入)在選中了如圖上方所示的一組字線(WLa1，WLb1和WLc1)之后，單元塊B11中用于選擇所有存儲單元MDij的柵氧化物膜36上將被加載10V電源電壓，控制柵27上則被加載16V的電壓，而開關(guān)柵30上則被加載電源電壓VDD。在選中了字節(jié)選擇線SL1之后，同樣也將輸出預(yù)定的高電壓。另外，單元塊B11內(nèi)的8條位線BLm中其上將被寫入“0”的位線上則被加載0V電壓，而其上將被寫入“1”的位線上則被加載6V的電壓。由此將使單元塊B11內(nèi)的所有開關(guān)晶體管ST均被導(dǎo)通。由于在存儲晶體管MT中仍形成有溝道，所以如果從位線BL1輸出的電壓為0V，則溝道區(qū)和相應(yīng)存儲晶體管MT的源區(qū)29/漏區(qū)30的電壓將變?yōu)?V，從而與襯底電壓VSUB的電勢相同。另一方面，如果從位線BL2和BL8輸出的電壓為6V，則溝道區(qū)和相應(yīng)存儲晶體管MT的源區(qū)29/漏區(qū)30的電壓將變?yōu)?V。另外，與此同時，由于每個開關(guān)柵的電壓Vsg均被設(shè)置成0V，從而使各開關(guān)晶體管ST均被截止，所以將不會產(chǎn)生漏極電流。因此，當從位線BL1輸出的電壓為0V時，因為在控制柵27和包括溝道在內(nèi)的半導(dǎo)體區(qū)之間將加載高達16V的電壓，所以將利用FN隧道電流超量地注入來自半導(dǎo)體區(qū)的電子，其結(jié)果是，電子變化量將越過電中和狀態(tài)，從而使浮置柵被充負電。這樣將使存儲晶體管成為具有高閾值電壓的增強型晶體管，從而將“0”寫入到其中。如果從位線BL2和BL8輸出的電壓為6V，那么在控制柵17與包括溝道在內(nèi)的半導(dǎo)體區(qū)之間將加載高達10V的電壓。然而，在根據(jù)本實施例的存儲單元中，即使其上加載了高達10V的電壓，也不會發(fā)生有效地電子注入，從而將“1”寫入到其中。
(2)未選中的單元塊B12(沒有寫入)盡管選中了單元塊B12中的字節(jié)選擇線SL1，但由于沒有選中字線組(WLa2，WLb2和WLc2)，所以單元塊B11內(nèi)的所有存儲單元MDij的控制柵的電壓Vcg將變?yōu)?V。由于在控制柵27與半導(dǎo)體區(qū)之間沒有電勢差，所以既不會發(fā)生電子注入現(xiàn)象也不會發(fā)生電子吸出現(xiàn)象。
(3)未選中的單元塊B21(沒有寫入)在單元塊B21中，盡管選中了該組字線(WLa1，WLb1和WLc1)，但由于選中的是字節(jié)選擇線SL2，所以單元塊B11內(nèi)的所有存儲單元MDij的控制柵的電壓Vcg均將變?yōu)?V。由于在控制柵27與半導(dǎo)體區(qū)之間沒有電勢差，所以既不會發(fā)生電子注入現(xiàn)象也不會發(fā)生電子吸出現(xiàn)象。
(4)未選中的單元塊B22(沒有寫入)在單元塊B22中，因為既沒有選中字節(jié)選擇線SL1也沒有選中字線組(WLa2，WLb2和WLc2)，所以單元塊B22內(nèi)所有存儲單元MDij的控制柵的電壓Vcg均將變?yōu)?V。由于在控制柵27與半導(dǎo)體區(qū)之間沒有電勢差，所以既不會發(fā)生電子注入現(xiàn)象也不會發(fā)生電子吸出現(xiàn)象。
這意味著，在根據(jù)本實施例的結(jié)構(gòu)中，也可以獲得與第一實施例近似相同的效果。此外，其還能夠以塊為單位來擦除數(shù)據(jù)(即以字節(jié)為單位)。另外，選擇晶體管或字節(jié)選擇線SL1，SL2以及諸如此類的引入可以防止其中被選中單元塊的擦除操作受到未選中單元塊影響(所謂漏極干擾)的不良影響。
(c)讀取操作如圖20所示，為了從附圖左上角的單元塊B11中讀出等價于8位的數(shù)據(jù)，則在將襯底電壓VSUB設(shè)置為0V的情況下，無論單元塊B11到B22中的任一塊是否被選中，通過使所有存儲單元MDij的源極電壓Vs均為0V，來選中附圖上方所示的一組字線(WLa1，WLb1和WLc1)和附圖左方所示的字節(jié)選擇線SL1。該讀取操作可以通過向與所要選中的單元塊B11的8位相對應(yīng)的位線BL1到BL8加載1V電壓，向除此之外的其它位線加載0V電壓，以及通過對所選單元塊B11內(nèi)的選擇柵電壓Vdg和開關(guān)柵電壓Vsg進行控制來實現(xiàn)。
(1)被選中的單元塊B11(讀取“0”或“1”)當字節(jié)選擇線SL1被選中時，單元塊B11內(nèi)的選擇柵和開關(guān)柵上將加載電源電壓VDD。此時，在處于寫入“1”狀態(tài)的存儲單元中，由于存儲晶體管MT為耗盡型，所以所有晶體管DT、MT和ST將均被導(dǎo)通。其結(jié)果是，各存儲單元整體變?yōu)镺N狀態(tài)。因此，將產(chǎn)生漏極電流并讀出“1”狀態(tài)。與此相反，在處于寫入“0”狀態(tài)的存儲單元中，由于存儲晶體管的閾值電壓較高，所以存儲晶體管MT將保持截止狀態(tài)。其結(jié)果是，各存儲單元整體變?yōu)镺FF狀態(tài)。因此，將不會產(chǎn)生漏極電流，從而讀出“0”狀態(tài)。因而，與單元塊B11內(nèi)的8位等價的所有數(shù)據(jù)均可以由一次操作讀出。
(2)未選中的單元塊B12(沒有讀取)在單元塊B12中，盡管選中了字節(jié)選擇線SL1，但由于附圖下方所示的字線組(WLa2，WLb2和WLc2)未被選中，所以單元塊B11內(nèi)的所有選擇柵和開關(guān)柵的電壓均將變?yōu)?V。其結(jié)果是，各存儲單元整體變?yōu)镺FF狀態(tài)，從而不會有讀取操作發(fā)生。
(3)未選中的單元塊B21(沒有讀取)在單元塊B21中，盡管選中了附圖上方所示的字線組(WLa1，WLb1和WLc1)，但由于字節(jié)選擇線SL1未被選中，所以單元塊B21內(nèi)的所有選擇柵和開關(guān)柵的電壓均將變?yōu)?V。其結(jié)果是，各存儲單元整體將變?yōu)镺FF狀態(tài)，從而不會有讀取操作發(fā)生。
(4)未選中的單元塊B22(沒有讀取)在單元塊B22中，因為既沒有選中字節(jié)選擇線SL1也沒有選中字線組(WLa2，WLb2和WLc2)，所以各存儲單元整體將變?yōu)镺FF狀態(tài)，從而不會有讀取操作發(fā)生。
因此，在根據(jù)本實施例的結(jié)構(gòu)中，也可以獲得與第一實施例近似相同的效果。此外，其還能夠以塊為單位來擦除數(shù)據(jù)(即以字節(jié)為單位)。另外，引入選擇晶體管或字節(jié)選擇線SL1，SL2以及諸如此類可以防止其中被選中單元塊的擦除操作受到未選中單元塊影響(所謂漏極干擾)的不良影響。
很明顯本發(fā)明并不局限于上述實施例，可以在不背離本發(fā)明的精神和范圍的情況下對其進行修改和修正。例如，存儲單元的每個端子(或電極)上的電勢差便是在必要時可進行修改的一個例子。另外其不僅可以使用n-溝道MOS，也可以使用p-溝道MOS。
另外，在上述各實施例中，采用的均是多層?xùn)艠O型存儲晶體管，然而，其也可以使用MIOS型的存儲晶體管，其柵氧化物膜由位于下層的第一絕緣膜(例如，SiO2)和上層的第二絕緣膜(例如，Si3O4)構(gòu)成，其中載流子被累積在存在于第二絕緣膜中各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
另外，在上述第三實施例中，是利用兩種數(shù)值“0”和“1”來存儲數(shù)據(jù)的，在讀取操作時，由于可以將控制柵的電壓設(shè)置為0V，所以其可以大大提高數(shù)據(jù)保存特性。其結(jié)果是，由于存儲狀態(tài)變得更加穩(wěn)定，可以三數(shù)值或更多數(shù)值來存儲數(shù)據(jù)。另外在上述實施例中，當存儲晶體管MT為耗盡型時，存儲狀態(tài)被定義為“1”，而當其為增強型時，該狀態(tài)被定義為“0”。然而，也能夠以相反的方式來進行定義。
此外，在上述實施例中，該系統(tǒng)被設(shè)計成讀取，寫入和擦除操作均是以字節(jié)為單位來進行的，并因此需要另外提供字節(jié)選擇線，然而，如果將其設(shè)計成一組字線只與8個存儲單元相連，則將不再需要具有字節(jié)連接線和字節(jié)選擇柵的晶體管。
另外，當根據(jù)如上所述的實施例來制造雙器件或三器件類型的EEPROM時，如圖21A和21B所示，如果構(gòu)成了開關(guān)晶體管ST的開關(guān)柵30和構(gòu)成了選擇晶體管DT的選擇柵35可以為對偶類型且在合適的位置上將上方柵和下方柵短接在一起，則如同存儲晶體管的浮置柵28和控制柵27，可以利用近似相同的工序來制造這三種不同類型的晶體管，由此可以減少工時和生產(chǎn)時間。
另外，如果每個存儲晶體管被形成在阱中，則在寫入和擦除數(shù)據(jù)的操作中，通過向存儲晶體管的控制柵和被選中的存儲單元中的阱之間加載高電壓，便可以利用FN隧道電流將載流子從緊貼著浮置柵下方的半導(dǎo)體區(qū)中注入到浮置柵中，或利用FN隧道電流將載流子從浮置柵的底面上吸出到緊貼著該底面下方的半導(dǎo)體區(qū)中。此方法同樣可以應(yīng)用于三器件型晶體管。
如上所述，根據(jù)本發(fā)明的雙器件型非易失性半導(dǎo)體存儲器件，在讀取數(shù)據(jù)時不是由存儲晶體管的控制柵而是通過對開關(guān)晶體管的電壓進行控制來確定各存儲單元的選中狀態(tài)和未選中狀態(tài)的，由此使其可以以更快的速度來讀取數(shù)據(jù)。
因此，與控制柵相連的第一字線只與高壓控制電路相連，而不與正常電壓電路相連；而與開關(guān)柵相連的第二字線則只與正常電壓電路相連而不與高壓控制電路相連，由此不再需要數(shù)目與字線數(shù)目一樣多的電壓張弛電路，從而能夠使器件數(shù)目和器件面積顯著減小。
另外在讀取數(shù)據(jù)時，無論被選中還是未被選中，控制柵的電壓均被設(shè)置為0V，從而能夠防止在浮置柵上產(chǎn)生過大的電壓應(yīng)力，由此改善了其數(shù)據(jù)保存特性。另外，由于擦除存儲單元所需的閾值電壓將在較低的電壓范圍內(nèi)而不再會出現(xiàn)電路工作極限，因而可以提高其讀數(shù)對比。
此外，在擦除操作時其并不是只從浮置柵的部分局部上吸出電子，而是在整個底面上均勻吸出電子的，因此其可以延長器件的壽命。利用FN隧道電流從浮置柵的整個底面上吸出電子將可以使能耗降低并使擦除操作的速度得到提高。
另外，由于擦除操作為耗盡型，因此將不會出現(xiàn)過度擦除或過度寫入現(xiàn)象。因此，擦除存儲單元所需的閾值電壓將在較低的電壓范圍內(nèi)，從而不再會限制電路工作。因而其將不再需要通過控制來使擦除存儲單元所需的閾值電壓Vt變窄，由此使得器件的操作變得更加容易。
此外，可以避免在寫操作時從浮置柵局部中部分地吸出電子，并且由于在整個底面上均勻地吸收電子，從而可防止氧化膜局部損傷，從而延長了器件壽命。由FN隧道電流在浮置柵的整個表面上注入電子使得電子能更有效地注入，降低了功耗，并且可獲得高速的寫操作能力。
根據(jù)本發(fā)明的三器件型非易失性半導(dǎo)體存儲器，在讀取數(shù)據(jù)時，存儲單元的選中與否不是通過存儲晶體管的控制柵，而是通過對開關(guān)晶體管的電壓控制實現(xiàn)的，這樣可使讀取速度更高。
因此，在寫操作及擦除操作中，可以達到與兩器件型非易失性半導(dǎo)體存儲器相同的效果。
另外，根據(jù)本發(fā)明，在讀取、寫入和擦除操作中，可以進行按塊(按字節(jié))的擦除。
而且，引入了選擇晶體管或字節(jié)線等等，就可以防止所謂漏極干擾的不良影響，即防止所選中塊的讀取、寫入和擦除受到未選中塊的不良影響。
最后，本申請要求1998年9月30提交的第294676/1998號日本專利申請的優(yōu)先權(quán)，本申請結(jié)合了上述申請的內(nèi)容。
權(quán)利要求
1.一種以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其特征在于包括兩對以上的字線；兩條以上的位線；以及置于所述字線對和所述位線交點上的多于一個的非易失性存儲單元；所述每個非易失性存儲單元由至少兩個MIS型器件構(gòu)成，所述兩個MIS型器件包括具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管和具有開關(guān)柵的開關(guān)晶體管；所述每對字線由第一和第二兩條字線構(gòu)成；所述每條第一字線與沿所述第一字線或沿從所述第一字線上分支出的第一分支字線排列的一組存儲單元的所述控制柵相連，所述每條第二字線與沿所述第二字線或沿從所述第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連；所述每條位線與沿所述位線排列的一組所述存儲單元的漏極相連；所述開關(guān)晶體管的所述開關(guān)柵用于在讀取數(shù)據(jù)時對選擇位線上的所選存儲單元的選中狀態(tài)和或未選中狀態(tài)進行控制；所述選擇位線用于從被選中的存儲單元中讀出數(shù)據(jù)。
2.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中，均通過所述第一字線使所有存儲晶體管的控制柵保持相同電勢，利用所述開關(guān)晶體管的所述開關(guān)柵對正常電壓進行控制，從而讀出數(shù)據(jù)。
3.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于在讀取數(shù)據(jù)時，無論是否有任何一個存儲單元被選中，均通過所述第一字線使所有存儲晶體管的控制柵電壓保持0V左右的電勢，利用所述開關(guān)晶體管的所述開關(guān)柵對正常電壓進行控制，以讀出數(shù)據(jù)。
4.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于在數(shù)據(jù)寫入時，通過將高壓控制電路經(jīng)由所述第一字線連到所述存儲晶體管的所述控制柵上來進行數(shù)據(jù)寫入；而讀取數(shù)據(jù)時，則是通過將所述正常電壓電路經(jīng)由所述第二字線連到所述開關(guān)晶體管的所述開關(guān)柵上來進行數(shù)據(jù)讀取。
5.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于所述開關(guān)晶體管與所述存儲晶體管的源極串聯(lián)在一起。
6.如權(quán)利要求5所述的非易失性半導(dǎo)體存儲器件，其特征在于數(shù)據(jù)是通過從所述存儲晶體管的所述浮置柵中吸出載流子來進行擦除，同時要求從所述存儲晶體管的所述浮置柵中吸出充分多載流子，以使擦除狀態(tài)變?yōu)楹谋M型。
7.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于所述非易失性半導(dǎo)體存儲器件是一種閃爍存儲器。
8.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其特征在于所述存儲單元是由MIOS型的存儲晶體管而不是由所述多層?xùn)艠O型存儲晶體管構(gòu)成的，其柵絕緣膜由下層上的第一絕緣膜以及上層上的第二絕緣膜構(gòu)成，其中載流子被累積在所述第二絕緣膜中存在于第一絕緣膜與第二絕緣膜之間交接處附近的電子陷井表面上。
9.一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其特征在于包括形成于半導(dǎo)體襯底上的兩對以上的字線以及兩條以上的位線；和置于所述字線對和所述位線交點上的一個以上的非易失性存儲單元；所述每個非易失性存儲單元由至少兩個MIS型器件構(gòu)成，所述兩個MIS器件包括具有控制柵和用于累積載流子的浮置柵的多層?xùn)艠O型存儲晶體管和具有開關(guān)柵的開關(guān)晶體管；所述每對字線由第一和第二兩條字線構(gòu)成；所述每條第一字線與沿所述第一字線或沿從所述第一字線上分支出的第一分支字線排列的一組存儲單元的所述控制柵相連，所述每條第二字線與沿所述第二字線或沿從所述第二字線上分支出的第二分支字線排列的一組存儲單元的所述開關(guān)柵相連；所述每條位線與沿所述位線排列的一組所述存儲單元的漏極相連；當寫入和擦除數(shù)據(jù)時，對于所述被選中的存儲單元，在所述存儲晶體管的所述控制柵與所述半導(dǎo)體襯底之間加載一個高電壓，并利用隧道電流將載流子從緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)注入到所述浮置柵中，或利用隧道電流將載流子從所述浮置柵的底面吸出到緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中。
10.如權(quán)利要求9所述的非易失性半導(dǎo)體存儲器件，其特征在于當在選中的存儲單元中寫入和擦除數(shù)據(jù)時，在各存儲晶體管形成于阱中的情況下，所述存儲晶體管的控制柵與所述阱之間將加載高電壓，從而利用隧道電流將載流子從緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中注入到所述浮置柵中，或利用隧道電流將載流子從所述浮置柵的底面吸出到緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中。
11.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于在擦除數(shù)據(jù)時，所述存儲晶體管的源極和漏極被設(shè)置成與緊貼著所述浮置柵下方的半導(dǎo)體區(qū)的電勢大致相同的電勢或設(shè)置成浮置狀態(tài)。
12.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于所述存儲晶體管由n-溝道晶體管構(gòu)成，而通過所述第一字線被選中的所述存儲晶體管的控制柵上被加載有高于襯底電勢的電壓，其中對選中寫入“0”(或“1”)的所述位線上加載相同于所述襯底電勢的電平，而對選中寫入“1”(或“0”)的所述位線和未選中存儲晶體管的控制柵上加載高于所述襯底電勢但低于所述被選中存儲晶體管的控制柵的電勢的電壓，以寫入數(shù)據(jù)。
13.如權(quán)利要求12所述的非易失性半導(dǎo)體存儲器件，其特征在于在寫入數(shù)據(jù)時，所述未選中存儲晶體管的控制柵電勢高于選中以寫入“1”(或“0”)的所述位線的電勢。
14.如權(quán)利要求12所述的非易失性半導(dǎo)體存儲器件，其特征在于在寫入數(shù)據(jù)時，所述開關(guān)晶體管被截止，而所選存儲單元中的所述存儲晶體管的源極和漏極均被設(shè)置成與緊貼著所述浮置柵下方的半導(dǎo)體區(qū)的電勢基本相同的電勢。
15.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于所述開關(guān)晶體管與所述存儲晶體管的源極相連。
16.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于在寫入數(shù)據(jù)時，是通過將高壓控制電路經(jīng)由所述第一字線連到所述存儲晶體管的所述控制柵上來進行寫入的；而讀取數(shù)據(jù)時，則是通過將正常電壓電路經(jīng)由所述第二字線連到所述開關(guān)晶體管的所述開關(guān)柵上來進行讀取的。
17.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于所述開關(guān)晶體管與所述存儲晶體管的源極串聯(lián)在一起。
18.如權(quán)利要求17所述的非易失性半導(dǎo)體存儲器件，其特征在于其是通過從所述存儲晶體管的所述浮置柵中吸出載流子來擦除數(shù)據(jù)的，同時要求在擦除數(shù)據(jù)時從所述存儲晶體管的所述浮置柵中吸出充分多的載流子以使擦除狀態(tài)變?yōu)楹谋M型。
19.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于所述非易失性半導(dǎo)體存儲器件是一種閃爍存儲器。
20.如權(quán)利要求9或10所述的非易失性半導(dǎo)體存儲器件，其特征在于其中所述存儲單元是由MIOS型存儲晶體管而不是所述多層?xùn)艠O型存儲晶體管構(gòu)成的，其柵極絕緣膜由下層上的第一絕緣膜和上層上的第二絕緣膜構(gòu)成，其中載流子被累積在存在于所述第二絕緣膜中各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
21.一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其特征在于包括兩組以上的字線；兩條以上的位線；以及置于所述字線組與所述位線交點上的多于一個的非易失性存儲單元；所述每個存儲單元由三個MIS型器件構(gòu)成，所述三個MIS型器件包括具有控制柵和用于累積載流子的多層?xùn)艠O型存儲晶體管、具有與所述存儲晶體管的源極相串聯(lián)的開關(guān)柵的開關(guān)晶體管，以及其選擇柵與所述存儲晶體管的漏極串連的選擇晶體管。所述每組字線由第一字線、第二字線和第三字線構(gòu)成；所述每條第一字線與沿所述第一字線或沿從所述第一字線上分支出的第一分支字線排列的一組存儲單元的所述控制柵相連，所述每條第二字線與沿所述第二字線或沿從所述第二字線上分支出的第二分支字線排列的一組存儲單元的開關(guān)柵相連，所述每條第三字線與沿所述第三字線或沿從所述第三字線上分支出的第三分支字線排列的一組存儲單元的選擇柵相連；所述每條位線與沿著所述位線排列的所述存儲單元的漏極相連接；所述開關(guān)晶體管的所述開關(guān)柵和所述選擇晶體管的所述選擇柵用于在讀取數(shù)據(jù)時對選擇位線上的所選存儲單元的選中狀態(tài)和非選中狀態(tài)進行控制，以通過所述選擇位線讀取所述所選存儲單元的數(shù)據(jù)。
22.如權(quán)利要求21所述的非易失性半導(dǎo)體存儲器件，其特征在于在讀取數(shù)據(jù)時，無論是否選中了任何存儲單元，均通過所述第一字線將所有存儲晶體管的控制柵保持相同的電勢，并利用所述開關(guān)晶體管的所述開關(guān)柵和所述選擇晶體管的所述選擇柵對正常電壓進行控制來讀出數(shù)據(jù)。
23.如權(quán)利要求21所述的非易失性半導(dǎo)體存儲器件，其特征在于在讀取數(shù)據(jù)時，無論是否選中了任何存儲單元，均通過所述第一字線將所有存儲晶體管的控制柵的電勢保持為0V，并利用所述開關(guān)晶體管的所述開關(guān)柵和所述選擇晶體管的所述選擇柵對正常電壓進行控制來讀出數(shù)據(jù)。
24.如權(quán)利要求21所述的非易失性半導(dǎo)體存儲器件，其特征在于其中是通過將載流子從所述存儲晶體管的所述浮置柵中吸出來擦除數(shù)據(jù)的，同時要求從所述存儲晶體管的所述浮置柵中吸出充分多的載流子以使擦除狀態(tài)為耗盡型。
25.如權(quán)利要求21所述的非易失性半導(dǎo)體存儲器件，其特征在于所述存儲單元是由MIOS型存儲晶體管而不是所述多層?xùn)艠O型存儲晶體管構(gòu)成的，其柵極絕緣膜由下層上的第一絕緣膜和上層上的第二絕緣膜構(gòu)成，其中載流子被累積在存在于第二絕緣膜中各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
26.如權(quán)利要求21所述的非易失性半導(dǎo)體存儲器件，其特征在于在該種非易失性半導(dǎo)體存儲器件中，將所述兩個或多個存儲單元劃分為n(n為大于等于2的自然數(shù))塊，從而能夠成塊地寫入數(shù)據(jù)。
27.一種能夠以電方法重寫數(shù)據(jù)的非易失性半導(dǎo)體存儲器件，其特征在于包括形成于半導(dǎo)體襯底上的兩組或多組字線以及兩條或多條位線；和置于所述字線組和所述位線交點上的多于一個的非易失性存儲單元；所述每個存儲單元由三個MIS型器件組成，所述三個MIS型器件包括具有控制柵和用于累積載流子的多層?xùn)艠O型存儲晶體管，具有與所述存儲晶體管的源極相串聯(lián)的開關(guān)柵的開關(guān)晶體管，以及其選擇柵與所述存儲晶體管的漏極串連的選擇晶體管；所述每組字線由第一字線，第二字線和第三字線構(gòu)成；所述每條第一字線與沿所述第一字線或沿從所述第一字線上分支出的第一分支字線排列的一組存儲單元的控制柵相連，所述每條第二字線與沿所述第二字線或沿從所述第二字線上分支出的第二分支字線排列的一組存儲單元的所述開關(guān)柵相連，所述每條第三字線與沿所述第三字線或沿從所述第三字線上分支出的第三分支字線排列的一組存儲單元的所述選擇柵相連；所述每條位線與沿所述位線排列的一組存儲單元的漏極相連；當寫入和擦除數(shù)據(jù)時，對于所述被選中的存儲單元，將在所述存儲晶體管的所述控制柵與所述半導(dǎo)體襯底之間加載一個高電壓，并利用隧道電流將載流子從緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)注入到所述浮置柵中，或利用隧道電流將載流子從所述浮置柵的底面吸出到緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中。
28.如權(quán)利要求27所述的非易失性半導(dǎo)體存儲器件，其特征在于在每個存儲晶體管形成于阱中的情況下，當寫入和擦除數(shù)據(jù)時，對于被選中的存儲單元，將在所述存儲晶體管的所述控制柵與所述阱之間加載高電壓，并利用隧道電流將載流子從緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中注入到所述浮置柵中，或利用隧道電流將載流子從所述浮置柵的底面吸出到緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)中。
29.如權(quán)利要求27或28所述的非易失性半導(dǎo)體存儲器件，其特征在于在擦除數(shù)據(jù)時，所述存儲晶體管的源極和漏極被設(shè)置成與緊貼著所述浮置柵下方的所述半導(dǎo)體區(qū)的電勢大致相同的電勢或設(shè)置成浮置狀態(tài)。
30.如權(quán)利要求27或28所述的非易失性半導(dǎo)體存儲器件，其特征在于在寫入數(shù)據(jù)時，在被選中的存儲單元中，所述被選中的晶體管將被導(dǎo)通，而同時所述開關(guān)晶體管則被截止；而在未被選中的存儲單元中，所述被選中晶體管和所述開關(guān)晶體管均被截止。
31.如權(quán)利要求30所述的非易失性半導(dǎo)體存儲器件，其特征在于所述存儲晶體管由n-溝道晶體管構(gòu)成，而通過所述第一字線被選中的所述存儲晶體管的控制柵上被加載有高于襯底電勢的電壓，其中選擇要寫入“0”(或“1”)的所述位線上加載與所述襯底電勢基本相同的電壓，而對于選擇要寫入“1”(或“0”)的所述位線則加載高于所述襯底電勢但低于所述被選中存儲晶體管的控制柵的電勢的電壓，以寫入數(shù)據(jù)。
32.如權(quán)利要求27或28所述的非易失性半導(dǎo)體存儲器件，其特征在于在擦除數(shù)據(jù)時，是通過從所述存儲晶體管的所述浮置柵中吸出載流子來擦除數(shù)據(jù)的，同時要求從所述存儲晶體管的所述浮置柵中吸出充分多的載流子以使擦除狀態(tài)變?yōu)楹谋M型。
33.如權(quán)利要求27或28所述的非易失性半導(dǎo)體存儲器件，其特征在于所述存儲單元是由MIOS型存儲晶體管而不是所述多層?xùn)艠O型存儲晶體管構(gòu)成的，其柵極絕緣膜由下層上的第一絕緣膜和上層上的第二絕緣膜構(gòu)成，其中載流子被累積在存在于所述第二絕緣膜中各薄膜交接處附近區(qū)域內(nèi)的電子陷井表面上。
全文摘要
一種能夠以更快速度來讀取、寫入和擦除數(shù)據(jù)的非易失性半導(dǎo)體存儲器件。用作閃爍存儲器的該種非易失性半導(dǎo)體存儲器件由存儲單元陣列,行地址緩沖器,行譯碼器,行驅(qū)動器,列地址緩沖器,列譯碼器,列選擇器,讀出放大器電路,寫入電路和控制電路構(gòu)成。在讀取操作時,不是由存儲晶體管的控制柵而是通過控制開關(guān)晶體管的正常電壓來確定各存儲單元的選中狀態(tài)和未選中狀態(tài)。
文檔編號H01L29/66GK1249518SQ9911946
公開日2000年4月5日 申請日期1999年9月29日 優(yōu)先權(quán)日1998年9月30日
發(fā)明者樫村雅彥 申請人:日本電氣株式會社