專利名稱：具有高ε介電材料或鐵電材料的電容器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路內(nèi)具有含貴金屬第一電極的電容器，其中用高ε介電材料或鐵電材料作為電容器的介電材料，以及本發(fā)明也涉及該電容器的制造方法。
在大多數(shù)集成半導(dǎo)體電路內(nèi)需要電容器，例如在DRAM電路或A/D變換器內(nèi)。在此提高集成度是一個首要目標(biāo)，即必須實現(xiàn)具有最小占地面積，但盡可能高或為滿足要求夠用的電容量。尤其在DRAM電路提出了該問題，在DRAM電路每個存儲器單元具有一個存儲電容器和一個選擇晶體管，其中可供存儲器單元支配的面積一直在縮小。同時為了可靠的儲存電荷以及為了讀出信息的可辨別性必須維持存儲器電容器一定的最低電容量。并發(fā)現(xiàn)該最低電容量目前約25fF。
為了減小電容器的占地面積，可應(yīng)用具有高介電常數(shù)(高ε介電材料)的順電材料作電容器的介電材料。在存儲器裝置里首先應(yīng)用這種電容器作所謂的“疊置的”電容器(單元的電容器安排在所屬的選擇晶體管之上)。利用順電材料作為電容器介電材料的存儲器單元在選擇供電電壓時喪失其電荷，并因此喪失所儲存的信息。此外，由于殘余漏電該單元必須不斷地重寫(更新時間)。與此相反根據(jù)鐵電材料不同的極化方向使用鐵電材料作電容器介電材料有可能建立非易失型存儲器(FRAM)，該FRAM在選擇供電電壓時不會丟失其信息，并且也不必不斷地重寫。單元的殘余漏電不影響儲存的信號。
從文獻(xiàn)已知，不同的高ε介電材料和鐵電材料，例如鋇鍶鈦酸鹽(BST)，鍶鈦酸鹽(ST)或鉛鋯鈦酸鹽(BZT)，此外還有鐵電、順電聚合物等。
雖然這些材料具有所希望的電特性，但是其意義在實際上還是有限的。其主要原因是上述材料不能立即在半導(dǎo)體器件內(nèi)使用。這種材料的制造需要通過在含氧氣氛內(nèi)高溫的濺射過程或淀積過程實現(xiàn)。其結(jié)果導(dǎo)致在半導(dǎo)體工藝內(nèi)作為電極材料用的導(dǎo)電材料(例如多晶硅、鋁或鎢)不再適用，因為在這些條件下它們氧化。因此至少第1電極一般由含貴金屬的材料如鉑或銠制造。然而，這些新電極材料對半導(dǎo)體工藝而言是比較不為人知的，而且是比較困難淀積的物質(zhì)。特別嚴(yán)重的問題是，它只在較小層厚的情況下才可令人滿意地結(jié)構(gòu)化。此外它是滲透氧的，其結(jié)果導(dǎo)致在電容器介電材料制造時深層的結(jié)構(gòu)被氧化，以及不能保證在第1電極和選擇晶體管之間有足夠好的接觸。因此在電容器介電材料之下必須有抑制氧擴(kuò)散的阻擋層。
在德國專利文獻(xiàn)DE19640448以及WO 98/14992中描述了這樣一種存儲器單元，其中在第1電極和用于選擇晶體管的連接結(jié)構(gòu)之間的阻擋層整個平面地通過氮化作用產(chǎn)生。在DE-OS 196 40 244中描述了具有高ε介電系數(shù)和鐵電系數(shù)的電容器介質(zhì)材料的一種電容器，其中第1電極由電極芯和與其對置的含貴金屬的薄層組成，并且其中電極芯由連接結(jié)構(gòu)的材料或氧阻擋層材料組成。其優(yōu)點是只需構(gòu)成含貴金屬的薄層。所有這些具有高ε介電或鐵電系數(shù)的電容器介電材料的電容器的共同點是為第1電極提供原則上平面的結(jié)構(gòu)。
在US 5 581 436中作為議論中的形式的電容器第1電極，在電極芯的表面上淀積一薄鉑層。必要時高ε介電材料作為自由固定的結(jié)構(gòu)在形成第1和第2電極前制造，即這時電極在介電材料的側(cè)壁上構(gòu)成。
本發(fā)明的任務(wù)是在具有高ε介電或鐵電系數(shù)的電容器介電材料的電容器中進(jìn)一步減小其占地面積，以及對這樣一種電容器提供一種與一般制造過程兼容的制造方法。
本任務(wù)通過以下電容器及其制造方法解決安置在載體上半導(dǎo)體裝置內(nèi)的電容器具有一個含貴金屬的第1電極，具有由高ε介電或鐵電材料制成的電容器介電體，并具有第2電極，其第1電極至少具有兩個彼此拉開距離的薄層，它們被安置與載體表面基本上平行并且經(jīng)過在薄層的側(cè)面上的支撐結(jié)構(gòu)彼此機(jī)械和電連接。
在載體上半導(dǎo)體裝置內(nèi)的電容器制造方法是，在載體的表面上產(chǎn)生一個層系列，該層系列各交替地包含第1材料層和第2材料層，其中第1材料是對第2材料有選擇地可腐蝕的，—其中，層系列被腐蝕成具有側(cè)面的層結(jié)構(gòu)，—其中，形成了至少覆蓋層結(jié)構(gòu)的側(cè)面并且由第1輔助材料制成第1輔助結(jié)構(gòu)，該第1輔助材料是對第2材料有選擇地可腐蝕的，—其中，形成了至少覆蓋層結(jié)構(gòu)的另一側(cè)面并且機(jī)械連接第2材料層的第2輔助結(jié)構(gòu)，—其中，用填充層覆蓋包圍層結(jié)構(gòu)的載體表面直到層結(jié)構(gòu)的上邊緣，—其中，第1材料層和第1輔助結(jié)構(gòu)對第2材料層和第2輔助結(jié)構(gòu)有選擇地除去，—其中，形成的空腔被含貴金屬的電極材料填滿，由此形成第1電極，該第1電極在通過第1材料層形成的空腔內(nèi)具有薄層以及在通過第1輔助結(jié)構(gòu)形成的空腔內(nèi)具有連接該薄層的支撐結(jié)構(gòu)，—其中，第2材料層和第2輔助結(jié)構(gòu)對電極材料有選擇地除去，—其中，在第1電極暴露的表面上保形淀積由高ε介電材料或鐵電材料構(gòu)成的電容器介電體，—其中在電容器介電體上產(chǎn)生第2電極。
在本發(fā)明中第1電極至少包含兩彼此相隔的薄片，這些薄片基本上對載體表面平行，并且經(jīng)過支承結(jié)構(gòu)彼此相連接。因此起電容作用的表面相對占用的載體表面顯著地擴(kuò)大。支承結(jié)構(gòu)能夠特別地安置在薄層的一個外側(cè)面上或者安置在兩個對置的外側(cè)面上。
第1電極的幾何結(jié)構(gòu)相應(yīng)于由摻雜的多晶硅制成的所謂“疊片電容器”(Fin-Stack-Kondensator)的形式。在制造這些眾知的電容器時，較高層厚的多晶硅(由多個單層組成)必須各向異性腐蝕，恰如在EP 756326 A1或EP 779 656 A2中所述。對于含貴金屬電極而言由于其可腐蝕性差這種幾何結(jié)構(gòu)看來不便使用。
本發(fā)明的制造方法是使按照疊片原理制造具有含貴金屬的第1電極而不需要各向異性腐蝕電極材料的電容器成為可能。它基于以下方式，即疊片電容器利用主要由P+多晶硅制成的、與其類似的、作為金屬主體的陰模，該金屬主體在應(yīng)用高ε介電材料和鐵電材料時滿足對電極的特殊要求。
為了制造第1電極，在能夠包含其內(nèi)掩埋接線的絕緣層的載體上產(chǎn)生各自交替地具有第1材料層和第2材料層的層系列，其中第1材料對第2材料是有選擇地可腐蝕的。隨后為了具有側(cè)面的層結(jié)構(gòu)，對層系列進(jìn)行腐蝕。至少在一側(cè)面上產(chǎn)生由第1輔助材料構(gòu)成的第1輔助結(jié)構(gòu)，以便如第1材料那樣有選擇地對第2材料可腐蝕的。因此，至少一個側(cè)面不被第1輔助結(jié)構(gòu)覆蓋。形成第2輔助結(jié)構(gòu)，該結(jié)構(gòu)覆蓋層系列的至少一個外側(cè)面，尤其是所有保留的外側(cè)面，并且機(jī)械上連接第2材料層。包圍該結(jié)構(gòu)的載體表面被填充層覆蓋一直到層結(jié)構(gòu)的上邊緣。隨后第1材料層和第1輔助結(jié)構(gòu)有選擇地對第2材料層以及對第2輔助結(jié)構(gòu)除去。因此填充層以及用第2輔助結(jié)構(gòu)彼此連接的第2材料層保留在載體上。該結(jié)構(gòu)形成具有空腔的陰模，該空腔通過除去由第1材料層和第1輔助結(jié)構(gòu)而產(chǎn)生。為了形成第1電極，用含貴金屬的電極材料充填空腔一直到填充層的上邊緣。隨后第2材料層和第2輔助結(jié)構(gòu)有選擇地相對電極材料除去，填充層首先特別有選擇地對載體表面而除去。因此出現(xiàn)具有顯露表面的第1電極，其上保形地淀積由高ε介電或鐵電材料構(gòu)成的電容器介電材料。最終在電容器介質(zhì)上產(chǎn)生第2電極。
對于第1和第2材料以及為了安置和形成第1和第2輔助結(jié)構(gòu)有許多可能的途徑。在已制成的半導(dǎo)體裝置里既不保留第1或第2材料層也不保留輔助結(jié)構(gòu)。因此其選擇能夠按照工藝技術(shù)觀點實現(xiàn)，電特性是不重要的。第1輔助結(jié)構(gòu)主要由第1材料制成，而第2輔助結(jié)構(gòu)主要由第2材料制成。
作為材料尤其是鉑適合作第1電極，但是釕氧化物以及其它含貴金屬的材料也適合作第1電極。這些材料對于在高ε電容器或鐵電材料電容器內(nèi)使用是公知的，并且這些材料例如借助MOCVD-能夠保形地在空腔內(nèi)淀積。第2電極主要由與第1電極相同的材料制成，但是也能夠用其它合適的材料，例如W或TiN，其它金屬或摻雜多晶硅形成。電容器的第2電極通過高ε介電材料或鐵電材料與第1電極隔離。
載體可以包含第1電極用引線，其中一般的載體表面被絕緣層復(fù)蓋。隨后含貴金屬的第1電極覆蓋一部分載體表面并且掩蓋了引線，所以保證了電接觸。
這種電容器優(yōu)先用于DRAM單元內(nèi)。隨后，載體包含附屬的MOS-選擇晶體管。晶體管的S/D區(qū)經(jīng)上述引線與第1電極連接。引線主要在其上區(qū)具有一導(dǎo)電的氧阻擋層(例如氮化鈦)并且一般由例如鈦、多晶硅、鎢或類似物制成。
在制造方法的優(yōu)選的實施結(jié)構(gòu)中第1材料層由P-摻雜或未摻雜的多晶硅制成以及第2材料層由P+摻雜的多晶硅制成。隨后第1輔助結(jié)構(gòu)能夠通過未摻雜的或n或p-摻雜多晶硅的選擇性硅淀積產(chǎn)生。隨后在主要兩相互對置的層結(jié)構(gòu)的外側(cè)面上再除去外延的或選擇性淀積的層。另一方面尤其在另外選擇第1和第2材料的情況下，第1輔助結(jié)構(gòu)也能作為側(cè)墻或通過側(cè)面離子注入法到層結(jié)構(gòu)之一或之二而產(chǎn)生。第2輔助結(jié)構(gòu)在上述層系統(tǒng)情況下主要通過側(cè)面由硼離子產(chǎn)生。另一方面能夠用選擇性P+摻雜的多晶硅的硅淀積代替?zhèn)让媾痣x子注入來實現(xiàn)。當(dāng)兩輔助結(jié)構(gòu)借助外延產(chǎn)生時，則選擇性P+或P-淀積的順序也能交換，即第2輔助結(jié)構(gòu)在第1輔助結(jié)構(gòu)之前制造。
填充層的產(chǎn)生主要通過厚氧化硅層的淀積，接著的反研磨(CMP)直到層結(jié)構(gòu)的高度為止，即直到第1輔助結(jié)構(gòu)暴露為止或第1材料的最上層至少一部分暴露為止。
雖然一般是適用的，下面以DRAM單元結(jié)構(gòu)為例來描述這種電容器及其制造方法。


圖1到10(各分圖a、b)示出為說明方法步驟用的半導(dǎo)體襯底的斷面，其中分圖a和b的截面各自彼此垂直。圖2c和3c示出在各方法步驟對各基片的俯視圖。
圖1絕緣層2淀積到基片1上，絕緣層2主要在其上表面上包含一腐蝕阻擋層2a。基片1例如是硅基片，它包含具有字線和位線的選擇晶體管(看圖9)。絕緣層例如由氧化硅形成并且使其平面化，腐蝕阻擋層2a優(yōu)先由氮化硅組成。在絕緣層2，2a內(nèi)開接觸孔3并且用導(dǎo)電材料例如用摻雜的多晶硅、鎢、鉭、鈦、氮化鈦或硅化鎢填滿。接觸孔3是如此安置的，使其各自到達(dá)在基片1內(nèi)選擇晶體管的源/漏區(qū)。優(yōu)先在接觸孔3的上部安置抑制氧擴(kuò)散的阻擋層4。這樣一種阻擋層的制法例如可由DE-OS 196 40 246和DE-OS 196 40 448獲悉。現(xiàn)在在該載體的表面淀積層系列，該層系列交替地包含第1材料層51和第2材料層52。優(yōu)先是第1材料由P-摻雜的或未摻雜的多晶硅形成和第2材料由P+摻雜的多晶硅形成。第1材料必須有選擇地對第2材料，對載體表面2a和對阻擋層材料4是可腐蝕的。層厚主要處于20-100nm的范圍內(nèi)。在本實施例中層系列的最上層由第2材料制成。
圖2接著在應(yīng)用掩膜條件下通過各向異性腐蝕由層系列形成條形層結(jié)構(gòu)5，條沿著2.方向(在圖2c中以虛線表示)伸延。在分圖a沿著截面第1方向示出了基片，而在分圖b沿著與其垂直的2.方向示出了基片。在1.方向條的寬度相當(dāng)于應(yīng)制的電容器薄片。除了層結(jié)構(gòu)51，52之外，絕緣層的表面，這里即腐蝕阻擋層2a顯露出來。隨后借助選擇性淀積，優(yōu)先淀積未摻雜的硅或P-摻雜的硅層，即上面生長條形層結(jié)構(gòu)。
圖3施加光刻膠掩?；蛴惭谀?，這些掩模具有沿第1方向伸展的條。用這種刻蝕掩模實施多晶硅層51，52，6的各向異性的刻蝕，所以在第2方向伸展的硅條分成單個的小島。這些小島由第1材料51層、第2材料52層和硅層6形成，并各自定義單個電容器電極的位置和大小。因此選擇性的硅層6各自覆蓋在第1方向小島形狀的層結(jié)構(gòu)的兩彼此對置的外側(cè)面，并且制備第1輔助結(jié)構(gòu)。在第2方向的彼此對置的小島的外側(cè)面未被第1輔助結(jié)構(gòu)覆蓋，在這兒顯露出層系列51，52。外側(cè)面51，52，6現(xiàn)在從側(cè)向注入硼，所以在其上形成由P+摻雜的硅構(gòu)成的第2輔助結(jié)構(gòu)7。之后去除掩模。另一方面也可以在對第2方向?qū)χ玫耐鈧?cè)面上有選擇地淀積P+硅層以代替離子注入，確切地說同樣在去除掩模之前。隨后該P+硅層制備這第2輔助結(jié)構(gòu)7。
圖4在島形結(jié)構(gòu)之間的空隙由充填層8填滿。為此主要淀積足夠厚度的氧化硅層并借助CMP(化學(xué)機(jī)械拋光)反研磨直到島形結(jié)構(gòu)的上邊緣高度為止，在這里即研磨到硅層6。充填層優(yōu)先由對載體表面有選擇可腐蝕的材料制成，在這里即對氮化物腐蝕阻擋層2a而言。
圖5在這里由P-摻雜的硅制成的第1材料層51和第1輔助結(jié)構(gòu)6有選擇地對由第2材料層和第2輔助結(jié)構(gòu)7(P+硅)和對充填層8除去。具有各向同性成分的合適的刻蝕法對專家而言是眾知的。P+摻雜硅層52和P+摻雜的側(cè)壁7保留下來并且形成一梯狀構(gòu)架，它與充填層一起在P-摻雜硅層和第2輔助結(jié)構(gòu)位置上制備具有空腔H的陰模。
圖6空腔H用適合高ε介電體或鐵電體的電極材料9，即尤其是鉑、銥、釕氧化物或其它含貴金屬的材料保形填充。鉑例如能夠借助MOCVD保形淀積。這時鉑也能在充填層8上淀積。
圖7在充填層8上存在的電極材料借助CMP或反刻蝕除去。因此完成由彼此間隔的層9L和側(cè)向支撐結(jié)構(gòu)9s構(gòu)成的電容器的第1電極。同時相鄰的電容器的電極彼此分離。
圖8除去充填層8直到處在下面的腐蝕阻擋層2a為止。隨后主要只用作第1電極陰模的P+硅相對電極材料有選擇地除去。
圖9在如此得到的第1電極9的暴露表面上保形淀積高ε介電體或鐵電體作為電容器介電材料10。接著淀積合適的導(dǎo)電材料(例如鉑、鎢、氮化鈦)形成對置電極11。
在圖9，描繪了在載體內(nèi)實現(xiàn)的其它結(jié)構(gòu)，該結(jié)構(gòu)在電容器置入DRAM電路內(nèi)時存在。第1電極9L，9s形成存儲電容器的所謂存儲器節(jié)點。這第1電極經(jīng)其下安置的并且附有擴(kuò)散阻擋層4的接觸點3與選擇晶體管的源/漏區(qū)12連接。選擇晶體管的另一源/漏區(qū)12’經(jīng)位線接觸點14與掩埋的位線15連接。尤其是兩相鄰的存儲器單元具有一公用的位線接觸點。掩埋的位線15和位線接觸點14被絕緣層2包圍。在選擇晶體管的源/漏區(qū)12和12’之間安置了溝道區(qū)16，柵介電體(未圖示)以及起著字線17作用的柵電極。字線17和位線接觸點14各由摻雜的多晶硅形成。位線15由摻雜的多晶硅、硅化鎢或鎢形成。S/D區(qū)12的避開位線15的側(cè)邊各提供一絕緣結(jié)構(gòu)例如用絕緣材料填充的淺溝18用于在相鄰的選擇晶體管對之間絕緣。
權(quán)利要求
1.在載體上半導(dǎo)體裝置內(nèi)的電容器制造方法，—其中，在載體(2a)的表面上產(chǎn)生一個層系列，該層系列各交替地包含第1材料層(51)和第2材料層(52)，其中第1材料是對第2材料有選擇地可腐蝕的，—其中，層系列被腐蝕成具有側(cè)面的層結(jié)構(gòu)(5)，—其中，形成了至少覆蓋層結(jié)構(gòu)(5)的側(cè)面并且由第1輔助材料制成第1輔助結(jié)構(gòu)(6)，該第1輔助材料是對第2材料有選擇地可腐蝕的，—其中，形成了至少覆蓋層結(jié)構(gòu)的另一側(cè)面并且機(jī)械連接第2材料層的第2輔助結(jié)構(gòu)(7)，—其中，用填充層(8)覆蓋包圍層結(jié)構(gòu)的載體表面(2a)直到層結(jié)構(gòu)的上邊緣，—其中，第1材料層(51)和第1輔助結(jié)構(gòu)(6)對第2材料層(52)和第2輔助結(jié)構(gòu)(7)有選擇地除去，—其中，形成的空腔(H)被含貴金屬的電極材料(9)填滿，由此形成第1電極，該第1電極在通過第1材料層形成的空腔內(nèi)具有薄層(9L)以及在通過第1輔助結(jié)構(gòu)形成的空腔內(nèi)具有連接該薄層的支撐結(jié)構(gòu)(9s)，—其中，第2材料層(52)和第2輔助結(jié)構(gòu)(7)對電極材料有選擇地除去，—其中，在第1電極暴露的表面上保形淀積由高ε介電材料或鐵電材料構(gòu)成的電容器介電體(10)，—其中在電容器介電體上產(chǎn)生第2電極(11)。
2.根據(jù)權(quán)利要求1所述的制造方法，其中，作為第1材料應(yīng)用未摻雜的、n摻雜的或P-摻雜的多晶硅以及作為第2材料應(yīng)用P+摻雜的多晶硅。
3.根據(jù)權(quán)利要求1或2所述的制造方法，其中，在沿第1方向?qū)χ玫膶咏Y(jié)構(gòu)的兩側(cè)面上產(chǎn)生第1輔助結(jié)構(gòu)(6)。
4.根據(jù)權(quán)利要求1到3之一所述的制造方法，其中，在沿第2方向?qū)χ玫膶咏Y(jié)構(gòu)的兩側(cè)面上產(chǎn)生第2輔助結(jié)構(gòu)(7)。
5.根據(jù)權(quán)利要求2到4之一所述的制造方法，其中，第1輔助結(jié)構(gòu)(6)和/或第2輔助結(jié)構(gòu)(7)通過有選擇的硅淀積產(chǎn)生。
6.根據(jù)權(quán)利要求2到5之一所述的制造方法，其中，第2輔助結(jié)構(gòu)(7)通過P摻雜離子傾斜注入到層結(jié)構(gòu)的側(cè)面而產(chǎn)生。
7.根據(jù)權(quán)利要求1到6之一所述的制造方法，其中，在用電極材料填滿空腔(H)之后，就用CMP工藝除去這時在填充層(8)上淀積的電極材料。
8.根據(jù)權(quán)利要求1到7之一所述的制造方法，其中，在形成第1電極之后填充層(8)對電極材料和載體表面(2a)有選擇地除去。
9.根據(jù)權(quán)利要求1到8之一所述的制造方法，其中，在載體上淀積層系列，該載體在其面向電容器的表面具有其內(nèi)安置了接觸點(3)的一絕緣層(2，2a)，其中接觸點(3)包含一擴(kuò)散阻擋層(4)并且與第1電極(9s，9L)連接。
10.根據(jù)權(quán)利要求1到9之一所述的制造方法，其中，在載體上制造多個電容器，這些電容器沿著第2方向線性排列，—其中，層序列被結(jié)構(gòu)化成沿著第2方向伸展的條形層結(jié)構(gòu)并在其側(cè)面形成第1輔助結(jié)構(gòu)(6)，—其中，然后具有第一輔助結(jié)構(gòu)的條形層結(jié)構(gòu)被結(jié)構(gòu)化成許多島形層結(jié)構(gòu)，—其中，在每個島的沿著第2方向?qū)χ玫膫?cè)面上產(chǎn)生第2輔助結(jié)構(gòu)(7)以及—其中，用充填層(8)填滿島間的全部空隙。
11.安置在載體上半導(dǎo)體裝置內(nèi)的電容器，—具有一個含貴金屬的第1電極(9L，9s)，—具有由高ε介電或鐵電材料制成的電容器介電體(10)，—具有第2電極(11)，其特征為第1電極至少具有兩彼此拉開距離的薄層(9L)，它們被安置與載體表面基本上平行并且經(jīng)過在薄層的側(cè)面上的支撐結(jié)構(gòu)(9s)彼此機(jī)械和電連接。
12.根據(jù)權(quán)利要求11所述的電容器，其中，支撐結(jié)構(gòu)(9s)安置在薄層的彼此對置的兩側(cè)面上。
13.根據(jù)權(quán)利要求11到12之一所述的電容器，其中，載體在其面向電容器的表面上具有其內(nèi)安置的接觸點(3)的絕緣層(2，2a)，其中，接觸點(3)包含一擴(kuò)散阻擋層(4)并且與第1電極(9s，9L)連接。
14.根據(jù)權(quán)利要求13所述的電容器，其中，載體包含一MOS晶體管并且接觸點(3)把晶體管的S/D區(qū)(12)與第1電極(9s，9L)連接。
全文摘要
具有高ε介電系數(shù)或鐵電系數(shù)的電容器介電體(9)的電容器,其含貴金屬的存儲器電極具有多個經(jīng)支撐結(jié)構(gòu)(9s)彼此連接的水平薄片(9
文檔編號H01L27/04GK1248790SQ9912021
公開日2000年3月29日 申請日期1999年9月17日 優(yōu)先權(quán)日1998年9月17日
發(fā)明者G·朗格, T·施勒塞爾 申請人:西門子公司