專利名稱：堆疊電容器存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，特別涉及一種用于包括場(chǎng)效應(yīng)晶體管和堆疊電容器的DRAM的存儲(chǔ)單元及其制造方法。
DRAM是最重要的集成電路之一。一種典型的DRAM包括排列成行和列的大陣列的存儲(chǔ)單元，各存儲(chǔ)單元用于存儲(chǔ)可以控制單元的讀入和讀出的二進(jìn)制數(shù)字(位)。為了存儲(chǔ)寫(xiě)和讀操作間的數(shù)據(jù)位，每個(gè)存儲(chǔ)單元一般包括與一般為MOS晶體管的開(kāi)關(guān)串聯(lián)的電容器。為了在單個(gè)硅片上提供大陣列的存儲(chǔ)單元，重要的是采用占用小硅片面積且可以密集封裝的存儲(chǔ)單元。由于這種開(kāi)關(guān)晶體管必須位于硅晶片中，所以存儲(chǔ)單元的一種形成通過(guò)在硅芯片的上表面上而不是在硅芯片內(nèi)部形成存儲(chǔ)電容器從而節(jié)約空間。由于一般由硅芯片上表面上的多層疊層形成，所以這樣形成的電容器通常稱為堆疊電容器。
由于芯片上表面上的這種電容器的尺寸小密度高，所以需要形成它們的工藝，本發(fā)明提供一種形成這種堆疊電容器的改進(jìn)工藝。
本發(fā)明致力于包括晶體管和堆疊電容器的存儲(chǔ)單元及其制造方法。
該存儲(chǔ)單元如下制造首先，制備其上表面上形成了具有漏和源區(qū)的場(chǎng)效應(yīng)晶體管的硅芯片。源區(qū)與堆疊電容器的下極板電連接。為了方便稱這種電流端為漏。一般情況下，芯片的上表面具有覆蓋介質(zhì)層，除堆疊電容器外，其中還將包括提供向存儲(chǔ)單元寫(xiě)入和從存儲(chǔ)單元讀出用的位線和字線的各層。
為形成堆疊電容器，首先在介質(zhì)覆蓋層中形成與用作存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)的源對(duì)準(zhǔn)的接觸孔。優(yōu)選是這種孔利用各向異性腐蝕形成，從而該孔可以具有基本垂直的側(cè)壁。
形成孔后，用導(dǎo)體填充該孔，形成一般由高摻雜的多晶硅構(gòu)成的導(dǎo)電栓塞，從而形成與用作存儲(chǔ)節(jié)點(diǎn)的晶體管漏區(qū)的低阻連接。為了確保栓塞產(chǎn)生良好連接，優(yōu)選是過(guò)填充該栓塞，然后一般利用化學(xué)機(jī)械拋光(CMP)平面化該表面。
雖然可以省略，優(yōu)選是接著用擴(kuò)散阻擋層覆蓋栓塞的上表面，該層將產(chǎn)生與栓塞和隨后將淀積于阻擋層上最好為鉑的金屬層的導(dǎo)電連接，該金屬層將作為堆疊電容器的第一極板或存儲(chǔ)節(jié)點(diǎn)。該擴(kuò)散阻擋層例如將用作阻擋層，阻止任何不需要的材料例如多晶硅擴(kuò)散到該金屬層中。在這種金屬層由不希望與硅反應(yīng)的鉑構(gòu)成時(shí)這尤其重要。合適的阻擋層材料包括TiN、TaSiN和TiAlN。
形成阻擋層后，覆蓋介質(zhì)層。光刻構(gòu)圖該介質(zhì)層，在原介質(zhì)層中留下以導(dǎo)電栓塞為中心的有限的部分。介質(zhì)層的該限定部分側(cè)壁的表面積將很大程度上確定所提供的電容量，所以要合適地選擇該部分的大小。
然后，在該限定部分的側(cè)壁上淀積金屬，優(yōu)選是鉑。任選地，該金屬還可以覆蓋上表面。該金屬將用作電容器的下極板。
然后，腐蝕阻擋層，使之保形。然后，在鉑層上保形地形成適于用作堆疊電容器的介質(zhì)的材料層。
最后，在電容器介質(zhì)上淀積第二金屬層，優(yōu)選也是鉑，完成電容器。這將形成電容器的第二(上)極板，該極板一般保持在固定電位，一般是地電位。
從裝置方面看，本發(fā)明致力于存儲(chǔ)單元。該存儲(chǔ)單元包括在其上表面具有由相反導(dǎo)電類型的中間區(qū)隔開(kāi)的一種導(dǎo)電類型的第一和第二區(qū)的半導(dǎo)體本體，用于形成晶體管和電容器。該電容器形成于第一區(qū)上，包括與所說(shuō)第一區(qū)電接觸的導(dǎo)電栓塞；構(gòu)成疊于所說(shuō)栓塞上的擴(kuò)散阻擋層的導(dǎo)電層；疊于所說(shuō)阻擋層上且定位在所說(shuō)栓塞上的介質(zhì)層部分；至少所說(shuō)介質(zhì)層的側(cè)壁上的第一金屬層，該層與阻擋層電接觸，用作電容器的內(nèi)極板；保形地包圍所說(shuō)的介質(zhì)層部分的上和側(cè)壁表面的介質(zhì)材料層，該層材料用作電容器介質(zhì)；第二金屬層，其保形地疊于最后提到的介質(zhì)材料層上，用作電容器的外極板。
從工藝方面來(lái)看，本發(fā)明致力于形成存儲(chǔ)單元的方法。該方法包括以下步驟在硅本體的上表面上形成晶體管的隔開(kāi)的源和漏區(qū)；在硅本體的上表面上形成介質(zhì)覆蓋層；在疊于將用作單元的存儲(chǔ)節(jié)點(diǎn)的隔開(kāi)區(qū)的介質(zhì)覆蓋層的一部分中，形成具有基本垂直側(cè)壁的接觸孔；用導(dǎo)電體填充該接觸孔，形成到所說(shuō)最后提到的隔開(kāi)區(qū)域的導(dǎo)電栓塞；在導(dǎo)電栓塞上形成導(dǎo)電阻擋層；在導(dǎo)電阻擋層上形成介質(zhì)層部分；在介質(zhì)層部分的至少側(cè)壁上形成導(dǎo)電層，用作存儲(chǔ)電容器的內(nèi)極板；在所說(shuō)最后提到的導(dǎo)電層上形成介質(zhì)層，該介質(zhì)層部分的上部適于作為存儲(chǔ)電容器的介質(zhì)層；在介質(zhì)電容器層上形成導(dǎo)電層，用作存儲(chǔ)電容器的外極板。
從以下結(jié)合各附圖的具體介紹中，可以更好地理解本發(fā)明。


圖1展示了典型現(xiàn)有DRAM的存儲(chǔ)單元的電路圖和半導(dǎo)體剖面；圖2展示了包括示意性示于其上表面上的堆疊電容器的存儲(chǔ)芯片；及圖3-9展示了采用了圖2的存儲(chǔ)單元的本發(fā)明堆疊電容器的制造方法。
注意，各附圖沒(méi)有按比例繪制。
圖1展示了用于目前許多DRAM的典型現(xiàn)有存儲(chǔ)單元10。以電路圖形式示出了存儲(chǔ)單元10及以剖面圖示出了半導(dǎo)體器件。該單元包括具有第一和第二極板18a和18b的電容器18，和絕緣柵場(chǎng)效應(yīng)晶體管(IGFET)，該晶體管已知為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。IGFET形成于半導(dǎo)體本體(襯底)11中，包括被襯底11的一部分隔開(kāi)的漏區(qū)12和源區(qū)13。介質(zhì)層14覆蓋將區(qū)12和13隔離的那部分襯底11，表示為柵氧化物。與DRAM的字線耦合的柵導(dǎo)體15覆蓋層14。至少覆蓋漏的一部分的是耦合到DRAM的位線的接觸16。至少覆蓋區(qū)13的一部分的是耦合到電容器18的極板18a的接觸17。電容器18的極板18b一般耦合到固定電位，示出為地19。已表示為漏的區(qū)12在存儲(chǔ)單元10操作的某些部分變?yōu)樵?。已表示為源的區(qū)12在存儲(chǔ)單元10操作的某些部分變?yōu)槁?。襯底11一般為n型硅，區(qū)12和13為p型。對(duì)于n溝道晶體管來(lái)說(shuō)，襯底11是p型，區(qū)12和13為n型。信號(hào)施加于位線和字線后，二進(jìn)制數(shù)字寫(xiě)入電容器18和從電容器18讀出。
圖2示出了大得足以容納本發(fā)明的一個(gè)存儲(chǔ)單元的硅本體(襯底)20的p型部分的剖面圖。在襯底20的上表面21中，形成兩個(gè)被襯底20的一部分隔開(kāi)的n型區(qū)20a和20b，形成晶體管的源和漏。介質(zhì)層22a即柵氧化物疊于區(qū)20a和20b間的襯底20的部分上，柵22b疊于層22a上。上表面21上覆蓋有主要為介質(zhì)材料的層24，一般為氧化硅和氮化硅層的組合，其中包括用作位線和字線及連接晶體管端子與這些線的接觸栓塞(未示出)的各種導(dǎo)電層(未示出)。
示出為堆疊電容器的電容器將形成于延伸穿過(guò)層24向下到達(dá)區(qū)20a的溝槽23中。
圖3展示了圖2的結(jié)構(gòu)的一部分，包括區(qū)20a、層24和接觸孔23。為形成本發(fā)明的堆疊電容器，首先在介質(zhì)層24中形成接觸孔23，露出襯底20的區(qū)20a的一部分。該接觸孔優(yōu)選是有垂直側(cè)壁，一般在由已知光刻構(gòu)圖技術(shù)形成的掩?？刂葡?，利用各向異性腐蝕的反應(yīng)離子腐蝕(RIE)形成。
在隨后的附圖中，只示出了部分介質(zhì)層24，其中形成有低阻連接晶體管的n型區(qū)20a的堆疊電容器。
如圖4所示，用一般為n型摻雜的多晶硅的導(dǎo)電材料填充該接觸孔，形成到襯底20的底層區(qū)20a的低阻導(dǎo)電接觸栓塞26。為了可靠地填充，一般利用化學(xué)汽相淀積(CVD)淀積足夠的多晶硅，以覆蓋介質(zhì)層24表面，然后利用已知的化學(xué)機(jī)械拋光(CMP)平面化該表面，只留下填充物。
還如圖4所示，然后，包圍接觸栓塞26的區(qū)優(yōu)選用一般為TaSiN等導(dǎo)電材料的導(dǎo)電阻擋層27覆蓋，可以用于限制n型摻雜劑的外擴(kuò)散或硅從多晶硅填充物中的遷移。其厚度不需要較厚，只要足以有效地阻擋便可。然后用一般為氧化硅、氮化硅或氧氮化硅中任一種的介質(zhì)層28覆蓋該阻擋層。
然后，如圖5所示，將該介質(zhì)層28修整為基本上以接觸栓塞26為中心的層28a，該層一般具有大于栓塞的截面，因?yàn)槠鋫?cè)壁的表面積基本上是電容器極板的表面積。
然后，如圖6所示，至少在介質(zhì)層28a的側(cè)壁上形成優(yōu)選為鉑的金屬層29。最好是，其還可以淀積成覆蓋介質(zhì)層28a的上表面，如以后將討論的圖9所示。如果需要將層29只限制到側(cè)壁上，一般優(yōu)選是在層28a的所有暴露表面上均勻淀積鉑，然后利用已知方式例如離子銑去掉不需要部位的鉑。然后，再去掉阻擋層27的其余暴露部分，留下圖7所示的結(jié)構(gòu)。保留在層28a側(cè)壁上的鉑層29將用作電容器的下極板，該極板將與開(kāi)關(guān)晶體管的電流端連接，如圖1所示。
接著，如圖8所示，進(jìn)而淀積將用作電容介質(zhì)的介質(zhì)層30和將用作電容器上極板的金屬層31。介質(zhì)層30應(yīng)該由具有高介電常數(shù)的材料構(gòu)成，例如鈦酸鍶鋇，以提供存儲(chǔ)電容器所需要的高電容。金屬層31應(yīng)該由良好的導(dǎo)體優(yōu)選是鉑構(gòu)成。一般需要用作電容器介質(zhì)的介質(zhì)層30的一部分延伸以充分防止電容器各部分與接觸栓塞的任何對(duì)不準(zhǔn)。用作電容器外極板的外層31一般將在芯片的表面上延伸，以充當(dāng)與陣列中其它單元中類似的角色。
在所示實(shí)施例中，接觸栓塞26上表面上的堆疊電容器的高度約為0．25微米，層27的厚度為約200-500埃，層29的垂直側(cè)壁間的介質(zhì)層28a的寬度約為三個(gè)特征尺寸。層28的深度約為一個(gè)特征尺寸。
圖9示出了本發(fā)明另一個(gè)實(shí)施例，除圖7的層29延伸成為在層28a上的層29a外，該實(shí)施例與圖8的實(shí)施例非常類似。層29的該延伸部分29a增大了堆疊電容器的電容。
由于金屬層31一般在地電位工作，所以在地電位工作的其它層可以與之連接。
應(yīng)理解，所介紹的實(shí)施例只用于展示本發(fā)明。在不脫離本發(fā)明的精神和范圍的情況下，可以作出各種改形。例如，一般為氧化硅的層28a和一般為鉑的層29之間可以用氮化硅層，以改善層28a、29和29a的粘附性。此外，可以用除上述材料外的材料代替上述材料，只要這些其它材料具有所用各具體層的特性即可。例如，可以用例如銥、銅或金等金屬代替鉑形成電容器。可以用具有高介電常數(shù)的類似其它材料代替鈦酸鍶鋇。此外，可以按要求選擇一般基本上為矩形的接觸栓塞和層28a的截面的形狀，以便于制造。
權(quán)利要求
1·一種存儲(chǔ)單元，包括半導(dǎo)體本體，其上表面的一部分具有由相反導(dǎo)電類型的中間區(qū)隔開(kāi)的一種導(dǎo)電類型的第一和第二區(qū)，用于形成晶體管；形成于第一區(qū)上的電容器，包括與所說(shuō)第一區(qū)電接觸的導(dǎo)電栓塞；形成疊于所說(shuō)栓塞上的擴(kuò)散阻擋層的導(dǎo)電層；疊于所說(shuō)阻擋層上并位于所說(shuō)栓塞上的介質(zhì)層部分；至少所說(shuō)介質(zhì)層側(cè)壁上的第一金屬層，其與阻擋層電接觸，用作電容器的內(nèi)極板；保形地包圍所說(shuō)介質(zhì)層部分的上和側(cè)壁表面的介質(zhì)材料層，用作電容器介質(zhì)；及保形地疊于所說(shuō)最后提到的介質(zhì)材料層上的第二金屬層，用作電容器的外極板。
2·根據(jù)權(quán)利要求1的存儲(chǔ)單元，其中導(dǎo)電栓塞由摻雜成一種導(dǎo)電類型的多晶硅構(gòu)成。
3·根據(jù)權(quán)利要求2的存儲(chǔ)單元，其中兩個(gè)金屬層都由鉑構(gòu)成。
4·根據(jù)權(quán)利要求3的存儲(chǔ)單元，其中阻擋層由選自TiN、TaSiN和TiAlN中的一種材料構(gòu)成。
5·根據(jù)權(quán)利要求1的存儲(chǔ)單元，其中第一金屬層還在所說(shuō)介質(zhì)層的上表面上延伸。
6·根據(jù)權(quán)利要求3的存儲(chǔ)單元，其中用作電容器電極的介質(zhì)層由鈦酸鍶鋇構(gòu)成。
7·根據(jù)權(quán)利要求1的存儲(chǔ)單元，其中半導(dǎo)體本體是硅。
8·一種形成存儲(chǔ)單元的方法，包括以下步驟在硅本體的上表面上形成晶體管的隔開(kāi)的源和漏區(qū)；在硅本體的上表面上形成介質(zhì)覆蓋層；在疊于將用作單元的存儲(chǔ)節(jié)點(diǎn)的隔開(kāi)的區(qū)的介質(zhì)覆蓋層的一部分中，形成具有基本垂直側(cè)壁的接觸孔；用導(dǎo)電體填充該接觸孔，形成到所說(shuō)最后提到的被隔開(kāi)區(qū)域的導(dǎo)電栓塞；在導(dǎo)電栓塞上形成導(dǎo)電阻擋層；在導(dǎo)電阻擋層上形成介質(zhì)層部分；在介質(zhì)層部分的至少側(cè)壁上形成導(dǎo)電層，用作存儲(chǔ)電容器的內(nèi)極板；在所說(shuō)最后提到的導(dǎo)電層上形成介質(zhì)層，該介質(zhì)層部分的上部適于作為存儲(chǔ)電容器的介質(zhì)層；及在介質(zhì)層上形成導(dǎo)電層，用作存儲(chǔ)電容器的外極板。
9·根據(jù)權(quán)利要求8的方法，其中接觸孔形成為具有垂直側(cè)壁，構(gòu)成電容器的極板的導(dǎo)電層由鉑構(gòu)成。
10·根據(jù)權(quán)利要求8的方法，其中阻擋層選自TiN、TaSiN和TiAlN。
11·根據(jù)權(quán)利要求9的方法，其中電容器介質(zhì)是鈦酸鍶鋇。
12·根據(jù)權(quán)利要求8的方法，其中半導(dǎo)體本體是硅，導(dǎo)電栓塞是多晶硅，各金屬層是鉑，電容器介質(zhì)是鈦酸鍶鋇，擴(kuò)散阻擋層由選自TiN、TaSiN和TiAlN的材料構(gòu)成。
全文摘要
一種存儲(chǔ)單元包括場(chǎng)效應(yīng)晶體管和堆疊電容器。該堆疊電容器具有由位于介質(zhì)層部分的側(cè)壁上的鉑層形成的一個(gè)極板,所說(shuō)介質(zhì)層疊于與連接到單元的存儲(chǔ)節(jié)點(diǎn)的導(dǎo)電栓塞接觸的導(dǎo)電層上。電容器介質(zhì)疊于該介質(zhì)層部分的側(cè)壁和上部,電容器的另一極板由電容器介質(zhì)上的鉑層形成。
文檔編號(hào)H01L21/70GK1290038SQ9912076
公開(kāi)日2001年4月4日 申請(qǐng)日期1999年9月28日 優(yōu)先權(quán)日1999年9月28日
發(fā)明者沈華, G·昆克爾, M·古特舍 申請(qǐng)人:西門子公司