專利名稱:硅平面型功率晶體管管芯制造方法
本發(fā)明屬于半導(dǎo)體器件制造技術(shù)。
硅功率晶體管有兩種結(jié)構(gòu)一是臺面結(jié)構(gòu)，適用于低頻、或低頻高反壓功率晶體管制造。另一種是平面型結(jié)構(gòu)，即采用平面技術(shù)制造的硅功率晶體管，適于制造高頻、超高頻及微波頻率的功率晶體管;采用分壓環(huán)結(jié)構(gòu)，也可以制造平面型高反壓硅功率晶體管。但在制造平面型功率晶體管時，在我國遇到一直未能克服的困難，就是發(fā)射區(qū)磷擴散后，集電極結(jié)(下簡稱cb結(jié))擊穿電壓普遍降低，產(chǎn)生低擊穿、管道擊穿、“多段”擊穿等等，使cb結(jié)擊穿電壓合格率很低，而高檔品率更低;當(dāng)晶體管的電流放大系數(shù)HFE做大以后，問題更加嚴(yán)重。為解決此項問題，國內(nèi)曾試圖采用日本西田澄生等1970年提出的低溫鈍化(LTP)技術(shù)。該項技術(shù)是在平面型晶體管管芯的發(fā)射區(qū)磷擴散之后，將表面二氧化硅層全部除掉，對裸露的硅表面進行適當(dāng)腐蝕，而后再在低溫下進行表面鈍化(淀積二氧化硅、磷硅玻璃等)。采用該項技術(shù)時，如果硅表面經(jīng)過適當(dāng)?shù)母g，可以增大器件的放大系數(shù)，減少漏電流，有限地改善cb結(jié)擊穿特性和在一定程度上提高器件合格率，但效果不佳。如要克服低擊穿，大幅度提高擊穿電壓的合格率，則必須腐蝕去較厚的硅表面層，但這時，晶體管的放大系數(shù)將大大降低，或放大系數(shù)完全消失。因此低溫鈍化技術(shù)只能在改善晶體管的性能方面起較好作用;而在克服低擊穿，提高器件耐壓合格率方面作用甚微。其它如器件表面鈍化技術(shù)，只能改善硅表面鈍化層的特性，如降低電荷密度，介面態(tài)密度，降低漏電流，改善器件擊穿特性(防止軟擊穿，擊穿電壓蠕變等)等，所以鈍化技術(shù)也不能克服“低擊穿”問題。其它的工藝措施，如多次甩膠光刻，防止環(huán)境沾污等等，在克服“低擊穿”問題上也無明顯效果。
本發(fā)明的目的在于克服目前我國硅平面型功率晶體管生產(chǎn)中長期存在的，磷擴散后cb結(jié)擊穿電壓低，分散性大，從而管芯合格率，擊穿電壓高檔品率更低的問題。提出消除“低擊穿”的技術(shù)方案，提高平面型功率晶體管擊穿電壓的合格率和高檔品率，并改善器件性能，如降低漏電流，提高功率晶體管的放大系數(shù)等。
硅功率晶體管集電結(jié)的低擊穿、管道擊穿、多段擊穿等等是器件有源區(qū)內(nèi)局部擊穿所致。這些擊穿“點”絕大多數(shù)是生產(chǎn)在cb結(jié)近表面層內(nèi)，它們分布的寬度是cb結(jié)反偏下勢壘區(qū)所能達(dá)到的范圍;分布的深度是發(fā)射區(qū)磷擴散深度。將這些局部擊穿的“異常點”除掉，器件就可以恢復(fù)正常的擊穿特性。采取光刻和腐蝕的方法對沿cb結(jié)的表面層進行刻蝕，可將“異常點”除掉?？涛g方法如下a、按一般平面工藝，制造管芯，發(fā)射區(qū)磷擴散，進行一次氧化;
b、制作刻蝕溝槽的光刻版版的尺寸和形狀由晶體管基區(qū)圖形決定。如基區(qū)是矩形的，光刻版為矩形方框(如果是園形，則此板是個園環(huán))。矩形基區(qū)的光刻版如圖1所示。圖中虛線標(biāo)示基區(qū)的幾何尺寸。方框的寬度D＝D1+D2，它的尺寸大于cb結(jié)在最大反偏電壓的勢壘區(qū)寬度dB＝d1+d2，d1為在基區(qū)內(nèi)的勢壘區(qū)寬度;d2為在集電區(qū)內(nèi)的勢壘寬度。
D1＝d1+△S.(△S為光刻的套刻精度)D2＝d2+△S≈W+△S(W為外延層厚度)則有D＝D1+D2＝d1+W+2△S≈W+2△S這里d1和W相比，很小，可以忽略不計。利用該版在cb結(jié)的二氧化硅層上開出窗口，以便腐蝕顯露的硅，窗口的寬度即為D，它應(yīng)大于cb結(jié)在最大反偏壓下的勢壘區(qū)寬度dB，如圖2(a)所示;
c、腐蝕深度采用HNO3∶HF＝100∶5的腐蝕液，腐蝕硅，腐蝕的深度為發(fā)射極結(jié)結(jié)深Xje;如圖2(b)所示;
d、腐蝕時間由上述制出芯片的二氧化硅層用HF酸剝蝕掉后，用上述給出的腐蝕液腐蝕芯片，每腐蝕一段時間(以30秒為一次)，測一下芯片的放大系數(shù)，直到放大系數(shù)消失，這時腐蝕去的硅層厚度就是發(fā)射結(jié)深度Xje，腐蝕的總時間就是刻蝕時間;
c、表面鈍化采用低溫淀積法，或采用低溫(相對發(fā)射結(jié)擴散溫度而言)熱氧化法生長SiO2層，如圖2(c)所示。
f、制成管芯表面鈍化的管芯，開出引線孔，蒸鋁，反刻鋁，制成管芯，如圖2(d)所示。
本發(fā)明適于平面型高頻、超高頻或微波功率晶體管的制造。刻蝕溝槽的深度僅為發(fā)射極結(jié)的深度，仍是一種平面工藝，非常適用于大批量生產(chǎn)。它不僅可用于延伸電極或無延伸電極的高頻功率晶體管的制造，也可用于有高頻功率晶體管，高反壓晶體管的線性集成電路，功率集成電路和高反壓集成電路的制造。
采用本發(fā)明，可將平面型功率器件管芯生產(chǎn)的合格率從20～40%提高到70～90%以上;而擊穿電壓的高檔品率提高的更大，一般可從10%左右提高到60%以上。大幅度提高器件生產(chǎn)的合格率，經(jīng)濟效益極為明顯。如果按舊平面生產(chǎn)100萬只管芯，在基本不增加生產(chǎn)費用的情況下，可多生產(chǎn)100萬～300萬只管芯。每只按一元計算，可多收入100～300萬元;如果分裝成成品以后，經(jīng)濟效益又可增加一倍到兩倍。產(chǎn)品合格率提高，成本降低，可以降低售價，擴大應(yīng)用面，使電子整機廠獲得效益，擴大社會效益。
圖1為溝槽板示意圖圖2為工藝過程示意圖實施例13DK4，中功率高頻開關(guān)三極管延伸電極?？涛g溝槽寬度D＝20μm;刻蝕深度Xje＝1.5μm;刻蝕時間2分鐘;低溫淀積SiO2鈍化。結(jié)果見表1;
實施例23DK12，大功率開關(guān)三極管?？涛g溝槽寬度D＝40μm;刻蝕深度Xje＝5μm;刻蝕時間5分鐘;采用950℃，30分鐘熱氧化法生長SiO2層鈍化。結(jié)果見表1;
實施例33DA87，高反壓高頻功率三極管，具有分壓環(huán)結(jié)構(gòu)?？涛g溝槽寬度D＝30μm;刻蝕深度Xje＝7μm;刻蝕時間7分鐘;采用950℃，30分鐘熱氧化法生長SiO2鈍化層。圖3為刻蝕溝槽前后管芯BVceo值分布圖，圖3(a)為原有工藝制作的管芯BVceo值的分布圖，圖3(b)為采用本發(fā)明制作的管芯BVceo值的分布圖。圖中“＞”號表示BVceo＞200V，合格率測試結(jié)果見表1。
權(quán)利要求
1.硅平面型功率晶體管管芯制造方法，采用發(fā)射區(qū)磷擴散和一次氧化工藝制成管芯，其特征在于對制成的管芯采用光刻→腐蝕→鈍化工藝，方法如下a、光刻沿集電結(jié)在二氧化硅層上用光刻法開出窗口，窗口寬度應(yīng)大于集電結(jié)在最大反偏壓下的勢壘寬度，即D=W+2ΔS其中D為窗口寬度，W為外延層厚度，ΔS為光刻套刻精度。b、腐蝕采用HNO3∶HF=100∶5的腐蝕液，腐蝕深度為發(fā)射結(jié)結(jié)深。c、表面鈍化采用低溫淀積法或低溫?zé)嵫趸ㄉLSiO2層。
專利摘要
在對硅平面型功率晶體管管芯cb結(jié)低擊穿、管道擊穿、多段擊穿、大漏電，以及ce結(jié)穿通等產(chǎn)生原因的研究分析的基礎(chǔ)上，提出一種刻蝕溝槽和低溫鈍化相結(jié)合的刻槽硅平面型功率晶體管管芯制造技術(shù)。大幅度的提高功率晶體管管芯的合格率和高檔品率，并使整批管芯cb結(jié)擊穿電壓均一化，改善管芯電性能等。
文檔編號H01L21/18GK87102729SQ87102729
公開日1988年4月6日 申請日期1987年4月14日
發(fā)明者劉振茂, 張國威, 張鵬儉 申請人:哈爾濱工業(yè)大學(xué)導(dǎo)出引文BiBTeX, EndNote, RefMan