FinFET中的鰭間隔件保護的源極和漏極區(qū)的制作方法
【專利說明】F i nFET中的鰭間隔件保護的源極和漏極區(qū)
[0001]相關申請的交叉引用
[0002]該專利申請與2013年I月14日提交的標題為“半導體器件及其制造(Semiconductor Device and Fabricating the Same) ” 的代理人案號為 TSM12-0701 的美國專利申請第13/740,373號；2013年5月24日提交的標題為“半導體器件及其制造方法(Semiconductor Device and Method of Fabricating Same) ” 的代理人案號為
TSM13-0232/24061.2471 的美國專利第 13/902，322 號；2013 年_提交的標題為“XXXX”
的代理人案號為TSM13-1042的美國專利第13/xxx，xxx號；以及2013年9月3日提交的標題為“FinFET 器件及其制造方法(FinFET Device and Method of Fabricating Same)”的代理人案號為TSM12-0460的美國專利申請第14/017,036號相關，其全部內(nèi)容結合于此作為參考。
技術領域
[0003]本發(fā)明總體涉及半導體技術領域，更具體地，涉及FinFET中的鰭間隔件保護的源極和漏極區(qū)。
【背景技術】
[0004]半導體集成電路(IC)工業(yè)已經(jīng)經(jīng)歷了指數(shù)增長。IC材料和設計中的技術進步已經(jīng)產(chǎn)生了多代1C，其中，每一代都具有比前一代更小和更復雜的電路。在IC演化過程中，功能密度(即，每芯片區(qū)域的互連器件的個數(shù))普遍增大，而幾何尺寸(即，可以使用制造工藝產(chǎn)生的最小部件(或線))減小。這種按比例縮小工藝通常通過提高生產(chǎn)效率以及降低相關成本來提供益處。
[0005]這種按比例縮小也已經(jīng)增大了處理和制造IC的復雜性，并且為了實現(xiàn)這些進步，需要IC處理和制造中的類似的發(fā)展。例如，已經(jīng)引入了諸如鰭式場效應晶體管(FinFET)的三維晶體管以替代平面晶體管。雖然現(xiàn)有的FinFET器件及制造FinFET器件的方法通常已經(jīng)能夠滿足其預期的目的，但是它們不是在所有方面都完全令人滿意。期望該領域中的改進。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術中的問題，本發(fā)明提供了 1.一種集成電路器件，包括:半導體襯底；絕緣區(qū)，延伸到所述半導體襯底內(nèi)；半導體鰭，伸出于所述絕緣區(qū)之上，其中，所述絕緣區(qū)包括第一部分和第二部分，所述第一部分和所述第二部分位于所述半導體鰭的相對兩側(cè)上；柵極堆疊件，位于所述半導體鰭的頂面和側(cè)壁上；半導體區(qū)，連接至所述半導體鰭的末端，其中，所述半導體區(qū)包括:第一半導體區(qū)，由第一半導體材料形成，其中，所述第一半導體區(qū)包括具有小平面的頂面；以及第二半導體區(qū)，位于所述第一半導體區(qū)下面，其中，所述第二半導體區(qū)具有比所述第一半導體區(qū)更高的鍺濃度；以及鰭間隔件，位于所述第二半導體區(qū)的側(cè)壁上，其中，所述鰭間隔件與所述絕緣區(qū)的一部分重疊。
[0007]在上述集成電路器件中，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中，所述柵極間隔件連接至所述鰭間隔件。
[0008]在上述集成電路器件中，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中，所述柵極間隔件連接至所述鰭間隔件；所述柵極間隔件連續(xù)地連接至所述鰭間隔件，在所述柵極間隔件和所述鰭間隔件之間沒有界面，并且其中，所述柵極間隔件和所述鰭間隔件由相同的介電材料形成。
[0009]在上述集成電路器件中，其中，所述半導體鰭包括:頂部；以及底部，其中，所述底部的第一鍺百分比高于所述頂部的第二鍺百分比。
[0010]在上述集成電路器件中，其中，所述半導體鰭包括:頂部；以及底部，其中，所述底部的第一鍺百分比高于所述頂部的第二鍺百分比；所述半導體鰭的所述底部的寬度小于所述半導體鰭的所述頂部的寬度。
[0011]在上述集成電路器件中，還包括:硅條，所述硅條的相對邊緣與所述絕緣區(qū)的所述第一部分和所述第二部分的側(cè)壁接觸，其中，所述半導體鰭與所述硅條重疊。
[0012]在上述集成電路器件中，其中，所述鰭間隔件與所述絕緣區(qū)的所述第一部分重疊，所述鰭間隔件和所述絕緣區(qū)包括不同的介電材料。
[0013]根據(jù)本發(fā)明的另一個方面，提供了一種集成電路器件，包括:半導體襯底；絕緣區(qū)，延伸到所述半導體襯底內(nèi)；以及鰭式場效應晶體管(FinFET)，包括:第一硅鰭和第二硅鰭，位于所述絕緣區(qū)上方并且彼此平行；
[0014]柵極堆疊件，位于所述第一硅鰭的中間部分和所述第二硅鰭的中間部分上方；第一源極/漏極區(qū)和第二源極/漏極區(qū)，分別連接至所述第一硅鰭和所述第二硅鰭，其中，所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)位于所述柵極堆疊件的相同側(cè)上；以及鰭間隔件，位于所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)之間，其中，所述鰭間隔件的底面與所述絕緣區(qū)的頂面接觸。
[0015]在上述集成電路器件中，其中，所述絕緣區(qū)包括氧化物，并且所述鰭間隔件包括與所述氧化物物理接觸的氮化物。
[0016]在上述集成電路器件中，其中，所述鰭間隔件包括分別與所述第一源極/漏極區(qū)和所述第二源極/漏極區(qū)接觸的第一邊緣和第二邊緣，并且其中，所述鰭間隔件的邊緣部分的厚度大于所述鰭間隔件的中心部分的厚度。
[0017]在上述集成電路器件中，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中，所述柵極間隔件連接至所述鰭間隔件。
[0018]在上述集成電路器件中，還包括:柵極間隔件，位于所述柵極堆疊件的側(cè)壁上，其中，所述柵極間隔件連接至所述鰭間隔件；所述柵極間隔件連續(xù)地連接至所述鰭間隔件，在所述柵極間隔件和所述鰭間隔件之間沒有界面，并且其中，所述柵極間隔件和所述鰭間隔件由相同的介電材料形成。
[0019]在上述集成電路器件中，還包括:含鍺區(qū)，與所述第一硅鰭重疊；以及氧化硅區(qū)，位于所述含鍺區(qū)的相對兩側(cè)上并且與所述含鍺區(qū)接觸。
[0020]在上述集成電路器件中，還包括:含鍺區(qū)，與所述第一硅鰭重疊；以及氧化硅區(qū)，位于所述含鍺區(qū)的相對兩側(cè)上并且與所述含鍺區(qū)接觸；還包括:硅條，與所述硅鰭和所述含鍺區(qū)重疊，其中，所述硅條的相對側(cè)壁與所述絕緣區(qū)的側(cè)壁接觸。
[0021]根據(jù)本發(fā)明的又一個方面，提供了一種方法，包括:蝕刻半導體襯底以形成凹槽；填充所述凹槽以形成淺溝槽隔離(STI)區(qū)，其中，所述半導體襯底位于所述STI區(qū)之間的部分形成半導體條；將所述半導體條的頂部替換為:第一半導體層，具有第一鍺百分比；以及第二半導體層，位于所述第一半導體層上方，其中，所述第二半導體層具有低于所述第一鍺百分比的第二鍺百分比；對所述STI區(qū)開槽，其中，所述STI區(qū)的剩余部分的頂面上方的所述半導體條的一部分形成半導體鰭，所述半導體鰭包括所述第二半導體層；形成覆蓋所述半導體鰭的中間部分的柵極堆疊件；在所述柵極堆疊件的側(cè)壁上形成柵極間隔件；在所述半導體鰭的末端部分的側(cè)壁上形成鰭間隔件；對所述半導體鰭的所述末端部分開槽；以及在由開槽的所述半導體