值。
[0074]載流子勢壘層3和其他的載流子勢壘層35在該實施例中分別同類地、尤其是關于鋁含量和其應變同類地構成。勢壘作用通過提高載流子勢壘層的數(shù)量來改進。
[0075]不同于同類的設計方案，載流子勢壘層在圖4B中示出的實施例中隨著距有源區(qū)域20的距離增大具有更大的鋁含量進而具有較大的拉應變程度。
[0076]鋁含量越高，載流子勢壘層3或其他的載流子勢壘層35就能夠越強地分別滿足電子勢壘的作用。當然，在制造時超過臨界的層厚度進而以弛豫的形式的應變的減小的風險增大。優(yōu)選地，載流子勢壘層3以最低的鋁含量構成為，使得在工藝波動的情況下也不超過載流子勢壘層的臨界的層厚度。如果距有源區(qū)域更遠的鋁含量較高的載流子勢壘層35弛豫，那么至少通過最靠近有源區(qū)域的載流子勢壘層3確保載流子勢壘作用。
[0077]在圖4C中示出的實施例中，在相鄰的載流子勢壘層3、35之間分別設置有中間層31，其中中間層分別是壓應變的。所述中間層能夠設為用于，補償拉應變的載流子勢壘層3、35的應變，使得載流子勢壘層3、35的層厚度的總和也能夠高于臨界的層厚度。中間層31的厚度進而相鄰的載流子勢壘層之間的間距優(yōu)選在Inm和10nm之間，其中包括邊界值；尤其優(yōu)選在3nm和40nm之間，其中包括邊界值。此外，在中間層31的厚度最大為1nm的情況下，能夠利用量子效應。
[0078]用于不同的半導體芯片的輻射功率P的測量結(jié)果在圖5中示出，其中測量值80分別與具有載流子勢壘層的半導體本體相關并且測量值90與不具有載流子勢壘層的半導體本體相關。載流子勢壘層的厚度分別為15nm。
[0079]測量在溫度為100°C的情況下執(zhí)行。因為輻射功率P也與發(fā)射波長λ相關，為測量值分別記入波長相關的直線作為上限82或92、下限83或93和平均值81或91。將平均值進行比較，通過箭頭95示出，這樣得到輻射功率的23%的增長。在比較上限時，通過箭頭96示出，增長為14%。甚至在將具有載流子勢壘的四個半導體本體的平均值與不具有半導體勢壘的半導體本體的上限92相比的情況下，仍得出10%的增長。因此，測量證明，通過載流子勢壘層3能夠明顯地提高半導體芯片的效率。
[0080]在圖6Α至6D中示出沿著沉積方向ζ的電流密度j的變化曲線的模擬結(jié)果。模擬基于具有帶有20個量子阱并且發(fā)射波長為600nm的有源區(qū)域的半導體層序列。模擬分別與在溫度為100°C的情況下(圖6A和6B)和為20°C的情況下(圖6C和6D)的200A/cm2的電流密度有關。
[0081]圖6A和6C分別涉及沒有載流子勢壘的比較結(jié)構并且圖6B和6D涉及具有拉應變的1nm厚的載流子勢壘層作為電子勢壘的結(jié)構，其具有比第一勢壘區(qū)域的鄰接的材料的帶隙大40meV的帶隙。
[0082]曲線97和98分別示出對于空穴或電子的電流密度。在ζ = O時的曲線98的值除以所基于的為200A/cm2的電流密度分別描述電子在沒有復合的情況下穿過有源區(qū)域進而不促進輻射發(fā)射的份額。如果對所述值進行比較，那么能夠通過載流子勢壘層3，使所述份額在溫度為100°C的情況下從23.3%減小到20.9%并且在溫度為20°C的情況下從3.8%減小到3.2%。假定效率提高與減小的泄漏電流直接成比例，那么在100°C下得到例如3%的提高。然而，對于發(fā)射的輻射功率的實際上要期望的提高，還考慮所謂的光子循環(huán)因數(shù)。所述光子循環(huán)因數(shù)說明，光子在其離開半導體材料之前被吸收和被重新發(fā)射的頻率。因此在將損失從23.3%減小到20.9%并且典型的光子循環(huán)因數(shù)例如為5時，根據(jù)模擬，期望效率以因數(shù)((1-0.209)/1-0.233)) ~5 = 1.17、即以大約 17%提高。
[0083]因此模擬證明與在圖5中示出的測量的一致，使得通過設置拉應變的載流子勢壘層能夠明顯地改進輻射產(chǎn)生的效率。此外，能夠?qū)崿F(xiàn)改進，而不必對用于半導體芯片的常見的制造方法進行大的改變。
[0084]本專利申請要求德國專利申請102012107795.9的優(yōu)先權，其公開內(nèi)容通過參引并入本文。
[0085]本發(fā)明不通過根據(jù)實施例進行的描述局限于此。更確切地說，本發(fā)明包括任意新的特征以及特征的任意組合，這尤其是包含在權利要求中的特征的任意組合，即使所述特征或所述組合本身沒有詳盡地在權利要求或?qū)嵤├忻枋鰰r也如此。
【主權項】
1.一種光電子半導體本體(I)，所述光電子半導體本體具有半導體層序列(2)，所述半導體層序列具有設為用于產(chǎn)生輻射的有源區(qū)域(20)、第一勢壘區(qū)域(21)和第二勢壘區(qū)域(22)，其中 -所述有源區(qū)域設置在所述第一勢壘區(qū)域和所述第二勢壘區(qū)域之間；并且 -在所述第一勢壘區(qū)域中設置有至少一個載流子勢壘層(3)，所述載流子勢壘層是拉應變的。
2.根據(jù)權利要求1所述的光電子半導體本體，其中所述載流子勢壘層的相對晶格失配在0.2%和I %之間，其中包括邊界值。
3.根據(jù)權利要求1或2所述的光電子半導體本體，其中所述有源區(qū)域基于材料體系AlxInyGai_x_yP，其中O彡X彡1，0彡y彡I并且x+y彡I并且所述載流子勢壘層具有Al含量X，其中0.52彡X彡0.7。
4.根據(jù)上述權利要求中任一項所述的光電子半導體本體，其中所述載流子勢壘層具有與鄰接于所述載流子勢壘層的兩側(cè)的材料相比更高的Al含量。
5.根據(jù)上述權利要求中任一項所述的光電子半導體本體，其中鄰接于所述載流子勢壘層的材料不具有嫁或者具有的嫁含量最聞為5%。
6.根據(jù)上述權利要求中任一項所述的光電子半導體本體，其中所述載流子勢壘層具有在Inm和25nm之間的厚度，其中包括邊界值。
7.根據(jù)上述權利要求中任一項所述的光電子半導體本體，其中所述第一勢壘區(qū)域具有至少一個其他的拉應變的載流子勢壘層(35)。
8.根據(jù)權利要求7所述的光電子半導體本體，其中所述第一載流子勢壘層與所述其他的載流子勢壘層彼此間隔開3nm和200nm之間，其中包括邊界值。
9.根據(jù)權利要求7所述的光電子半導體本體，其中所述第一載流子勢壘層與所述其他的載流子勢壘層彼此間隔開50nm和200nm之間，其中包括邊界值。
10.根據(jù)權利要求7所述的光電子半導體本體，其中所述第一載流子勢壘層和所述其他的載流子勢壘層彼此間隔開3nm和10nm之間，其中包括邊界值。
11.根據(jù)權利要求7至10中任一項所述的光電子半導體本體，其中所述其他的載流子勢壘層與所述載流子勢壘層相比距所述有源區(qū)域更遠并且具有與所述載流子勢壘層相比更高的Al含量。
12.根據(jù)權利要求7至11中任一項所述的光電子半導體本體，其中在所述載流子勢壘層和所述其他的載流子勢壘層之間設置有中間層(31)，其中所述中間層是壓應變的。
13.根據(jù)上述權利要求中任一項所述的光電子半導體本體，其中所述有源區(qū)域具有帶有至少一個量子層(201)的量子結(jié)構并且所述載流子勢壘層距所述量子結(jié)構的最靠近所述載流子勢壘層的量子層1nm和900nm之間，其中包括邊界值。
14.一種具有根據(jù)上述權利要求中任一項所述的光電子半導體本體的光電子半導體芯片，其中所述半導體本體設置在載體(5)上。
15.根據(jù)權利要求14所述的光電子半導體芯片，其中在所述光電子半導體本體和所述載體之間設置有金屬的鏡層(72)。
【專利摘要】提出一種光電子半導體本體(1)，所述半導體本體具有帶有設為用于產(chǎn)生輻射的有源區(qū)域(20)、第一勢壘區(qū)域(21)和第二勢壘區(qū)域(22)的半導體層序列(2)。有源區(qū)域(20)設置在第一勢壘區(qū)域(21)和第二勢壘區(qū)域(22)之間。在第一勢壘區(qū)域(21)中設置有至少一個載流子勢壘層(3)，所述載流子勢壘層是拉應變的。此外，提出一種具有這樣的半導體本體的半導體芯片(10)。
【IPC分類】H01L33-30, H01L33-14
【公開號】CN104584242
【申請?zhí)枴緾N201380044391
【發(fā)明人】伊瓦爾·通林, 延斯·埃貝克, 伊內(nèi)斯·皮聰卡
【申請人】歐司朗光電半導體有限公司
【公開日】2015年4月29日
【申請日】2013年8月8日
【公告號】DE102012107795A1, US20150200328, WO2014029633A1