集成電路的電容的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電容的結(jié)構(gòu)，且特別是有關(guān)于一種集成電路的電容的結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的進(jìn)步，集成電路已成為電子裝置中重要的組件。其中，在集成電路中配置內(nèi)嵌的電容，常是晶體電路中的重要構(gòu)件。然而，要在集成電路中配置具有足夠大電容值的電容，經(jīng)常耗去集成電路很大的布局面積，也因此，在集成電路的成本的考慮下，如何在集成電路中建構(gòu)一個(gè)具有足夠大電容值的內(nèi)嵌電容成為該領(lǐng)域設(shè)計(jì)者所重視的一個(gè)課題。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種本發(fā)明提供一種集成電路的電容，利用有限的面積來(lái)提供更大電容值。
[0004]本發(fā)明提供的集成電路的電容包括基底層、第一電容以及第二電容，第一電容配置在基底層中。第二電容配置在第一電容上并至少部份覆蓋第一電容。其中，第一電容的第一電極耦接至第二電容的第一電極，且第一電容的第二電極耦接至第二電容的第二電極。
[0005]基于上述，本發(fā)明通過(guò)在集成電路中，利用不同的材質(zhì)來(lái)在基底層的同一垂直延伸的方向上進(jìn)行多個(gè)電容的布局，并通過(guò)將這些電容進(jìn)行并連，以有效的在固定的區(qū)域中，可以提供足夠大電容值的電容。如此一來(lái)，集成電路中的內(nèi)嵌電容可以不會(huì)占去過(guò)大的布局面積而影響成本。
[0006]為讓本發(fā)明之上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0007]圖1繪示本發(fā)明一實(shí)施例的集成電路的電容的示意圖。
[0008]圖2繪示圖1所示的集成電路的電容的等效電路圖。
[0009]圖3繪示本發(fā)明另一實(shí)施例的集成電路的電容的等效電路圖。
[0010]圖4A以及4B分別繪示本發(fā)明另一實(shí)施例的集成電路的電容的上視圖及剖面圖。
[0011]圖5繪示本發(fā)明再一實(shí)施例的晶體管電容的一實(shí)施方式。
[0012]圖6A以及圖6B分別繪示本發(fā)明再一實(shí)施例的集成電路的電容的剖面圖以及等效電路圖。
[0013]其中，附圖標(biāo)記說(shuō)明如下:
[0014]100、300、600:集成電路的電容
[0015]110、510、710:基底層
[0016]120、320、620、720:第一電容
[0017]130、330、630、730:第二電容
[0018]E11、E21:第一電極
[0019]E12、E22:第二電極
[0020]Tl?TN:晶體管
[0021]S:源極
[0022]D:漏極
[0023]G:閘極
[0024]C1、C2:接觸窗
[0025]A-A’:線段
[0026]Mll?M36:金屬圖案
[0027]500:晶體管電容
[0028]520,530:井區(qū)
[0029]541、542:參雜區(qū)
[0030]550:多晶娃層
【具體實(shí)施方式】
[0031]請(qǐng)參照?qǐng)D1，圖1繪示本發(fā)明一實(shí)施例的集成電路的電容的示意圖。集成電路的電容100包括基底層110、第一電容120以及第二電容130。第一電容120配置在基底層110中，第二電容130則配置在第一電容120上。并且，第二電容130至少部份覆蓋第一電容120。此外，請(qǐng)同步參照?qǐng)D2繪示的圖1所示的集成電路的電容的等效電路圖。其中，第一電容120具有第一電極Ell以及第二電極E12，而第二電容120則具有第一電極E21以及第二電極E22。并且，第一電容120的第一電極Ell耦接至第二電容130的第一電極E21，且第一電容120的第二電極E12耦接至第二電容130的第二電極E22。
[0032]值得注意的是，在圖1中，第二電容130可以完全或是部份的覆蓋第一電容120的上表面。重點(diǎn)是，第一電容120與第二電容130是相互重迭于基底層110上的,如此一來(lái)，第二電容130的布局不用通過(guò)多余的集成電路的區(qū)域來(lái)進(jìn)行，可有效節(jié)省布局空間。再者，第一電容120以及第二電容130是相互并連耦接的，因此，電容100所提供的電容值可以有效的增大。
[0033]另外，在本實(shí)施例中，第一電容120并不限定其材質(zhì)。第一電容120可以利用半導(dǎo)體制程中可形成電容的各種材質(zhì)來(lái)建構(gòu)，例如，晶體管電容、接面電容(junct1ncapacitor)或是金屬-絕緣層_金屬(MIM)電容。
[0034]以下請(qǐng)參照?qǐng)D3，圖3繪示本發(fā)明另一實(shí)施例的集成電路的電容的等效電路圖。在本實(shí)施例中，集成電路的電容300包括相互并連的第一電容320以及第二電容330。其中，第一電容320是由晶體管Tl所構(gòu)成的晶體管電容。其中，晶體管Tl的源極S以及漏極D相互稱接已成為第一電容320的第一電極Ell,而晶體管Tl的閘極G則成為第一電容320的第二電極E12。
[0035]關(guān)于圖3的集成電路的電容300的結(jié)構(gòu)，請(qǐng)參照?qǐng)D4A以及4B，圖4A以及4B分別繪示圖3的集成電路的電容的上視圖及剖面圖。在圖4A中，第二電容330由金屬圖樣331以及332交錯(cuò)布局而成，其中的金屬圖樣331形成第二電容330的第一電極E21，而金屬圖樣332則形成第二電容330的第二電極E22。
[0036]第二電容330的第一電極E21以及第二電容330的第二電極E22覆蓋在第一電容320上。而第二電容330的第一電極E21可通過(guò)多數(shù)個(gè)接觸窗(contact window) Cl來(lái)與第一電容320的第一電極相耦接，而第二電容330的第二電極E22則可通過(guò)多數(shù)個(gè)接觸窗C2來(lái)與第一電容320的第二電極相耦接。
[0037]圖4B繪示依據(jù)圖4A的線段A_A’的集成電路的電容300的剖面圖。其中，第二電容330包括由分布于不同金屬層的多個(gè)金屬圖案Ml I?M36所構(gòu)成。其中，金屬圖案Ml I?M15分布在最頂層的金屬層中，金屬圖案M21?M26則分布在第二金屬層,金屬圖案M31?M36則分布在最底的金屬層中。在本實(shí)施例中,相同金屬層中的相鄰的金屬圖案是相互物理性隔離的，并且，在金屬圖案Mll?M15中，金屬圖案M11、M13、M15相互耦接以形成第二電容330的第一電極，而金屬圖案M12及M14相互耦接以形成第二電容330的第二電極。另夕卜，在金屬圖案M21?M26中，金屬圖案M21、M23、M15相互耦接以形成第二電容330的第二電極，而金屬圖案M22、M24、M26相互耦接以形成第二電容330的第一電極。并且，在金屬圖案M31?M36中，金屬圖案M31、M33、M35相互耦接以形成第二電容330的第一電極，而金屬圖案M32、M34、M36相互耦接以形成第二電容330的第二電極。第二電容330為金屬-絕緣層-金屬(MM)電容。
[0038]附帶一提的，在圖4B中的多個(gè)金屬層中間包括多個(gè)絕緣層，并用以隔離各金屬層。
[0039]當(dāng)然，圖3實(shí)施例的第一電容320利用晶體管電容來(lái)建構(gòu)僅只是一個(gè)范例，不用以限縮本發(fā)明的范疇。第一電容320也可以利用其他半導(dǎo)體制程中所提供的材質(zhì)來(lái)形成。
[0040]接著請(qǐng)參照?qǐng)D5，圖5繪示本發(fā)明實(shí)施例的晶體管電容的一實(shí)施方式。晶體管電容500包括基底層510、第一井區(qū)520、第二井區(qū)530、參雜區(qū)541及542以及多晶硅層550。第一井區(qū)520形成在基底層510，第二井區(qū)530形成在第一井區(qū)520中，參雜區(qū)541、542則形成在第二井區(qū)530的兩個(gè)不同的區(qū)域中以分別形成晶體管的漏極以及源極。多晶硅層550覆蓋在參雜區(qū)541以及542間的區(qū)域中以形成晶體管的閘極。
[0041 ] 參雜區(qū)541、542相互連接以成為晶體管電容500的第一電極El I，多晶硅層550則為晶體管電容500的第二電極E12。在本實(shí)施方式中，晶體管電容500的第一電極Ell以及第二電極E12可以任意的被連接到不同的電壓準(zhǔn)位上。
[0042]在本實(shí)施方式中，其中，基底層510可以為P型基底層，第一井區(qū)520可以為N型井區(qū)，第二井區(qū)530可以為P型井區(qū)，參雜區(qū)541、542則可以為N型參雜區(qū)。
[0043]請(qǐng)注意，圖5的晶體管電容僅只是一個(gè)范例，本發(fā)明的第一電容并不限于利用此種晶體管電容來(lái)實(shí)施。
[0044]請(qǐng)參照?qǐng)D6A以及圖6B，圖6A以及圖6B分別繪示本發(fā)明再一實(shí)施例的集成電路的電容的剖面圖以及等效電路圖。在圖6A以及圖6B中，集成電路的電容600的第一電容620可以利用多個(gè)并連的晶體管Tl?TN所構(gòu)成的晶體管電容來(lái)實(shí)施。其中，晶體管Tl?TN的閘極相互連接以形成第一電容620的第二電極，晶體管Tl?TN的源極以及漏極相互連接以形成第一電容620的第一電極,并通過(guò)第一電極及第二電極與第二電容630并連。
[0045]綜上所述，本發(fā)明利用在集成電路相同垂直方向的區(qū)域中，利用堆棧的方式形成多個(gè)相互并連的電容，有效的在有限的區(qū)域內(nèi)，提升集成電路內(nèi)電容的電容值。如此一來(lái)，可降低集成電路的電容所占的布局面積，有效降低產(chǎn)品的成本。
【主權(quán)項(xiàng)】
1.一種集成電路的電容，其特征在于，包括: 基底層； 第一電容，配置在該基底層中；以及 第二電容，配置在該第一電容上并至少部份覆蓋該第一電容， 其中該第一電容的第一電極耦接至該第二電容的第一電極，且該第一電容的第二電極耦接至該第二電容的第二電極。
2.根據(jù)權(quán)利要求1的集成電路的電容，其中該第一電容為一晶體管電容，該晶體管電容包括一晶體管，該晶體管具有源極、漏極以與門(mén)極，該晶體管的源極以及漏極相互耦接并成為該第一電容的第一電極，該晶體管的閘極則為該第一電容的第二電極。
3.根據(jù)權(quán)利要求2的集成電路的電容，其中該晶體管包括: 弟一井區(qū)，形成在該基底層中； 第二井區(qū)，形成在該第一井區(qū)中； 第一參雜區(qū)，形成在該第二井區(qū)中； 第二參雜區(qū)，形成在該第二井區(qū)中；以及 多晶硅層，覆蓋在該第一參雜區(qū)以及該第二參雜區(qū)間的區(qū)域中； 其中，該第一參雜區(qū)形成該晶體管的源極，該第二參雜區(qū)形成該晶體管的漏極，該多晶硅層形成該晶體管的閘極。
4.根據(jù)權(quán)利要求3的集成電路的電容，其中該基底層為P型基底層，該第一井區(qū)為N型井區(qū)，該第二井區(qū)為P型井區(qū)，該第一及該第二參雜區(qū)為N型參雜區(qū)。
5.根據(jù)權(quán)利要求1的集成電路的電容，其中該第一電容為一晶體管電容，該晶體管電容包括多數(shù)個(gè)晶體管，各該晶體管具有源極、漏極以與閘極，該些晶體管的源極以及漏極相互耦接以形成該第一電容的第一電極，該些晶體管的閘極相互耦接以形成該第一電容的第二電極。
6.根據(jù)權(quán)利要求1的集成電路的電容，其中該第二電容為金屬-絕緣層-金屬電容。
7.根據(jù)權(quán)利要求6的集成電路的電容，其中該第二電容包括: 多數(shù)個(gè)金屬層，各該金屬層具有多數(shù)個(gè)金屬圖案，該些金屬圖案的多數(shù)個(gè)第一部份金屬圖案相互耦接以形成該第二電容的第一電極，該金屬圖案的多數(shù)個(gè)第二部份金屬圖案相互耦接以形成該第二電容的第一電極。
8.根據(jù)權(quán)利要求7的集成電路的電容，其中該第二電容還包括: 多數(shù)個(gè)絕緣層，各該絕緣層配置在該些金屬層中相鄰的二金屬層間。
9.根據(jù)權(quán)利要求7的集成電路的電容，其中各該金屬層中的相鄰的金屬圖案彼此相互物理性隔離。
10.根據(jù)權(quán)利要求1的集成電路的電容，其中該第一電容為接面電容或氧化硅-氮化硅-氧化硅電容。
【專(zhuān)利摘要】本發(fā)明提供一種集成電路的電容，集成電路的電容包括基底層、第一電容以及第二電容，第一電容配置在基底層中。第二電容配置在第一電容上并至少部份覆蓋第一電容。其中，第一電容的第一電極耦接至第二電容的第一電極，且第一電容的第二電極耦接至第二電容的第二電極。
【IPC分類(lèi)】H01L29-92, H01L27-02
【公開(kāi)號(hào)】CN104617091
【申請(qǐng)?zhí)枴緾N201310535947
【發(fā)明人】葉潤(rùn)林, 廖偉智
【申請(qǐng)人】華邦電子股份有限公司
【公開(kāi)日】2015年5月13日
【申請(qǐng)日】2013年11月1日