用于溝槽側(cè)壁平坦化的硅蝕刻的方法
【專利說明】用于溝槽側(cè)壁平坦化的括蝕刻的方法
[0001] 相關(guān)申請(qǐng)案的交叉引用
[000引 本申請(qǐng)案主張于2012年8月27日提出申請(qǐng)的標(biāo)題為"MET冊(cè)D OF SILICON ETCH FOR TRENCH SIDEWA化SMOOTHING"的美國(guó)臨時(shí)申請(qǐng)案第61/693, 601號(hào)及于2013年3月8 日提出申請(qǐng)的標(biāo)題為"MET冊(cè)D OF SILICON ETCH FOR TRENCH SIDEWA化 SMOOTHING"的美 國(guó)臨時(shí)申請(qǐng)案第61/775, 135號(hào)的優(yōu)先權(quán)權(quán)益，上述申請(qǐng)案出于所有目的W全文引用的方 式并入本文。
[000引背景 1)技術(shù)領(lǐng)域
[0004] 本發(fā)明的實(shí)施例是關(guān)于半導(dǎo)體處理的領(lǐng)域，且特定言之，是關(guān)于用于溝槽側(cè)壁平 坦化的娃蝕刻的方法。
[0005] 2)相關(guān)技術(shù)的描述
[0006] 對(duì)具有較高效能及增加特征的較小且較輕電子裝置的需求推動(dòng)了設(shè)計(jì)有直通娃 穿孔（t虹OU曲 silicon via ;TSV)的S維（3D)集成電路（integrated cir州its ; 1C)的義 用。TSV是穿過半導(dǎo)體晶圓中諸層的電氣連接。盡管對(duì)TSV的關(guān)注增加，但是對(duì)TSV的采用 已減緩，因?yàn)椋ɡ纾┐嬖诟叱杀炯芭c大批量制造相關(guān)聯(lián)的挑戰(zhàn)。一個(gè)此類挑戰(zhàn)包括產(chǎn)生 具有平坦側(cè)壁的TSV溝槽。具有平坦側(cè)壁的溝槽大體上更加穩(wěn)固且可有效地用諸如介電質(zhì) 及金屬的材料填充該等溝槽。相比之下，具有粗趟側(cè)壁（例如，扇形側(cè)壁）的溝槽可造成無 效的填充，導(dǎo)致良率下降及長(zhǎng)期裝置可靠性問題。不幸的是，TSV蝕刻的現(xiàn)有方法產(chǎn)生具有 粗趟側(cè)壁的溝槽及/或?qū)Υ笈恐圃觳粚?shí)用。影響對(duì)TSV的采用的另一因素包括執(zhí)行等離 子體蝕刻的成本，該成本受（例如）總娃蝕刻速率的影響。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的一或更多個(gè)實(shí)施例是針對(duì)用于溝槽側(cè)壁平坦化的娃蝕刻的方法。在一個(gè) 實(shí)施例中，一種經(jīng)由等離子體蝕刻平坦化半導(dǎo)體晶圓中形成的溝槽側(cè)壁的方法設(shè)及在處理 腔室中利用基座支撐半導(dǎo)體晶圓。該方法包括將氣氣及第二氣體引入處理腔室。在一個(gè)實(shí) 施例中，第二氣體為氧。在另一實(shí)施例中，第二氣體為聚合氣體。該方法包括輸送功率至處 理腔室W自氣氣及第二氣體產(chǎn)生等離子體，自第二氣體產(chǎn)生的等離子體在溝槽的側(cè)壁上形 成保護(hù)層。該方法進(jìn)一步包括利用自氣氣產(chǎn)生的等離子體定向蝕刻半導(dǎo)體晶圓，W平坦化 具有保護(hù)層的溝槽的側(cè)壁。
[000引在一個(gè)實(shí)施例中，一種用于平坦化半導(dǎo)體晶圓中經(jīng)由等離子體蝕刻形成的溝槽側(cè) 壁的等離子體蝕刻系統(tǒng)包括等離子體蝕刻腔室及在等離子體蝕刻腔室中支撐半導(dǎo)體晶圓 的基座。該系統(tǒng)包括一或多種氣體源，W將氣氣及第二氣體引入等離子體蝕刻腔室。該系 統(tǒng)包括電源，W輸送功率至等離子體蝕刻腔室W自氣氣及第二氣體產(chǎn)生等離子體，自第二 氣體產(chǎn)生的等離子體在半導(dǎo)體晶圓中的溝槽的側(cè)壁上形成保護(hù)層。等離子體蝕刻腔室將利 用自氣氣產(chǎn)生的等離子體定向蝕刻半導(dǎo)體晶圓W平坦化具有保護(hù)層的溝槽的側(cè)壁。
[0009] 在一個(gè)實(shí)施例中，一種蝕刻半導(dǎo)體晶圓w產(chǎn)生具有平坦側(cè)壁的溝槽的方法設(shè)及利 用包含氣氣的一或更多種第一處理氣體等離子體蝕刻半導(dǎo)體晶圓。該方法包括利用包含氣 氣及聚合氣體的一或更多種第二處理氣體同時(shí)執(zhí)行沉積及等離子體蝕刻半導(dǎo)體晶圓。該方 法設(shè)及利用包含聚合氣體的一或更多種第=處理氣體執(zhí)行沉積。
【附圖說明】
[0010] 圖1為圖示具有不同側(cè)壁粗趟度的TSV樣本的漏電流的溫度相依性的現(xiàn)有技術(shù) 圖。
[0011] 圖2為根據(jù)一實(shí)施例經(jīng)由等離子體蝕刻平坦化在半導(dǎo)體晶圓中形成的溝槽側(cè)壁 的方法的流程圖。
[0012] 圖3為根據(jù)一實(shí)施例在遮罩移除之后執(zhí)行的側(cè)壁平坦化前后溝槽側(cè)壁輪廓的影 像。
[0013] 圖4為根據(jù)一實(shí)施例在遮罩移除之后執(zhí)行的側(cè)壁平坦化前后溝槽側(cè)壁輪廓的影 像。
[0014] 圖5為根據(jù)一實(shí)施例在遮罩移除之前執(zhí)行的側(cè)壁平坦化之后溝槽側(cè)壁輪廓的影 像。
[0015] 圖6為根據(jù)一實(shí)施例在溝槽形成期間平坦化溝槽側(cè)壁的方法的流程圖。
[0016] 圖7圖示根據(jù)一實(shí)施例圖示在溝槽形成期間用于原位扇形移除的標(biāo)準(zhǔn)化沉積/蝕 刻氣體比率及沉積/蝕刻時(shí)間比率的圖形。
[0017] 圖8為根據(jù)一實(shí)施例W不同沉積/蝕刻步驟時(shí)間產(chǎn)生的溝槽側(cè)壁輪廓的影像。
[0018] 圖9為根據(jù)一實(shí)施例的具有垂直及錐形輪廓及平坦側(cè)壁的溝槽的影像。
[0019] 圖10為圖示根據(jù)一實(shí)施例針對(duì)有扇形與無扇形的穿孔溝槽的標(biāo)準(zhǔn)化比較處理時(shí) 間的圖形。
[0020] 圖11圖示根據(jù)本發(fā)明的一實(shí)施例可執(zhí)行用于溝槽側(cè)壁平坦化的娃蝕刻的方法的 系統(tǒng)。
[0021] 圖12圖示根據(jù)本發(fā)明的一實(shí)施例的示例性電腦系統(tǒng)的方塊圖。
【具體實(shí)施方式】
[0022] 本發(fā)明描述用于產(chǎn)生平坦溝槽側(cè)壁的娃蝕刻的系統(tǒng)及方法。"平坦側(cè)壁"指實(shí)質(zhì) 上平坦且無大扇形或其他粗趟特征的側(cè)壁。"平坦側(cè)壁"仍可包括一些粗趟度，諸如小扇形 (例如，具有小于約5nm的大小的扇形）。根據(jù)實(shí)施例，本文所描述的蝕刻的方法可事實(shí)上 消除扇形而不影響其他輪廓屬性及不實(shí)質(zhì)上影響處理時(shí)間。本發(fā)明的一些實(shí)施例是關(guān)于在 溝槽形成之后平坦化粗趟溝槽側(cè)壁，而其他實(shí)施例是關(guān)于在溝槽形成期間產(chǎn)生平坦溝槽側(cè) 壁。舉例而言，在一個(gè)實(shí)施例中，方法包括定向蝕刻半導(dǎo)體晶圓或娃基板W平坦化使用導(dǎo)致 粗趟側(cè)壁的Bosch工藝或其他蝕刻工藝產(chǎn)生的娃溝槽的粗趟側(cè)壁。定向蝕刻娃可包括在蝕 刻側(cè)壁W移除扇形的同時(shí)自氣氣及另一氣體產(chǎn)生等離子體，該等離子體在溝槽的側(cè)壁上形 成保護(hù)層。
[0023] 在另一實(shí)施例中，利用一工藝產(chǎn)生具有平坦側(cè)壁的溝槽，該工藝包括利用包括氣 氣及聚合氣體的處理氣體同時(shí)執(zhí)行沉積及等離子體蝕刻。該等技術(shù)可使得能夠針對(duì)不期望 粗趟側(cè)壁的任何應(yīng)用產(chǎn)生具有平坦側(cè)壁的溝槽。舉例而言，本發(fā)明的實(shí)施例可使得對(duì)于介 電質(zhì)及金屬材料填充更加穩(wěn)固的TSV溝槽能夠改良良率及長(zhǎng)期可靠性。
[0024] 在W下描述中，闡述了眾多具體細(xì)節(jié)（諸如具體等離子體處理），W便提供對(duì)本發(fā) 明的實(shí)施例的透徹理解。對(duì)本領(lǐng)域技術(shù)人員將顯而易見的是，可無需該等具體細(xì)節(jié)實(shí)踐本 發(fā)明的實(shí)施例。在其他情況下，并未詳細(xì)描述諸如用于光阻劑遮罩形成的光刻圖案化及顯 影技術(shù)的公知方面，W免不必要地模糊本發(fā)明的實(shí)施例。下文所描述的實(shí)例大體上是關(guān)于 蝕刻娃基板，然而，本發(fā)明的實(shí)施例可用于在其他材料基板中產(chǎn)生平坦溝槽壁。此外，應(yīng)理 解，圖式中所示的各種實(shí)施例為說明性表示且不必按比例繪制。
[0025] 圖1為圖示具有不同側(cè)壁粗趟度的TSV樣本的漏電流的溫度相依性的現(xiàn)有技術(shù) 圖。圖1中的圖形101包括來自W下論文的數(shù)據(jù)；"Comparative s1:udy of side-wall roughness effects on leakage currents in through-silicon via interconnects (直 通娃穿孔互連中漏電流上的側(cè)壁粗趟度效應(yīng)的比較性研究）"，作者；化kamura，T.; Kitada, H. ；Mizushima, Y. ；Maeda, N. ；Fujimoto, K.;及0化3, T.，3D Systems Integration Conference (3DIC)，20111 邸E International, vol.，no.，第 1 頁(yè)、第 4 頁(yè)，2012 年 1 月 31 日至2012年2月2日。圖形101圖示自樣本所量測(cè)的漏電流，該等樣本包括W四乘四排列 及偏壓為10V的多個(gè)TSV。線102擬合至針對(duì)具有扇形