Esd保護(hù)器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別是涉及一種ESD保護(hù)器件。
【背景技術(shù)】
[0002]靜電是一種客觀的自然現(xiàn)象，產(chǎn)生的方式多種，如接觸、摩擦、電器間感應(yīng)等。靜電的特點(diǎn)是長時(shí)間積聚、高電壓、低電量、小電流和作用時(shí)間短的特點(diǎn)。靜電在多個(gè)領(lǐng)域造成嚴(yán)重危害。摩擦起電和人體靜電是電子工業(yè)中的兩大危害，常常造成電子電器產(chǎn)品運(yùn)行不穩(wěn)定，甚至損壞。ESD是20世紀(jì)中期以來形成的以研究靜電的產(chǎn)生、危害及靜電防護(hù)等的學(xué)科，國際上習(xí)慣將用于靜電防護(hù)的器材統(tǒng)稱為ESD。
[0003]高壓SCR (可控硅)結(jié)構(gòu)因?yàn)槠鋸?qiáng)泄放電流能力，常用作高壓1的ESD保護(hù)器件。常規(guī)的高壓SCR結(jié)構(gòu)如圖1所示，常規(guī)SCR結(jié)構(gòu)一般由做在高壓N阱(HVNW)中的接靜電端的N+擴(kuò)散區(qū)/P+擴(kuò)散區(qū)和做在高壓P阱(HVPW)中的接地端的N+擴(kuò)散區(qū)/P+擴(kuò)散區(qū)組成。這種SCR結(jié)構(gòu)的一般在高壓N阱/高壓P阱結(jié)擊穿后觸發(fā)開啟，而高壓N阱/高壓P阱結(jié)的擊穿電壓較高，因此該SCR結(jié)構(gòu)的觸發(fā)電壓較高而且不容易控制和調(diào)節(jié)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種易于調(diào)節(jié)開啟電壓，比現(xiàn)有SCR結(jié)構(gòu)開啟電壓低的ESD保護(hù)器件。
[0005]為解決上述技術(shù)問題本發(fā)明的ESD保護(hù)器件，包括:共用一 P型襯底的一 LDPMOS(P型橫向擴(kuò)散金屬氧化物半導(dǎo)體)結(jié)構(gòu)和一 SCR結(jié)構(gòu)；
[0006]所述LDPMOS包括:第一高壓N阱I上部的第一 N+擴(kuò)散區(qū)5作為該LDPMOS的源極，第一高壓N阱I上部的第一 P+擴(kuò)散區(qū)6作為該LDPMOS的接出端，覆蓋于第一高壓N阱I和第一高壓P阱2上方的多晶硅柵作為LDPMOS的柵極，第一高壓P阱2上部的第二 P+擴(kuò)散區(qū)8作為該LDPMOS的漏極；
[0007]所述SCR結(jié)構(gòu)包括:第二高壓N阱3上部的第二 N+擴(kuò)散區(qū)9和第三P+擴(kuò)散區(qū)10，第二高壓P阱4上部的第四P+擴(kuò)散區(qū)11、第三N+擴(kuò)散區(qū)12和第五P+擴(kuò)散區(qū)13 ；
[0008]所述LDPMOS其源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端，其柵極與源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端；
[0009]所述SCR結(jié)構(gòu)的第二 N+擴(kuò)散區(qū)9和第三P+擴(kuò)散區(qū)10與所述LDMOS的源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端；
[0010]所述SCR結(jié)構(gòu)的第三N+擴(kuò)散區(qū)12和第五P+擴(kuò)散區(qū)13共接并接至接地端；第四P+擴(kuò)散區(qū)11與所述LDPMOS的漏極共接。
[0011]本發(fā)明通過一高壓LDPMOS的觸發(fā)來開啟較難觸發(fā)的SCR結(jié)構(gòu)，達(dá)到使觸發(fā)電壓便于調(diào)控且ESD泄放能力增強(qiáng)強(qiáng)的效果。一般LDMOS的擊穿電壓比其本身結(jié)的擊穿電壓要低，而且LDMOS的擊穿電壓可以通過飄逸區(qū)長度、場板長度等參數(shù)調(diào)節(jié)；并且可以通過柵極(gate)接電阻電容等實(shí)現(xiàn)LDMOS的觸發(fā)電壓低于本身的擊穿電壓，高壓SCR結(jié)構(gòu)雖然觸發(fā)開啟電壓較高，雖然其本身的ESD能力較強(qiáng)但難于調(diào)節(jié)。本發(fā)明綜合了上述兩種結(jié)構(gòu)的優(yōu)點(diǎn)，器件的開啟電壓由開啟電壓較低的LDPMOS決定，ESD能力由SCR結(jié)構(gòu)決定。本發(fā)明形成一種易于調(diào)節(jié)開啟電壓，比現(xiàn)有SCR結(jié)構(gòu)開啟電壓低的ESD保護(hù)器件。
【附圖說明】
[0012]下面結(jié)合附圖與【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0013]圖1是一種現(xiàn)有SCR結(jié)構(gòu)示意圖。
[0014]圖2是本發(fā)明一實(shí)施例的結(jié)構(gòu)示意圖。
[0015]圖3是本發(fā)明實(shí)施例的等效電路圖。
[0016]附圖標(biāo)記說明
[0017]Psub 是P型襯底
[0018]I 是第一高壓N阱
[0019]2是第一高壓P阱
[0020]3 是第二高壓N阱
[0021]4 是第二高壓P阱
[0022]5 是第一 N+擴(kuò)撒區(qū)
[0023]6 是第一 P+擴(kuò)散區(qū)
[0024]7是多晶硅柵極
[0025]8 是第二 P+擴(kuò)散區(qū)
[0026]9 是第二 N+擴(kuò)撒區(qū)
[0027]10 是第三P+擴(kuò)散區(qū)
[0028]11 是第四P+擴(kuò)散區(qū)
[0029]12 是第三N+擴(kuò)撒區(qū)
[0030]13 是第五P+擴(kuò)散區(qū)
[0031]14 是場氧隔離
[0032]Rpw 是第二高壓P阱的等效電阻
[0033]Rnw 是第二高壓N阱的等效電阻
[0034]E是靜電端
[0035]GND 是地
【具體實(shí)施方式】
[0036]如圖2所示，本發(fā)明一實(shí)施例，包括:共用一 P型襯底Psub的一 LDPMOS結(jié)構(gòu)和一SCR結(jié)構(gòu)；
[0037]所述LDPMOS包括:第一高壓N阱I上部的第一 N+擴(kuò)散區(qū)5作為該LDPMOS的源極，第一高壓N阱I上部的第一 P+擴(kuò)散區(qū)6作為該LDPMOS的接出端，覆蓋于第一高壓N阱I和第一高壓P阱2上方的多晶硅柵作為LDPMOS的柵極，第一高壓P阱2上部的第二 P+擴(kuò)散區(qū)8作為該LDPMOS的漏極；
[0038]所述SCR結(jié)構(gòu)包括:第二高壓N阱3上部的第二 N+擴(kuò)散區(qū)9和第三P+擴(kuò)散區(qū)10，第二高壓P阱4上部的第四P+擴(kuò)散區(qū)11、第三N+擴(kuò)散區(qū)12和第五P+擴(kuò)散區(qū)13 ；
[0039]所述LDPMOS其源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端，其柵極與源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端；
[0040]所述SCR結(jié)構(gòu)的第二 N+擴(kuò)散區(qū)9和第三P+擴(kuò)散區(qū)10與所述LDMOS的源極和第一 P+擴(kuò)散區(qū)6接出端共接并接至靜電輸入端；
[0041]所述SCR結(jié)構(gòu)的第三N+擴(kuò)散區(qū)12和第五P+擴(kuò)散區(qū)13共接并接至接地端；第四P+擴(kuò)散區(qū)11與所述LDPMOS的漏極共接。
[0042]如圖3所示，本發(fā)明實(shí)施例等效電路，當(dāng)有靜電從靜電端進(jìn)入，由于LDPMOS的觸發(fā)電壓較低，LDMOS先于SCR結(jié)構(gòu)開啟，進(jìn)入泄放電流過程。由于LDPMOS的漏端與SCR的第二高壓P阱通過第四P+擴(kuò)散區(qū)相連，大電流流過SCR的第二高壓P阱后通過第二高壓P阱的阱電阻抬高第二高壓P阱的阱電位。當(dāng)阱電位抬高到0.7V左右，會(huì)讓第二高壓P阱和第三N+擴(kuò)散區(qū)結(jié)正向偏置，第三N+擴(kuò)散區(qū)、第二高壓P阱和第二高壓N阱形成的寄生NPN管開啟；NPN寄生管開啟又會(huì)讓第五P+擴(kuò)散/第二高壓N阱/第二高壓P阱形成的寄生PNP管開啟，這時(shí)SCR結(jié)構(gòu)開啟進(jìn)入泄放ESD電流的工作狀態(tài)。
[0043]以上通過【具體實(shí)施方式】和實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種ESD保護(hù)器件，其特征在于，包括:共用一 P型襯底的一 LDPMOS結(jié)構(gòu)和一 SCR結(jié)構(gòu)； 所述LDPMOS包括:第一高壓N阱(I)上部的第一 N+擴(kuò)散區(qū)(5)作為該LDPMOS的源極，第一高壓N阱(I)上部的第一 P+擴(kuò)散區(qū)(6)作為該LDPMOS的接出端，覆蓋于第一高壓N阱(I)和第一高壓P阱(2)上方的多晶硅柵作為LDPMOS的柵極，第一高壓P阱(2)上部的第二 P+擴(kuò)散區(qū)(8)作為該LDPMOS的漏極； 所述SCR結(jié)構(gòu)包括:第二高壓N阱(3)上部的第二N+擴(kuò)散區(qū)(9)和第三P+擴(kuò)散區(qū)(10)，第二高壓P阱(4)上部的第四P+擴(kuò)散區(qū)(11)、第三N+擴(kuò)散區(qū)(12)和第五P+擴(kuò)散區(qū)(13); 所述LDPMOS其源極和第一 P+擴(kuò)散區(qū)(6)接出端共接并接至靜電輸入端，其柵極與源極和第一 P+擴(kuò)散區(qū)(6)接出端共接并接至靜電輸入端； 所述SCR結(jié)構(gòu)的第二 N+擴(kuò)散區(qū)(9)和第三P+擴(kuò)散區(qū)(10)與所述LDMOS的源極和第一P+擴(kuò)散區(qū)(6)接出端共接并接至靜電輸入端； 所述SCR結(jié)構(gòu)的第三N+擴(kuò)散區(qū)(12)和第五P+擴(kuò)散區(qū)(13)共接并接至接地端；第四P+擴(kuò)散區(qū)(11)與所述LDPMOS的漏極共接。
【專利摘要】本發(fā)明公開了一種ESD保護(hù)器件，包括共用一P型襯底的一LDPMOS結(jié)構(gòu)和一SCR結(jié)構(gòu)；所述LDPMOS其源極和第一P+擴(kuò)散區(qū)接出端共接并接至靜電輸入端，其柵極與源極和第一P+擴(kuò)散區(qū)接出端共接并接至靜電輸入端；所述SCR結(jié)構(gòu)的第二N+擴(kuò)散區(qū)和第三P+擴(kuò)散區(qū)與所述LDMOS的源極和第一P+擴(kuò)散區(qū)接出端共接并接至靜電輸入端；所述SCR結(jié)構(gòu)的第三N+擴(kuò)散區(qū)和第五P+擴(kuò)散區(qū)共接并接至接地端；第四P+擴(kuò)散區(qū)與所述LDPMOS的漏極共接。本發(fā)明通過一高壓LDPMOS的觸發(fā)來開啟較難觸發(fā)的SCR結(jié)構(gòu)，達(dá)到使觸發(fā)電壓便于調(diào)控且ESD泄放能力增強(qiáng)的效果。本發(fā)明ESD保護(hù)器件的開啟電壓由開啟電壓較低的LDPMOS決定，ESD能力由SCR結(jié)構(gòu)決定形成一種易于調(diào)節(jié)開啟電壓，比現(xiàn)有SCR結(jié)構(gòu)開啟電壓低的ESD保護(hù)器件。
【IPC分類】H01L27-02
【公開號】CN104637934
【申請?zhí)枴緾N201310552873
【發(fā)明人】鄧樟鵬, 蘇慶
【申請人】上海華虹宏力半導(dǎo)體制造有限公司
【公開日】2015年5月20日
【申請日】2013年11月8日