rous-likematerial)或相似物。更優(yōu)選地，該介電層430還可以為超低K介電材料所形成，例如S1CH。介電層430的介電常數(shù)K越小，金屬連線之間可能會發(fā)生的不利的相互作用或串?dāng)_也越小。此外，超低K介電層還可以有效降低互連的電阻電容(RC)延遲。
[0046]優(yōu)選地，可以在介電層430和半導(dǎo)體襯底410之間形成刻蝕停止層420，以用作對介電層430刻蝕過程中的停止層，以避免在隨后刻蝕介電層430的過程中刻蝕氣體或刻蝕液體損傷到半導(dǎo)體襯底410上的有源區(qū)。
[0047]執(zhí)行步驟S330:在介電層中形成露出半導(dǎo)體襯底上的有源區(qū)的通孔。
[0048]如圖4C所示，通過在介電層430上形成光刻膠，并套準(zhǔn)掩模板對其曝光、顯影，形成具有通孔圖案的光刻膠層460。同樣地，為了減小曝光過程中光在光刻膠層460的下表面的反射，使曝光的大部分能量都被光刻膠吸收，優(yōu)選地，還可以在光刻膠層460與介電層430之間設(shè)置底部抗反射涂層450。另外,還可以在介電層430上形成帽層(cap layer)440。帽層440可以為SiN、S1N, SiC以及氧化物中的一種或多種。帽層440不但可以防止介電層430免受后續(xù)工藝或外部環(huán)境的污染，而且還可以用作后續(xù)工藝的掩膜層。此外，還可以防止隨后形成的金屬層擴散到介電層430中。
[0049]如圖4D所示，以光刻膠層460為掩膜進行刻蝕，以將光刻膠層460中的通孔圖案轉(zhuǎn)移至帽層440。在此過程中，光刻膠層260可能被消耗。當(dāng)然，也有可能抗反射涂層450上還有剩余的光刻膠層460，可選地，可以在該步驟中將剩余的光刻膠層460去除。
[0050]如圖4E所示，以抗反射涂層450和帽層440為掩膜對介電層430進行刻蝕，以形成露出半導(dǎo)體襯底410上的有源區(qū)的通孔470’。在該刻蝕工藝中，抗反射涂層450可能被完全消耗。
[0051]如圖4F所示，可選地，可以將帽層440去除。當(dāng)然，也可以保留該帽層440，以作為防擴散層和后續(xù)刻蝕工藝的停止層。
[0052]執(zhí)行步驟S340:在通孔內(nèi)和介電層上沉積銅，以形成銅填充的通孔和銅層。
[0053]如圖4G所示，在通孔470’內(nèi)以及介電層430上沉積銅，以形成銅填充的通孔470和銅層480。其中，銅填充的通孔470和銅層480可以通過電化學(xué)鍍方法、磁控濺射法、沉積法等方法形成。作為示例，當(dāng)采用電化學(xué)鍍方法來沉積銅時，可以在通孔470’底部和側(cè)壁上以及介電層430上利用例如物理氣相沉積法形成銅籽晶層，銅層480圍繞其生長形成。至此，箭頭A-A示出的界限以下的部分為該優(yōu)選實施例中的前端器件。在該實施例中，該前端器件具體地包括半導(dǎo)體襯底410、刻蝕停止層420 (如果設(shè)置的情況)、介電層430以及銅填充的通孔470。采用該優(yōu)選實施例可以采用一步工藝在通孔內(nèi)填充銅以形成銅填充的通孔470以及形成經(jīng)后續(xù)工藝刻蝕形成銅互連圖案的銅層480，由此減少了工藝步驟。
[0054]步驟S350:對銅層進行刻蝕，以形成暴露前端器件的開口和銅互連圖案。
[0055]如圖4H所示，對銅層480進行刻蝕，以形成暴露前端器件(例如暴露介電層430)的開口 490和銅互連圖案480’。銅互連圖案480’與銅填充的通孔470形成了雙大馬士革結(jié)構(gòu)。對銅層480進行刻蝕的方法可以如上文中所述的采用氫基氣體進行刻蝕。這里為了簡潔不再贅述。在本發(fā)明的優(yōu)選實施例中，通過將銅填充的通孔470和銅互連圖案480’分開制作，可以避免現(xiàn)有的雙大馬士革工藝中的間隙填充問題。
[0056]執(zhí)行步驟360，在開口內(nèi)填充超低K介電層。
[0057]如圖41所示，在開口內(nèi)填充超低K介電層490’。該步驟可以參見步驟130，這里為了簡潔不再贅述。
[0058]隨著半導(dǎo)體集成電路技術(shù)的不斷發(fā)展，半導(dǎo)體器件尺寸和互連結(jié)構(gòu)的尺寸不斷減小，單位面積上的互連結(jié)構(gòu)數(shù)量增多，因此單位面積需要的金屬連線增多，金屬連線可承受的電流密度減小，因此，金屬層的層數(shù)也增多。以CMOS晶體管的柵極為例，5 μ m CMOS的金屬布線層僅有一層，2ymCM0S有兩層，0.8μπι CMOS有三層，而0.13 μ m CMOS技術(shù)則達到7層之多。因此，優(yōu)選地，上述步驟S310-S360或S110-S130形成的結(jié)構(gòu)上還可以根據(jù)需要重復(fù)制作上層銅互連圖案和上層銅填充的通孔。下面將結(jié)合圖5所示的流程圖以及圖6A-圖6E所示的半導(dǎo)體器件結(jié)構(gòu)示意圖對制作上層銅互連圖案和上層銅填充的通孔的實施例進行描述。
[0059]在上述實施例的步驟130或步驟360之后，本發(fā)明提供的方法還可以包括以下步驟。即在已經(jīng)形成的銅互連圖案260或480’之上形成與其電連接的上層銅填充的通孔和上層銅互連圖案。需要說明的是，以下步驟將以根據(jù)圖4A-4I所示的實施例形成的半導(dǎo)體器件為例說明上層銅互連圖案和上層銅填充的通孔的制作過程。
[0060]執(zhí)行步驟S510:在銅互連圖案上方形成上層銅填充的通孔，該上層銅填充的通孔與半導(dǎo)體器件上已經(jīng)形成的銅互連圖案電連接。
[0061]如圖6A所示，圖41所示的半導(dǎo)體器件上繼續(xù)形成上層介電層610。作為示例，在上層介電層610與填充在開口內(nèi)的超低K介電層490’為相同材料的情況下，上層介電層610可以與超低K介電層490’在同一個工藝步驟內(nèi)形成。
[0062]如圖6B所示，對上層介電層610進行刻蝕，以形成上層通孔620。
[0063]如圖6C所不,在上層通孔620沉積金屬銅，以形成上層銅填充的通孔630。
[0064]并且為了簡化步驟，可以在該步驟中使金屬銅在上層介電層610上的厚度達到預(yù)定厚度，以便直接形成上層銅層640，完成步驟S520。銅互連圖案480’與形成在其上方的上層銅填充的通孔630電連接。該上層銅填充的通孔630可以采用步驟S330-S340相同的方法和步驟形成，這里為了簡潔，不再贅述。
[0065]執(zhí)行步驟S530:對上層銅層進行刻蝕，以形成上層銅互連圖案和位于上層銅互連圖案之間的上層開口。
[0066]如圖6D所示，對上層銅層640進行刻蝕，以形成上層銅互連圖案640’和上層銅互連圖案640’之間的上層開口 650。具體地，對上層銅層640進行刻蝕至暴露上層介電層610。同樣可以通過上述的氫基氣體對上層銅層640進行刻蝕。
[0067]S540:在上層開口內(nèi)填充上層超低K介電層。
[0068]如圖6E所示，在上層開口 650內(nèi)填充上層超低K介電層660，以形成具有雙層金屬布線層的半導(dǎo)體器件結(jié)構(gòu)。其中上層銅填充的通孔630與上層銅互連圖案640’形成了雙大馬士革結(jié)構(gòu)。
[0069]當(dāng)然，金屬布線層的層數(shù)不限于實施例中所公開的一層和兩層，其可以根據(jù)實際需要，具有多層布線金屬層。
[0070]根據(jù)本發(fā)明的另一個方面，還提供一種半導(dǎo)體器件。該半導(dǎo)體器件按照上述方法制備形成。
[0071]綜上所述，根據(jù)本發(fā)明的半導(dǎo)體器件制作方法在避免了對超低K介電層進行刻蝕，使其免受刻蝕過程中的離子轟擊，因此減小了對超低K介電層的介電常數(shù)K的影響。此夕卜，在本發(fā)明提供的該方法中可以采用旋涂技術(shù)在開口內(nèi)填充超低K介電層，不需要采用CMP工藝，也可以減小對超低K介電層的介電常數(shù)K的影響。
[0072]盡管本文中描述了多個實施例，但是應(yīng)該理解，本領(lǐng)域技術(shù)人員可以想到多種其他修改和實施例，他們都將落入本發(fā)明公開的構(gòu)思的精神和范圍內(nèi)。更特別地，在本發(fā)明公開、附圖、以及所附權(quán)利要求的范圍內(nèi)，可以在主題的結(jié)合排列的排列方式和/或組成部分方面進行各種修改和改變。除了組成部分和/或排列方式的修改和改變以外，可替換方式的使用對于本領(lǐng)域技術(shù)人員來說也是顯而易見的選擇。
【主權(quán)項】
1.一種半導(dǎo)體器件的制作方法，其特征在于，所述方法包括: a)提供前端器件，所述前端器件上形成有銅層； b)對所述銅層進行刻蝕，以形成暴露所述前端器件的開口和銅互連圖案；以及 c)在所述開口內(nèi)形成超低K介電層。
2.如權(quán)利要求1所述的方法，其特征在于，所述前端器件中還包括銅填充的通孔，所述銅填充的通孔與所述銅互連圖案電連接，以形成雙大馬士革結(jié)構(gòu)。
3.如權(quán)利要求2所述的方法，其特征在于，具有所述銅填充的通孔的所述前端器件的制作方法包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有有源區(qū)； 在所述半導(dǎo)體襯底上形成介電層； 在所述介電層中形成露出所述有源區(qū)的通孔； 在所述通孔內(nèi)和所述介電層上沉積銅，以形成所述銅填充的通孔和所述銅層。
4.如權(quán)利要求3所述的方法，其特征在于，所述方法在形成所述通孔之前還包括:在所述介電層上還形成帽層。
5.如權(quán)利要求3所述的方法，其特征在于，所述介電層是由超低K介電材料形成的。
6.如權(quán)利要求1所述的方法，其特征在于，所述方法還包括: d)在所述銅互連圖案上方形成上層銅填充的通孔，所述上層銅填充的通孔與所述銅互連圖案電連接；以及 e)在所述上層銅填充的通孔上形成上層銅互連圖案，所述上層銅互連圖案與所述上層銅填充的通孔電連接，其中所述上層銅互連圖案的制作方法包括: 在所述d)步驟形成的器件上形成上層銅層； 對所述上層銅層進行刻蝕，以形成所述上層銅互連圖案和位于所述上層銅互連圖案之間的上層開口 ；以及 在所述上層開口內(nèi)填充上層超低K介電層。
7.如權(quán)利要求1所述的方法，其特征在于，采用氫基氣體的等離子體對所述銅層進行干法刻蝕。
8.如權(quán)利要求7所述的方法,其特征在于,所述氫基氣體包括氫氣。
9.如權(quán)利要求8所述的方法，其特征在于，所述氫氣的氣體流速為40SCCM?60SCCM，和/或刻蝕腔室內(nèi)的壓強為15mTorr?25mTorr。
10.如權(quán)利要求1所述的方法，其特征在于，采用鹵族元素的等離子體對所述銅層進行干法刻蝕。
11.如權(quán)利要求10所述的方法，其特征在于，所述鹵族元素的氣體流量為100SCCM?2000SCCM，和/或刻蝕腔室的壓強為5mTorr-50mTorr。
12.如權(quán)利要求1所述的方法，其特征在于，所述超低K介電層是采用旋涂法形成的。
13.一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為按照如權(quán)利要求1-12中任一項所述方法制作形成。
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制作方法。所述方法包括：a）提供前端器件，所述前端器件上形成有銅層；b）對所述銅層進行刻蝕，以形成暴露所述前端器件的開口和銅互連圖案；以及c）在所述開口內(nèi)形成超低K介電層。根據(jù)本發(fā)明的方法避免了對超低K介電層進行刻蝕，且不需要采用CMP工藝，減小了對超低K介電層的介電常數(shù)K的影響。
【IPC分類】H01L21-768
【公開號】CN104658965
【申請?zhí)枴緾N201310591093
【發(fā)明人】張城龍, 張海洋
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2015年5月27日
【申請日】2013年11月21日