r>[0124]絕緣層，形成在所述半導(dǎo)體襯底和所述柵導(dǎo)電層之間，以包圍所述第一柱體和所述第二柱體的下端部。
[0125]技術(shù)方案7.—種垂直型半導(dǎo)體裝置，包括:
[0126]半導(dǎo)體襯底，包括第一區(qū)和第二區(qū)；
[0127]一個或更多個溝道柱體，從所述第一區(qū)的所述半導(dǎo)體襯底垂直地延伸；
[0128]一個或更多個絕緣柱體，從所述第二區(qū)的所述半導(dǎo)體襯底垂直地延伸；
[0129]無源區(qū)，被形成為包圍所述溝道柱體和所述絕緣柱體的下端部；
[0130]柵導(dǎo)電層，形成在所述無源區(qū)上并且包圍所述溝道柱體和所述絕緣柱體；以及[0131 ] 柵接觸，形成在所述絕緣柱體中的至少一個上以與所述柵導(dǎo)電層耦接，
[0132]其中，所述絕緣柱體中的所述至少一個具有比所述柵導(dǎo)電層更低且比所述半導(dǎo)體襯底的表面更高的高度。
[0133]技術(shù)方案8.如技術(shù)方案7所述的垂直型半導(dǎo)體裝置，還包括:
[0134]源接觸，在所述半導(dǎo)體襯底的第三區(qū)中與所述半導(dǎo)體襯底電耦接，并且從所述半導(dǎo)體襯底的表面垂直地延伸。
[0135]技術(shù)方案9.如技術(shù)方案8所述的垂直型半導(dǎo)體裝置，其中，所述第二區(qū)被限定成沿著水平方向與所述第一區(qū)相鄰，以及第三區(qū)被限定成沿著所述水平方向與所述第二區(qū)相鄰。
[0136]技術(shù)方案10.—種制造垂直型半導(dǎo)體裝置的方法，所述方法包括以下步驟:
[0137]在半導(dǎo)體襯底中形成具有第一深度且從所述半導(dǎo)體襯底的表面起的無源區(qū)；
[0138]通過將所述半導(dǎo)體襯底和所述無源區(qū)圖案化至第二深度，在包括所述無源區(qū)的所述半導(dǎo)體襯底上形成硬掩模圖案并且形成多個柱體；
[0139]在所述多個柱體中的每個的外周緣上形成柵導(dǎo)電層；
[0140]在包括所述柵導(dǎo)電層的所述半導(dǎo)體襯底上形成第一絕緣層，并且將所述第一絕緣層平坦化；
[0141]通過將形成在所述無源區(qū)上的柱體中的至少一個去除成具有比所述柵導(dǎo)電層更低的高度來形成柵接觸孔；以及
[0142]通過將導(dǎo)電材料掩埋在所述柵接觸孔中來形成柵接觸。
[0143]技術(shù)方案11.如技術(shù)方案10所述的方法，其中，所述垂直型半導(dǎo)體襯底包括:第一區(qū)，與所述無源區(qū)的一個側(cè)面相鄰；以及第二區(qū)，與所述無源區(qū)的另一個側(cè)面相鄰。
[0144]技術(shù)方案12.如技術(shù)方案11所述的方法，還包括以下步驟:
[0145]去除形成在所述第二區(qū)的所述半導(dǎo)體襯底上的結(jié)構(gòu)以暴露出所述半導(dǎo)體襯底；以及
[0146]形成與暴露出的所述半導(dǎo)體襯底耦接并且從所述半導(dǎo)體襯底的表面垂直地延伸的源接觸。
[0147]技術(shù)方案13.如技術(shù)方案11所述的方法，還包括以下步驟:
[0148]去除形成在所述第一區(qū)中的所述硬掩模圖案；以及
[0149]在去除每個硬掩模圖案的空間中形成數(shù)據(jù)儲存單元。
[0150]技術(shù)方案14.如技術(shù)方案10所述的方法，其中，從所述半導(dǎo)體襯底的所述表面起，所述第一深度比所述第二深度更低。
[0151]技術(shù)方案15.如技術(shù)方案10所述的方法，還包括以下步驟:
[0152]在所述多個柱體中的每個的下端部的外周緣上形成第二絕緣層，
[0153]其中，所述柵導(dǎo)電層形成在所述絕緣層上。
[0154]技術(shù)方案16.—種制造垂直型半導(dǎo)體裝置的方法，所述方法包括以下步驟:
[0155]在限定有第一區(qū)和第二區(qū)的半導(dǎo)體襯底上形成硬掩模圖案，以及通過將所述半導(dǎo)體襯底圖案化來形成多個柱體；
[0156]形成第一高度的無源區(qū)以包圍所述多個柱體中的每個的下端部；
[0157]在所述無源區(qū)上形成第二高度的柵導(dǎo)電層以包圍所述柱體；
[0158]在包括所述柵導(dǎo)電層的所述半導(dǎo)體襯底上形成絕緣層，并且將所述絕緣層平坦化；
[0159]通過刻蝕形成在所述第二區(qū)中的柱體中的至少一個來將柵接觸孔形成為具有比所述柵導(dǎo)電層更低的高度；以及
[0160]通過將導(dǎo)電材料掩埋在所述柵接觸孔中來形成柵接觸。
[0161]技術(shù)方案17.如技術(shù)方案16所述的方法，其中，所述第一區(qū)與所述第二區(qū)的一個側(cè)面相鄰，以及所述半導(dǎo)體襯底包括與所述第二區(qū)的另一個側(cè)面相鄰的第三區(qū)。
[0162]技術(shù)方案18.如技術(shù)方案17所述的方法，還包括以下步驟:
[0163]去除形成在所述第三區(qū)的所述半導(dǎo)體襯底上的結(jié)構(gòu)以暴露出所述半導(dǎo)體襯底；以及
[0164]形成與暴露出的所述半導(dǎo)體襯底耦接并且從所述半導(dǎo)體襯底的表面垂直地延伸的源接觸。
[0165]技術(shù)方案19.如技術(shù)方案16所述的方法，還包括以下步驟:
[0166]去除形成在所述第一區(qū)中的所述硬掩模圖案；以及
[0167]在去除每個硬掩模圖案的空間中形成數(shù)據(jù)儲存單元。
【主權(quán)項】
1.一種垂直型半導(dǎo)體裝置，包括: 半導(dǎo)體襯底，包括第一區(qū)和第二區(qū)； 無源區(qū)，形成在所述第二區(qū)的所述半導(dǎo)體襯底中并且從所述半導(dǎo)體襯底的表面起形成； 一個或更多個第一柱體，從所述第一區(qū)的所述半導(dǎo)體襯底垂直地延伸； 一個或更多個第二柱體，從所述無源區(qū)垂直地延伸； 柵導(dǎo)電層，形成在所述半導(dǎo)體襯底上，并且包圍所述第一柱體和所述第二柱體；以及 柵接觸，形成在所述第二柱體中的至少一個上以與所述柵導(dǎo)電層耦接， 其中，所述第二柱體中的所述至少一個具有比所述柵導(dǎo)電層更低的高度。
2.如權(quán)利要求1所述的垂直型半導(dǎo)體裝置，還包括: 源接觸，在所述半導(dǎo)體襯底的第三區(qū)中與所述半導(dǎo)體襯底電耦接，并且從所述半導(dǎo)體襯底的表面垂直地延伸。
3.如權(quán)利要求2所述的垂直型半導(dǎo)體裝置，其中，所述第二區(qū)被限定成沿著水平方向與所述第一區(qū)相鄰，并且所述第三區(qū)被限定成沿著所述水平方向與所述第二區(qū)相鄰。
4.如權(quán)利要求1所述的垂直型半導(dǎo)體裝置，還包括: 一個或更多個數(shù)據(jù)儲存單元，形成在所述第一柱體上。
5.如權(quán)利要求4所述的垂直型半導(dǎo)體裝置，其中，所述數(shù)據(jù)儲存單元包括可變電阻層。
6.如權(quán)利要求1所述的垂直型半導(dǎo)體裝置，還包括: 絕緣層，形成在所述半導(dǎo)體襯底和所述柵導(dǎo)電層之間，以包圍所述第一柱體和所述第二柱體的下端部。
7.一種垂直型半導(dǎo)體裝置，包括: 半導(dǎo)體襯底，包括第一區(qū)和第二區(qū)； 一個或更多個溝道柱體，從所述第一區(qū)的所述半導(dǎo)體襯底垂直地延伸； 一個或更多個絕緣柱體，從所述第二區(qū)的所述半導(dǎo)體襯底垂直地延伸； 無源區(qū)，被形成為包圍所述溝道柱體和所述絕緣柱體的下端部； 柵導(dǎo)電層，形成在所述無源區(qū)上并且包圍所述溝道柱體和所述絕緣柱體；以及 柵接觸，形成在所述絕緣柱體中的至少一個上以與所述柵導(dǎo)電層耦接， 其中，所述絕緣柱體中的所述至少一個具有比所述柵導(dǎo)電層更低且比所述半導(dǎo)體襯底的表面更高的高度。
8.如權(quán)利要求7所述的垂直型半導(dǎo)體裝置，還包括: 源接觸，在所述半導(dǎo)體襯底的第三區(qū)中與所述半導(dǎo)體襯底電耦接，并且從所述半導(dǎo)體襯底的表面垂直地延伸。
9.一種制造垂直型半導(dǎo)體裝置的方法，所述方法包括以下步驟: 在半導(dǎo)體襯底中形成具有第一深度且從所述半導(dǎo)體襯底的表面起的無源區(qū)； 通過將所述半導(dǎo)體襯底和所述無源區(qū)圖案化至第二深度，在包括所述無源區(qū)的所述半導(dǎo)體襯底上形成硬掩模圖案并且形成多個柱體； 在所述多個柱體中的每個的外周緣上形成柵導(dǎo)電層； 在包括所述柵導(dǎo)電層的所述半導(dǎo)體襯底上形成第一絕緣層，并且將所述第一絕緣層平坦化； 通過將形成在所述無源區(qū)上的柱體中的至少一個去除成具有比所述柵導(dǎo)電層更低的高度來形成柵接觸孔；以及 通過將導(dǎo)電材料掩埋在所述柵接觸孔中來形成柵接觸。
10.一種制造垂直型半導(dǎo)體裝置的方法，所述方法包括以下步驟: 在限定有第一區(qū)和第二區(qū)的半導(dǎo)體襯底上形成硬掩模圖案，以及通過將所述半導(dǎo)體襯底圖案化來形成多個柱體； 形成第一高度的無源區(qū)以包圍所述多個柱體中的每個的下端部； 在所述無源區(qū)上形成第二高度的柵導(dǎo)電層以包圍所述柱體； 在包括所述柵導(dǎo)電層的所述半導(dǎo)體襯底上形成絕緣層，并且將所述絕緣層平坦化；通過刻蝕形成在所述第二區(qū)中的柱體中的至少一個來將柵接觸孔形成為具有比所述柵導(dǎo)電層更低的高度；以及 通過將導(dǎo)電材料掩埋在所述柵接觸孔中來形成柵接觸。
【專利摘要】一種半導(dǎo)體裝置包括：半導(dǎo)體襯底，包括第一區(qū)和第二區(qū)；無源區(qū)，形成在第二區(qū)的半導(dǎo)體襯底中并且從半導(dǎo)體襯底的表面形成；一個或更多個第一柱體，從第一區(qū)的半導(dǎo)體襯底垂直地延伸；一個或更多個第二柱體，從無源區(qū)垂直地延伸；柵導(dǎo)電層，形成在半導(dǎo)體襯底上并且包圍第一柱體和第二柱體；以及柵接觸，形成在與柵導(dǎo)電層耦接的第二柱體中的至少一個上，其中，第二柱體中的至少一個具有比柵導(dǎo)電層更低的高度。
【IPC分類】H01L29-78, H01L21-336
【公開號】CN104681612
【申請?zhí)枴緾N201410283481
【發(fā)明人】吳東嬿, 崔康植
【申請人】愛思開海力士有限公司
【公開日】2015年6月3日
【申請日】2014年6月23日
【公告號】US9093524, US20150145031