半導(dǎo)體器件的fin結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件的FIN結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工業(yè)已發(fā)展到追求更高器件密度、更高性能和更低成本的納米技術(shù)工藝節(jié)點上，來自制造和設(shè)計問題的挑戰(zhàn)都導(dǎo)致了諸如鰭式場效應(yīng)晶體管(FinFET)的三維設(shè)計的發(fā)展。典型的FinFET通過從襯底上伸出薄的垂直“鰭”(或鰭結(jié)構(gòu))來制造，該“鰭”(或鰭結(jié)構(gòu))例如通過蝕刻掉襯底的硅層的一部分而形成。FinFET的溝槽在這個垂直鰭中形成。在鰭上方提供(例如，包覆)柵極。在溝槽的兩側(cè)上具有柵極實現(xiàn)了由兩側(cè)對溝槽的柵極控制。此外，可以使用采用選擇性生長硅鍺(SiGe)而在FinFET的源極/漏極(S/D)部分中形成的應(yīng)變材料，從而提高載流子遷移率。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一方面提供了一種鰭式場效應(yīng)晶體管(FinFET)，包括:襯底；鰭結(jié)構(gòu)，從所述襯底延伸出，所述鰭結(jié)構(gòu)包括下部、上部和介于所述下部與所述上部之間的中部，所述中部的晶格常數(shù)不同于所述下部和所述上部的晶格常數(shù)，所述中部具有沿著相對側(cè)壁的氧化部分；隔離區(qū)，鄰近所述鰭結(jié)構(gòu)的相對側(cè)；以及內(nèi)襯，介于所述隔離區(qū)與所述氧化部分之間。
[0004]在該FinFET中，所述氧化部分沿著所述鰭的溝道區(qū)延伸。
[0005]在該FinFET中，所述內(nèi)襯包括氮氧化物層。
[0006]在該FinFET中，所述內(nèi)襯包括氧化物層和位于所述氧化物層上方的氮化物層。
[0007]在該FinFET中，所述內(nèi)襯將所述氧化部分與所述隔離區(qū)完全分隔開。
[0008]在該FinFET中，所述氧化部分和所述內(nèi)襯朝向所述隔離區(qū)凸出。
[0009]在該FinFET中，所述氧化部分包括GeOx或SiGeOx。
[0010]在該FinFET中，所述鰭結(jié)構(gòu)的所述中部包括Ge或SiGe。
[0011]根據(jù)本發(fā)明的另一方面提供了一種鰭式場效應(yīng)晶體管(FinFET)，包括:襯底；多個溝槽，位于所述襯底中，鰭介于相鄰的溝槽之間，所述鰭包括第一半導(dǎo)體材料和位于所述第一半導(dǎo)體材料上的第二半導(dǎo)體材料；第一介電材料，位于所述溝槽中；第二介電材料的凹口，沿著所述第二半導(dǎo)體材料的側(cè)壁，所述第二介電材料為所述第二半導(dǎo)體材料的氧化物；以及介電內(nèi)襯，介于所述第一介電材料與所述第二介電材料之間。
[0012]在該FinFET中，所述第一半導(dǎo)體材料具有不同于所述第二半導(dǎo)體材料的晶格常數(shù)。
[0013]在該FinFET中，所述鰭還包括位于所述第二半導(dǎo)體材料上的第三半導(dǎo)體材料，所述第三半導(dǎo)體材料具有不同于所述第二半導(dǎo)體材料的晶格常數(shù)。
[0014]在該FinFET中，所述介電內(nèi)襯將所述第一介電材料與所述第二介電材料完全分隔開。
[0015]在該FinFET中，所述介電內(nèi)襯包括氧化物層和氮化物層。
[0016]在該FinFET中，所述介電內(nèi)襯包括氮氧化物。
[0017]根據(jù)本發(fā)明的又一方面提供了一種方法，包括:提供襯底，所述襯底中形成有溝槽，在相鄰溝槽之間的區(qū)域中形成鰭，所述鰭包括第一半導(dǎo)體材料；沿著所述溝槽的側(cè)壁形成內(nèi)襯；在所述溝槽中的所述內(nèi)襯上方形成第一介電材料；由第二半導(dǎo)體材料替換所述鰭的一部分，所述第二半導(dǎo)體材料具有不同于所述第一半導(dǎo)體材料的晶格常數(shù)；氧化所述第二半導(dǎo)體材料的側(cè)壁，從而沿著所述鰭的側(cè)壁形成第二介電材料的凹口 ；以及在所述鰭上方形成柵電極。
[0018]在該方法中，還包括在所述第二半導(dǎo)體材料上方形成第三半導(dǎo)體材料，所述第三半導(dǎo)體材料具有不同于所述第二半導(dǎo)體材料的晶格常數(shù)。
[0019]在該方法中，所述內(nèi)襯將所述第二介電材料與所述第一介電材料完全分隔開。
[0020]在該方法中，所述內(nèi)襯為氮氧化物內(nèi)襯。
[0021]在該方法中，形成所述內(nèi)襯包括:沿著所述溝槽的所述側(cè)壁形成氧化物層；以及對所述氧化物層實施氮化處理以產(chǎn)生氮氧化物層。
[0022]在該方法中，所述氮氧化物層具有約3nm至約1nm的厚度。
【附圖說明】
[0023]當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0024]圖1至圖8是根據(jù)本發(fā)明的多個實施例的半導(dǎo)體器件處于各個制造階段中的截面圖；以及
[0025]圖9是根據(jù)本發(fā)明的多個方面示出了制造半導(dǎo)體器件的方法的流程圖。
【具體實施方式】
[0026]下面，詳細(xì)討論本發(fā)明各個實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的概念。所討論的具體實施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制不同實施例的范圍。
[0027]本發(fā)明根據(jù)形成鰭式場效應(yīng)晶體管(FinFET)來呈現(xiàn)。已經(jīng)發(fā)現(xiàn)，在鰭中使用諸如硅鍺(SiGe)的應(yīng)力源可導(dǎo)致鍺(Ge)沿著上覆半導(dǎo)體材料的側(cè)壁遷移。例如，在鰭包括形成在Si襯底上方的SiGe層和形成在SiGe層上方的Si層的情況下，SiGe層中的Ge可沿著上覆Si層的側(cè)壁遷移。在一些情況下，這種Ge遷移延伸到鄰接隔離區(qū)(例如，淺溝槽隔離)的上表面之上，并因此可影響有效鰭寬度和可靠性問題。諸如本文所公開的實施例在SiGe區(qū)的上方提供了諸如氮氧化物層的內(nèi)襯以防止或減少Ge遷移。
[0028]因此，圖1至圖8根據(jù)實施例示出了形成半導(dǎo)體器件的方法的各個中間階段。首先參照圖1，示出了襯底102，其具有從其中延伸出的鰭104。襯底102由具有第一晶格常數(shù)的半導(dǎo)體形成。正如下文更為詳細(xì)解釋的，具有第二晶格常數(shù)的另一半導(dǎo)體層將在襯底102的材料上方形成，第二晶格常數(shù)不同于第一晶格常數(shù)。在一些實施例中，襯底102包括結(jié)晶的硅襯底(例如，晶圓)。在一些實施例中，襯底102可由其他合適的元素半導(dǎo)體形成，諸如合適的化合物半導(dǎo)體(如砷化鎵、碳化硅、砷化銦或磷化銦)或合適的合金半導(dǎo)體(如碳化硅鍺、磷砷化鎵或磷化銦鎵)。此外，襯底102可包括外延層(印i層)、可具有應(yīng)變以用于性能增強(qiáng)和/或可包括絕緣體上硅(SOI)結(jié)構(gòu)。
[0029]此外，襯底102可包括其他部件。例如,根據(jù)設(shè)計需求(例如，P型襯底或η型襯底)，襯底可包括多個摻雜區(qū)。例如，摻雜區(qū)可摻雜P型摻雜劑(諸如硼或BF2) ;11型摻雜劑(諸如磷或砷)；和/或它們的組合。該摻雜區(qū)可配置用于η型FinFET，或者可選地配置用于 P 型 FinFET。
[0030]襯底102可使用例如光刻技術(shù)來圖案化。例如，諸如襯墊氧化物層和上覆襯墊氮化物層的掩膜層在襯底102上方形成。襯墊氧化物層可為例如使用熱氧化工藝形成的包含氧化硅的薄膜。襯墊氧化物層可充當(dāng)襯底102與上覆襯墊氮化物層之間的粘附層，且可充當(dāng)用于蝕刻襯墊氮化物層的蝕刻停止層。在實施例中，例如使用低壓化學(xué)氣相沉積(LPCVD)或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)由氮化硅形成襯墊氮化物層。
[0031]可使用光刻技術(shù)來圖案化掩膜層。通常，沉積、輻照(曝光)并顯影光刻膠材料(未示出)以去除光刻膠材料的一部分。剩余的光刻膠材料保護(hù)下面的材料(在該實例中諸如為掩膜層)免受隨后的處理步驟(諸如蝕刻)的影響。如圖1所示，在該實例中，圖案化光刻膠材料以限定襯墊氧化物106a和襯墊氮化物106b，兩者共同被稱作圖案化的掩膜106。
[0032]圖案化的掩膜106隨后用于圖案化襯底102的暴露部分以形成溝槽108，從而在如圖1所示的相鄰溝槽108之間限定鰭104。如下文進(jìn)行的詳細(xì)討論，隨后將會由介電材料填充溝槽108，從而鄰近鰭104形成隔離區(qū)，諸如淺溝槽隔離(STI)區(qū)。在一些實施例中，溝槽108可為彼此平行并彼此緊密間隔的條狀件(從頂部觀察)。在一些實施例中，溝槽108可為連續(xù)的并圍繞鰭104。
[0033]可以去除光刻膠材料(如果存在)，并可實施清洗工藝以從襯底102去除本征氧化物。可使用稀氫氟酸(DHF)實施清洗。
[0034]現(xiàn)參照圖2，根據(jù)實施例示出了沿著鰭104的暴露面形成的一個或多個內(nèi)襯210。如下文進(jìn)行的更為詳細(xì)的解釋，將使用具有不同晶格常數(shù)的不同類型的半導(dǎo)體材料(諸如硅鍺)重新形成鰭104并將實施氧化處理。在氧化處理過程中，一些元素(諸如鍺)可擴(kuò)散到周圍的材料中。一個或多個內(nèi)襯210將充當(dāng)勢壘以防止或減少這種擴(kuò)散。
[0035]在實施例中，使用例如氧化處理和氮化處理形成一個或多個內(nèi)襯210。在一些實施例中，氧化處理包含熱氧化處理、快速熱氧化(RTO)處理、化學(xué)氧化處理、原位蒸汽生成(ISSG)處理或增強(qiáng)的原位蒸汽生成(EISSG)處理。例如，可以在含氧環(huán)境中在約800°C至1000°C的溫度下實施熱氧化處理約30秒至約5分鐘，以形成厚度在約1nm至50nm的氧化物層。
[0036]在一些實施例中，氮化處理包含使用熔爐的熱氮化或使用NH3、N2O, N2等環(huán)境的快速熱退火(RTA)?？稍诩s400°C至1200°C的溫度下實施熱氮化約10秒至約3小時。在其他實施例中，氮化處理可包括等離子體氮化和/或氮注入。例如，可在ΝΗ3、Ν20、Ν2等的環(huán)境中在約80°C至約400°C的溫度下實施等離子體氮化約10秒至I小時。又例如，可使用約5keV至30keV的能量來實施氮注入。
[