FP電極的情況 下的電場分布的不意圖；
[0059] 圖33A是示出第一實施例的半導(dǎo)體器件的另一構(gòu)造的截面圖；
[0060] 圖33B是示出第一實施例的半導(dǎo)體器件的變型例1的構(gòu)造的截面圖；
[0061] 圖34是示出第一實施例的半導(dǎo)體器件的變型例2的構(gòu)造的截面圖；
[0062] 圖35是示出第一實施例的半導(dǎo)體器件的變型例3的構(gòu)造的截面圖；
[0063] 圖36是示出第二實施例的半導(dǎo)體器件的構(gòu)造的截面圖；
[0064] 圖37是示出在一個制造步驟過程中的第二實施例的半導(dǎo)體器件的截面圖；
[0065] 圖38是示出第二實施例的半導(dǎo)體器件并且示出圖37之后的制造步驟的截面圖；
[0066] 圖39是示出第二實施例的半導(dǎo)體器件并且示出圖38之后的制造步驟的截面圖；
[0067] 圖40是示出第二實施例的半導(dǎo)體器件并且示出圖39之后的制造步驟的截面圖；
[0068] 圖41是示出第二實施例的半導(dǎo)體器件并且示出圖40之后的制造步驟的截面圖；
[0069] 圖42是示出第三實施例的半導(dǎo)體器件的構(gòu)造的截面圖；
[0070] 圖43是示出在一個制造步驟過程中的第三實施例的半導(dǎo)體器件的截面圖；
[0071] 圖44是示出第三實施例的半導(dǎo)體器件并且示出圖43之后的制造步驟的截面圖；
[0072] 圖45是示出第三實施例的半導(dǎo)體器件并且示出圖44之后的制造步驟的截面圖；
[0073] 圖46是示出第四實施例的半導(dǎo)體器件的構(gòu)造的截面圖；
[0074] 圖47是示出在一個制造步驟過程中的第四實施例的半導(dǎo)體器件的截面圖；
[0075] 圖48是示出第四實施例的半導(dǎo)體器件并且示出圖47之后的制造步驟的截面圖；
[0076] 圖49是示出第四實施例的半導(dǎo)體器件并且示出圖48之后的制造步驟的截面圖；
[0077] 圖50是示出第五實施例的半導(dǎo)體器件的構(gòu)造的截面圖；
[0078] 圖51是示出在一個制造步驟過程中的第五實施例的半導(dǎo)體器件的截面圖；
[0079] 圖52是示出第五實施例的半導(dǎo)體器件并且示出圖51之后的制造步驟的截面圖；
[0080] 圖53是示出第五實施例的半導(dǎo)體器件并且示出圖52之后的制造步驟的截面圖； 以及
[0081] 圖54是示出第五實施例的半導(dǎo)體器件并且示出圖53之后的制造步驟的截面圖。
【具體實施方式】
[0082] 在以下實施例的說明中，為方便起見，如果需要的話，實施例可分成多個分開的部 分或?qū)嵤├M行說明。但是，除非另外規(guī)定，否則它們不是彼此無關(guān)的，而是屬于一個是另 一個的一部分或整體的變型例、應(yīng)用例、詳細說明、補充說明等的關(guān)系。而且，在以下實施例 中，當(dāng)涉及要素數(shù)量等（包括數(shù)量，數(shù)值，量，范圍等）時，除非另外規(guī)定或除數(shù)量在原則上 明顯限定于特定數(shù)量的情況之外，否則要素數(shù)量不限于特定數(shù)量，而是可以大于或小于特 定數(shù)量。
[0083] 而且，在以下實施例中，除非另外規(guī)定或在原則上明顯是必要的情況或除其他情 況之外，毋容質(zhì)疑的是構(gòu)成要素（包括要素步驟等等）不是必要的。類似地，在以下實施例 中，當(dāng)涉及構(gòu)成要素的形狀，位置關(guān)系等時，除非另外規(guī)定或除非在原則上明顯限定或除其 他情況之外，應(yīng)當(dāng)理解的是它們包括基本上相似或類似的形狀等。這也適用于上述數(shù)量等 等（包括數(shù)量，數(shù)值，范圍等）。
[0084] 以下，將參考附圖詳細說明實施例。順便提及，在用于說明以下實施例的所有附圖 中，為具有相同功能的構(gòu)件指定相同或相關(guān)聯(lián)的參考符號和數(shù)字，并且省略其贅述。而且， 當(dāng)存在多個類似的構(gòu)件（部分）時，符號可以被加入通用參考數(shù)字以表示獨立或特定部分。 而且，在以下實施例中，除非特別需要，否則將不再重復(fù)說明相同或相似的部分。
[0085] 而且，在實施例中采用的附圖中，出于容易理解附圖的目的，即使在截面圖中也可 以省略陰影。
[0086] 而且，在截面圖中，各個部分的尺寸不旨在對應(yīng)于實際器件的尺寸。出于容易理解 附圖的目的，可以相對較大的尺寸示出特定部分。
[0087] 第一實施例
[0088] 以下參考附圖將詳細說明本實施例的半導(dǎo)體器件。圖1是示出本實施例的半導(dǎo)體 器件的構(gòu)造的截面圖。圖2至17分別是示出在制造步驟過程中的本實施例的半導(dǎo)體器件 的截面圖。
[0089] 結(jié)構(gòu)說明
[0090] 圖1是示出本實施例的半導(dǎo)體器件的構(gòu)造的截面圖。圖1中示出的半導(dǎo)體器件是 采用氮化物半導(dǎo)體的MIS (金屬絕緣體半導(dǎo)體）型場效應(yīng)晶體管（FET)。半導(dǎo)體器件可以用 作高電子迀移率晶體管（HEMT)型功率晶體管。本實施例的半導(dǎo)體器件是所謂的凹陷柵極 型半導(dǎo)體器件。
[0091] 在本實施例的半導(dǎo)體器件中，在襯底S上，順序形成成核層NUC、應(yīng)力緩和層STR、 緩沖層BU、溝道層（也稱為電子運行層）CH以及勢皇層BA。柵電極GE形成在貫穿絕緣膜 (保護膜）IFl和勢皇層BA的溝槽T的內(nèi)部，并通過柵極絕緣膜GI到達溝道層CH的一定 點。溝道層CH和勢皇層BA各由氮化物半導(dǎo)體形成。勢皇層BA是帶隙大于溝道層CH的氮 化物半導(dǎo)體。
[0092] 在溝道層CH和勢皇層BA之間界面附近的溝道層CH -側(cè)，形成二維電子氣2DEG。 然而，當(dāng)柵電極GE被施加以正電勢（閾值電勢）時，溝道C形成在柵極絕緣膜GI和溝道層 CH之間的界面附近中。
[0093] 通過以下機制形成二維電子氣2DEG。形成溝道層CH和勢皇層BA的氮化物半導(dǎo) 體（這里，氮化鎵型半導(dǎo)體）分別具有不同的帶隙和電子親和勢。為此，在半導(dǎo)體的結(jié)表面 處，形成方阱電勢。方阱電勢中電子的積累致使溝道層CH和勢皇層BA之間界面附近的二 維電子氣2DEG的形成。特別地，這里，溝道層CH和勢皇層BA借助鎵（或鋁）面生長氮化 物半導(dǎo)體材料外延形成。為此，在溝道層CH和勢皇層BA之間的界面處產(chǎn)生正固定極化電 荷。因此，電子積累以便中和正極化電荷。因此，二維電子氣2DEG變得更可能形成。
[0094] 這里，形成在溝道層CH和勢皇層BA之間界面附近的二維電子氣2DEG由包括其中 形成的柵電極GE的溝槽T分隔。為此，在本實施例的半導(dǎo)體器件中，借助沒有施加以正電 勢（閾值電勢）的柵電極GE，可以保持關(guān)態(tài)；并且借助施加以正電勢（閾值電勢）的柵電 極GE，可以保持開態(tài)。因此，可以執(zhí)行常關(guān)操作。
[0095] 將進一步詳細說明本實施例的半導(dǎo)體器件的構(gòu)造。如圖1中所示，在本實施例的 半導(dǎo)體器件中，在襯底S上，形成成核層NUC。在成核層NUC上，形成應(yīng)力緩和層STR。形成 成核層NUC以便產(chǎn)生用于生長將形成在其上的例如應(yīng)力緩和層STR的層的晶核。而且，形 成成核層NUC以便防止由于其上形成的層的構(gòu)成元素（例如Ga)從其上形成的層擴散進入 襯底S中而造成襯底S的劣化。然而，形成應(yīng)力緩和層STR以便釋放襯底S上的應(yīng)力，并且 抑制襯底S中的翹曲或裂紋的產(chǎn)生。
[0096] 在應(yīng)力緩和層STR上，形成緩沖層BU。在緩沖層BU上，形成由氮化物半導(dǎo)體形成 的溝道層（也稱為電子運行層）CH。在溝道層CH上，形成由氮化物半導(dǎo)體形成的勢皇層BA。 即，在應(yīng)力緩和層STR的主表面（上表面）上，順序從底部形成（沉積）緩沖層BU、溝道層 CH以及勢皇層BA。在勢皇層BA上，經(jīng)由歐姆層分別形成源電極SE和漏電極DE。緩沖層 BU是位于溝道層CH和應(yīng)力緩和層STR之間的中間層。
[0097] 柵電極GE形成在溝槽（也稱為凹陷）T內(nèi)部，該溝槽T貫穿絕緣膜（保護膜）IFl 以及勢皇層BA并經(jīng)由柵極絕緣膜GI鉆孔至溝道層CH中途。
[0098] 絕緣膜IFl在開口區(qū)OAl中具有開口。開口設(shè)置在朝向漏電極DE-側(cè)比溝槽T 形成區(qū)（開口區(qū)0A2)寬距離Ld的區(qū)域中。換言之，絕緣膜IFl從漏電極DE-側(cè)的溝槽T 的端部退回距離LcL
[0099] 在柵極絕緣膜GI上，形成柵電極GE。柵電極GE具有在一個方向上（圖1中的右 手側(cè)，漏電極DE-側(cè)）突出的形狀。突出部也被稱為場板電極（其也被稱為場板電極部或 FP電極部）FP。場板電極FP是從漏電極DE -側(cè)的溝槽T的端部朝向漏電極DE -側(cè)延伸 的柵電極GE的部分區(qū)域。
[0100] 在柵電極GE的相對側(cè)的勢皇層BA上，形成源電極SE和漏電極DE。順便提及，溝 槽T的端部和漏電極DE之間的距離大于溝槽T的端部和源電極SE之間的距離。源電極SE 和漏電極DE以及勢皇層BA之間的各個耦合都是歐姆耦合。
[0101] 這里，在本實施例中，絕緣膜IFl具有富Si氮化硅膜IFlb以及位于其下的富N氮 化硅膜IFla的疊層結(jié)構(gòu)。換言之，絕緣膜IFl具有與勢皇層BA接觸的富N氮化硅膜IFla，并 且富Si氮化硅膜IFlb位于其上。即，氮化硅膜IFlb的硅（Si)組分比大于氮化硅膜IFla。
[0102] 在本說明書中，富N氮化硅膜是指具有0.85或更小的組分比[Si]/[N]。富Si氮 化硅膜是指具有大于0. 85的組分比[Si]/[N]。
[0103] 絕緣膜IFl布置在溝槽T的相對側(cè)的勢皇層BA上。而且，在絕緣膜IFl上，經(jīng)由 柵極絕緣膜GI布置柵電極GE。隨后，富Si氮化硅膜IFlb布置在柵極絕緣膜GI -側(cè)。富 N氮化硅膜IFla布置在勢皇層BA -側(cè)。
[0104] 因此，絕緣膜IFl形成在疊層結(jié)構(gòu)中。這可以改善半導(dǎo)體器件的特性。
[0105] 具體而言，通過將絕緣膜IFl的上層構(gòu)造為富Si氮化硅膜IFlb，能改善擊穿電壓。 而且，能改善蝕刻抗性。
[0106] 然而，通過將絕緣膜IFl的下層構(gòu)造為富N氮化硅膜IFla，能抑制崩塌（電流崩塌 現(xiàn)象）。這些將在下文詳細說明。
[0107] 順便提及，在柵電極GE、源電極SE以及漏電極DE上形成絕緣層IL1。而且，源電 極SE和漏電極DE分別經(jīng)由形成在絕緣層ILl中的接觸孔Cl中的插塞與導(dǎo)線Ml耦合。而 且，在導(dǎo)線Ml和絕緣層ILl上，形成絕緣層IL2。
[0108] 制造方法說明
[010