用于對(duì)半導(dǎo)體層的區(qū)域進(jìn)行分割的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種根據(jù)權(quán)利要求1所述的用于對(duì)半導(dǎo)體層的區(qū)域進(jìn)行分割的方法和一種根據(jù)權(quán)利要求8所述的光電子半導(dǎo)體芯片。
[0002]本申請(qǐng)要求德國專利申請(qǐng)10 2012 217 524.5和10 2012 220 909.3的優(yōu)先權(quán)，其公開內(nèi)容在此通過參考結(jié)合于此。
【背景技術(shù)】
[0003]從DE 10 2011 010 503 Al中已知，光電子半導(dǎo)體芯片的半導(dǎo)體層設(shè)有掩模并且將耦合輸出結(jié)構(gòu)引入到半導(dǎo)體層的耦合輸出側(cè)中。隨后，將掩模移除并且借助于第二掩模同樣用刻蝕法將半導(dǎo)體層分割成各個(gè)區(qū)域，隨后從所述各個(gè)區(qū)域制造各個(gè)半導(dǎo)體芯片。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于，提供一種用于對(duì)半導(dǎo)體層的區(qū)域進(jìn)行分割并且將耦合輸出結(jié)構(gòu)引入到半導(dǎo)體層中的更簡單的并且更快速的方法。
[0005]所述目的借助根據(jù)權(quán)利要求1的方法和根據(jù)權(quán)利要求10的半導(dǎo)體芯片來實(shí)現(xiàn)。其他有利的實(shí)施方式在從屬權(quán)利要求中得出。
[0006]所述方法具有下述優(yōu)點(diǎn):僅借助一個(gè)掩模并且在一個(gè)方法步驟中將耦合輸出結(jié)構(gòu)引入到半導(dǎo)體層中并且同時(shí)對(duì)半導(dǎo)體層的至少一個(gè)區(qū)域進(jìn)行分割。因此，所述方法可簡單地、成本適當(dāng)?shù)夭⑶铱焖俚貓?zhí)行。不同于現(xiàn)有技術(shù)，不需要使用多個(gè)掩模和/或執(zhí)行多種刻蝕法。借助于所述方法，例如制造具有用于產(chǎn)生光的半導(dǎo)體層的光電子半導(dǎo)體芯片。通過同時(shí)粗糙化并且將槽引入到半導(dǎo)體芯片周圍，即臺(tái)面刻蝕，得到半導(dǎo)體芯片周圍的未粗糙化的邊緣。由于芯片棱邊尖銳，在最后的光學(xué)檢驗(yàn)中可更容易地就缺陷或污染檢驗(yàn)芯片棱邊。由此，提尚光學(xué)檢驗(yàn)的可罪性。
[0007]在現(xiàn)有技術(shù)中，芯片邊緣也是粗糙化的并進(jìn)而芯片棱邊在檢驗(yàn)中顯得是非常波浪形的，使得只能困難地識(shí)別用于自動(dòng)檢驗(yàn)的可限定的清楚邊界。
[0008]在一個(gè)實(shí)施方式中，掩模在一個(gè)方法步驟中被施加并進(jìn)而具有統(tǒng)一的厚度。
[0009]在一個(gè)改進(jìn)形式中，使用硬質(zhì)掩模作為掩模。硬質(zhì)掩模可簡單地制造，是成本適當(dāng)?shù)牟⑶夷軌驅(qū)崿F(xiàn)耦合輸出結(jié)構(gòu)的和分割半導(dǎo)體層的區(qū)域的精確的結(jié)構(gòu)化。
[0010]在另一個(gè)實(shí)施方式中，硬質(zhì)掩模為漆掩模。
[0011]在另一個(gè)實(shí)施方式中，使用氣態(tài)的或液態(tài)的刻蝕介質(zhì)作為刻蝕劑。使用氣態(tài)的或液態(tài)的刻蝕介質(zhì)是已知的技術(shù)并且能夠?qū)崿F(xiàn)成本適當(dāng)?shù)貓?zhí)行方法。
[0012]在另一個(gè)實(shí)施方式中，刻蝕法是干式刻蝕法。
[0013]在另一個(gè)實(shí)施方式中，在干式刻蝕法中使用等離子體。例如在此為Cl等離子體。
[0014]所述方法尤其適合于將耦合輸出結(jié)構(gòu)引入到外延施加的半導(dǎo)體層中。例如，外延生長的半導(dǎo)體層能夠以氮化鎵層的形式構(gòu)成。
[0015]在另一個(gè)實(shí)施方式中，在移除掩模之后，執(zhí)行另一個(gè)結(jié)構(gòu)化步驟，以便使半導(dǎo)體層的到目前被遮蓋的區(qū)域設(shè)有耦合輸出結(jié)構(gòu)。以所述方式，改進(jìn)光耦合輸出的效率。
【附圖說明】
[0016]本發(fā)明的上述特性、特征和優(yōu)點(diǎn)以及實(shí)現(xiàn)其的方式和方法結(jié)合在下文中對(duì)實(shí)施例的描述可更清楚和更明確地理解，結(jié)合附圖詳細(xì)闡述所述實(shí)施例，其中
[0017]圖1示出第一方法步驟的示意圖，
[0018]圖2示出第二方法步驟的示意圖，
[0019]圖3示出具有掩模的半導(dǎo)體層的示意俯視圖，以及
[0020]圖4示出半導(dǎo)體芯片的示意圖。
【具體實(shí)施方式】
[0021]圖1以示意性剖面圖示出半導(dǎo)體層2，在所述半導(dǎo)體層的上側(cè)上施加有結(jié)構(gòu)化的掩模I。半導(dǎo)體層2可以設(shè)置在載體20上，如所示出的那樣。載體20例如可以具有Ge、S1、GaAs, AlN或SiN或者由相應(yīng)的層構(gòu)成，所述層由Ge、Si, GaAs, AlN或SiN構(gòu)成。掩模I例如以硬質(zhì)掩模的形式構(gòu)成。硬質(zhì)掩模例如可以具有氮化硅或氧化硅。此外，硬質(zhì)掩膜也可以為漆掩模。掩模的結(jié)構(gòu)化借助光刻法利用光刻膠和相應(yīng)的刻蝕介質(zhì)來執(zhí)行。例如，為了將掩模結(jié)構(gòu)化或移除，刻蝕過程可以借助氫氟酸(HF)或用氨緩沖的氫氟酸執(zhí)行。
[0022]半導(dǎo)體層2例如具有上部的摻雜的第一半導(dǎo)體層3。鄰接于第一半導(dǎo)體層3設(shè)有摻雜的第二半導(dǎo)體層4。第一半導(dǎo)體層3可以是負(fù)摻雜的，而第二半導(dǎo)體層4可以是正摻雜的。同樣地，第一半導(dǎo)體層3可以是正摻雜的，而第二半導(dǎo)體層4可以是負(fù)摻雜的。在第一和第二半導(dǎo)體層3、4之間的邊界區(qū)域中，構(gòu)成用于產(chǎn)生光的有源區(qū)5。與所選擇的實(shí)施方式相關(guān)地，也可以設(shè)有更復(fù)雜的層結(jié)構(gòu)來構(gòu)成有源區(qū)5。尤其地，有源區(qū)5可以由具有不同摻雜的層的序列構(gòu)成。半導(dǎo)體層2例如為光電子半導(dǎo)體層，尤其是LED半導(dǎo)體芯片。
[0023]在第一半導(dǎo)體層3上施加有結(jié)構(gòu)化的掩模I。與所選擇的實(shí)施方式相關(guān)地，半導(dǎo)體層2也可以具有其他的或附加的層，尤其是鏡層。
[0024]掩模I具有第一掩模元件10和第二掩模元件12。在第一掩模元件10和另一個(gè)第一掩模元件10之間或在第一掩模元件10和第二掩模元件12之間分別設(shè)有第一開口 40。第一開口 40的寬度、即在第一掩模元件10和另一個(gè)第一掩模元件10之間的或在第一掩模元件10和第二掩模元件12之間的第一間距13在第一范圍中。例如，在兩個(gè)第一掩模元件10之間和在第一掩模元件10和第二掩模元件12之間的第一間距13是同樣大的。第二掩模元件12分別環(huán)繞半導(dǎo)體層2的一個(gè)區(qū)域設(shè)置。第二掩模元件12可以具有例如10 μπι至5 μπι的寬度。
[0025]第一掩模元件10沿著在圖1中示出的X軸線優(yōu)選具有相同的寬度。第二掩模元件12沿著X軸線的寬度大于第一掩模元件10沿著X軸線的寬度。在兩個(gè)第二掩模元件12之間設(shè)有第二開口 41。第二開口 41與第一開口 40相比沿著X軸線具有更大的第二寬度14。因此，兩個(gè)相鄰的第二掩模元件12與兩個(gè)相鄰的第一掩模元件10相比具有更大的第二間距14。此外，兩個(gè)相鄰的第二掩模元件12與第二掩模元件12距第一掩模元件10相比具有更大的第二間距14。因此，第一間距13小于第二間距14。第一間距13以下述方式確定:在刻蝕過程中將期望的凹部引入到半導(dǎo)體層2中，所述凹部為光學(xué)耦合輸出結(jié)構(gòu)的一部分。第二間距14以下述方式選擇:在用于引入光學(xué)耦合輸出結(jié)構(gòu)的刻蝕過程中同時(shí)將分離槽引入到半導(dǎo)體層2中，所述分離槽延伸穿過半導(dǎo)體層2的整個(gè)厚度。第二間距例如可以在1.5μηι和2.5 μπι之間。第二間距14的大小與半導(dǎo)體層2的厚度和材料并且與所使用的刻蝕法、尤其與刻蝕介質(zhì)相關(guān)。作為刻蝕介質(zhì)例如可以將KOH或磷酸用于濕化學(xué)的刻蝕法。
[0026]圖2示出在執(zhí)行刻蝕過程之后的圖1的裝置。在兩個(gè)第一掩模元件10之間并且在第一掩模元件10和第二掩模元件12之間分別將凹部15引入到半導(dǎo)體層2中。此外，在兩個(gè)第二掩模元件12之間將分離槽16引入到半導(dǎo)體層2中。
[0027]凹部15具有限界面17、18，所述限界面輔助耦合輸出由有源區(qū)5產(chǎn)生的光。分離槽16在半導(dǎo)體層2的整個(gè)厚度之上延伸。如果分離槽16構(gòu)成為半導(dǎo)體層2的平面中的閉合環(huán)，那么通過構(gòu)成分離槽16將半導(dǎo)體層2的第一和第二區(qū)域19、20分割，即執(zhí)行臺(tái)面刻蝕。通過分離槽16，將半導(dǎo)體層2的區(qū)域分割，由此分割半導(dǎo)體芯片，例如LED芯片。在設(shè)有載體20的情況下，可以將載體20的各個(gè)區(qū)域通過其他的刻蝕法和/或通過激光分離法沿著分離槽16分割。在分割半導(dǎo)體層的區(qū)域之后，可以制造光電子半導(dǎo)體芯片，尤其是具有半導(dǎo)體層的區(qū)域的LED。
[0028]通過傾斜設(shè)置的限界面17、18，將電磁輻射在層2的外部表面上被全反射的份額減少。限界面17、18與層2的平面夾有例如為35°至75°、優(yōu)選50°至70°的角度。具體的角度通過被摻雜的第一半導(dǎo)體層3的結(jié)晶方向和化學(xué)去除預(yù)設(shè)?？涛g深度、即凹部15的深度可以在微米的范圍中。凹部15可以具有棱錐形的凹陷部。在刻蝕深度在微米范圍中并且角度出自上述角度范圍的情況下，凹部15具有棱錐的形狀，所述棱錐特別適合于耦合輸出在可見波長范圍中的、即波長在0.3 μ m和大約0.8 μ m之間的電磁輻射。棱錐形的凹部15的底部的直徑同樣在微米范圍中。因此，該直徑明顯大于電磁輻射的波長。棱柱形的凹部的底部在第一半導(dǎo)體層3由氮化鎵構(gòu)成的情況下具有六邊形的形狀。在將掩模I移除之后，得到多個(gè)被分割的半導(dǎo)體芯片，其中每個(gè)半導(dǎo)體芯片的中部區(qū)域是粗糙化的。粗糙化的中部區(qū)域由光滑的、未粗糙化的邊緣包圍，所述邊緣在刻蝕期間曾被第二掩模元件12遮蓋。
[0029]在另一個(gè)實(shí)施方式中，隨后將掩模I移除并且將第一半導(dǎo)體層3的表面的因此露出的區(qū)域借助另一個(gè)刻蝕步驟粗糙化。因此，在第一刻蝕步驟中被遮蓋的區(qū)域也設(shè)有耦合輸出結(jié)構(gòu)。
[0030]半導(dǎo)體層可以構(gòu)成為具有多個(gè)層的外延生長的層結(jié)構(gòu)。在此，各個(gè)層可以由II1-V族半導(dǎo)體材料構(gòu)成。例如，半導(dǎo)體層的層可以基于GaN、GaInN或AlN構(gòu)成。此外，層可以基于InGaAlN構(gòu)造。屬于基于InGaAlN的層結(jié)構(gòu)的尤其是下述層結(jié)構(gòu)，在所述層結(jié)構(gòu)中，外延制造的層結(jié)構(gòu)通常具有由不同的單層構(gòu)成的層序列，所述不同的單層包含具有出自II1-V族化合物半導(dǎo)體材料體系InxAlyGal-x-yN的材料的至少一個(gè)單層，其中0<