2兩側(cè)的半導(dǎo)體襯底上淀積40nm?80nm厚的氮化娃,形成犧牲側(cè)墻介質(zhì)層，接著對所述犧牲側(cè)墻介質(zhì)層進行各向異性刻蝕，在偽柵結(jié)構(gòu)兩側(cè)形成寬度為30nm?70nm的第二側(cè)墻部分103。第二側(cè)墻部分103還可以由氧化硅、氮氧化硅、碳化硅及其組合，和/或其他合適的材料形成。第二側(cè)墻部分103可以具有多層結(jié)構(gòu)。第二側(cè)墻部分103還可以通過包括沉積刻蝕工藝形成，其厚度范圍可以是1nm-1OOnmJn 30nm、50nm或80nm。
[0049]接下來，去除位于偽柵疊層101頂部以及源漏擴展區(qū)201表面的第一側(cè)墻部分102，形成側(cè)墻105。具體的，采用各向異性刻蝕對所述半導(dǎo)體結(jié)構(gòu)進行刻蝕，刻蝕厚度等于第一側(cè)墻部分102的厚度，直至露出源漏區(qū)所在的襯底和偽柵疊層頂部。此時第一側(cè)墻部分102和第二側(cè)墻部分103聯(lián)合形成完整的側(cè)墻結(jié)構(gòu)105，如圖6所示，所述側(cè)墻105頂端的寬度大于第一側(cè)墻部分102的寬度。
[0050]接下來，如圖7所示進行源漏區(qū)202注入。首先淀積一層厚度為1nm?35nm厚的二氧化硅介質(zhì)層(圖中未示出)，并以該介質(zhì)層為緩沖層，進行離子注入以形成源漏區(qū)202，其中被側(cè)墻105覆蓋的區(qū)域為源漏延伸區(qū)201。對P型晶體而言，摻雜劑為硼或氟化硼或銦或鎵等。對N型晶體而言，摻雜劑為磷或砷或銻等。摻雜濃度為5el019cm_3?lel02°Cm_3。
[0051]接下來，在所述半導(dǎo)體結(jié)構(gòu)上形成層間介質(zhì)層300，如圖8所示。為了在后續(xù)工藝中進行選擇性刻蝕，所述層間介質(zhì)層300的材料與側(cè)墻105不同。在本實施例中，所述層間介質(zhì)層300的材料為氧化硅。
[0052]接下來，去除所述偽柵結(jié)構(gòu)101，形成偽柵空位?？梢圆捎脻穹涛g和/或干法刻蝕除去偽柵結(jié)構(gòu)101。在一個實施例中，采用等離子體刻蝕除去偽柵結(jié)構(gòu)101。接下來，如圖9所示，在柵極空位中形成柵極疊層200。所述柵極疊層200包括柵極介質(zhì)層和柵極接觸層，所述柵極接觸層可以只為金屬柵極，也可以為金屬/多晶硅復(fù)合柵極，其中多晶硅上表面上具有硅化物。
[0053]接下來，去除所述側(cè)墻105，形成空位106，所述空位106位于源漏延伸區(qū)201的上方。具體的，可以采用濕法選擇性刻蝕去除側(cè)墻105，所用腐蝕液對氮化硅和氧化硅的刻蝕選擇比大于30:1。完成刻蝕之后的半導(dǎo)體結(jié)構(gòu)如圖10所示。
[0054]接下來，在所述半導(dǎo)體結(jié)構(gòu)上淀積犧牲材料層400，并進行化學(xué)機械拋光(CMP)，直至露出柵極疊層頂部，其目的在于封閉空位106頂部，使其頂部被犧牲材料層400未被刻蝕的部分覆蓋，便于之后的工藝進行互聯(lián)布線等工作，所述犧牲材料層400的材料與層間介質(zhì)層300的材料相同，具體工藝步驟如圖11所示。完成CMP之后，在所述空位105頂部形成蓋層107，如圖12所示。
[0055]根據(jù)本發(fā)明提供的MOS晶體管結(jié)構(gòu)，在形成層間介質(zhì)層之后刻蝕掉側(cè)墻，在柵極與源漏區(qū)上方的層間介質(zhì)層中形成空位，用空氣取代之前的側(cè)墻材料，有效地減小了外部邊緣區(qū)域材料的介電常數(shù)，同時削弱了源漏區(qū)與柵極之間的電容耦合效應(yīng)，從而有效地減小了寄生電容，優(yōu)化了器件性能。
[0056]雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。
[0057]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、結(jié)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易理解，對于目前已存在或者以后即將開發(fā)出的工藝、結(jié)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、結(jié)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
【主權(quán)項】
1.一種MOS晶體管的制造方法，包括: a.提供半導(dǎo)體襯底(100)和偽柵疊層(101)，在所述偽柵疊層(102)兩側(cè)的襯底中具有源漏擴展區(qū)(201)； b.在所述偽柵疊層兩側(cè)形成第一側(cè)墻部分(102); c.在所述第一側(cè)墻部分(102)垂直于襯底的表面上形成第二側(cè)墻部分(103)； d.去除所述第一側(cè)墻部分(102)位于偽柵疊層(101)頂部以及位于源漏擴展區(qū)(201)上第二側(cè)墻部分(103)外側(cè)的部分，形成側(cè)墻(105); e.在偽柵疊層兩側(cè)的襯底中形成源漏區(qū)，并在所述源漏區(qū)上方形成層間介質(zhì)層(300)； f.去除所述偽柵疊層(101)以形成開口，并在所述開口中填充柵極疊層(200)； g.去除所述側(cè)墻(105)，形成空位(106); h.在所述層間介質(zhì)層(300)和所述偽柵疊層(101)上淀積犧牲材料層(400)使其填充空位(106)頂部，并進行化學(xué)機械拋光，直至露出所述柵極疊層(101)頂部，使未被刻蝕掉的犧牲材料層在所述空位(106 )頂部形成蓋層(107 )。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟b中，所述第一側(cè)墻部分(102)的材料為氮化硅。
3.根據(jù)權(quán)利要求1或2所述的制造方法，其特征在于，在步驟b中，所述第一側(cè)墻部分(102)的厚度為10?30nm。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟c中，所述第二側(cè)墻部分(103)與第一側(cè)墻部分(102)的材料相同。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟d中，所述去除第一側(cè)墻部分(102)的方法是各向異性刻蝕。
6.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟d中，所述層間介質(zhì)層(300)的材料與側(cè)墻(105 )的材料不同。
7.根據(jù)權(quán)利要求1或6所述的制造方法，其特征在于，在步驟d中，所述層間介質(zhì)層(300)的材料為氧化硅。
8.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟g中，所述去除側(cè)墻(105)的方法是選擇性刻蝕。
9.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，在步驟h中，所述犧牲材料層(400)的材料與層間介質(zhì)層(300 )相同。
10.一種MOS晶體管結(jié)構(gòu)，包括: 襯底(100)； 柵極疊層(200 )，位于所述襯底(100 )上方； 源漏區(qū)(202 )，位于所述柵極疊層(200 )兩側(cè)襯底中； 層間介質(zhì)層(300)，覆蓋所述源漏區(qū)(202)； 空位(106)，位于所述柵極疊層(200)兩側(cè)，被所述層間介質(zhì)層(300)和襯底(100)包圍；以及 蓋層(107)，覆蓋所述空位(106)頂部。
11.根據(jù)權(quán)利要求10所述的晶體管結(jié)構(gòu)，其特征在于，所述空位(106)與層間介質(zhì)層(300)相鄰的面為弧形，其頂部的寬度小于底部的寬度。
12.根據(jù)權(quán)利要求10所述的晶體管結(jié)構(gòu)，其特征在于，所述空位(106)頂部的寬度為10?30nm,頂部與底部的寬度差為30?60nm。
13.根據(jù)權(quán)利要求10所述的晶體管體結(jié)構(gòu)，其特征在于，所述蓋層(107)的厚度小于5nm。
【專利摘要】本發(fā)明提供了一種MOS晶體管的制造方法，包括：a.提供半導(dǎo)體襯底和偽柵疊層；b.在所述偽柵疊層兩側(cè)上形成淀積第一側(cè)墻部分；c.在所述淀積第一側(cè)墻部分垂直于襯底的表面上形成第二側(cè)墻部分；d.去除所述第一側(cè)墻部分位于偽柵疊層頂部以及源漏擴展區(qū)上位于第二側(cè)墻部分外側(cè)的部分，形成側(cè)墻；e.在偽柵疊層兩側(cè)的襯底中形成源漏區(qū)，并形成層間介質(zhì)層；f.去除所述偽柵疊層以形成開口，并在所述開口中在該位置填充柵極疊層；g.去除所述側(cè)墻，形成空位；h.在所述層間介質(zhì)層和偽柵疊層上淀積犧牲材料層使其填充空位頂部，并進行化學(xué)機械拋光，直至露出柵極疊層頂部。與現(xiàn)有技術(shù)相比，本發(fā)明有效地減小了柵極寄生電容，提高了器件性能。
【IPC分類】H01L29-423, H01L29-78, H01L21-336, H01L21-28
【公開號】CN104733319
【申請?zhí)枴緾N201310714649
【發(fā)明人】李睿, 尹海洲, 劉云飛
【申請人】中國科學(xué)院微電子研究所
【公開日】2015年6月24日
【申請日】2013年12月20日