場效應晶體管及其制備方法
【技術領域】
[0001]本發(fā)明涉及半導體制造技術領域，尤其涉及一種場效應晶體管及其制備方法。
【背景技術】
[0002]近年來，隨著半導體技術的發(fā)展，晶體管尺寸不斷縮小，器件和系統(tǒng)的處理速度隨之提高。當晶體管溝道縮短到一定程度，就會出現短溝道效應，從而造成漏電流變大，開關效率降低，耗電和發(fā)熱量增大，從而影響器件的性能，為有效解決器件尺寸減小帶來的短溝道效應，提高器件的性能，目前通常采用高遷移率材料替代傳統(tǒng)硅材料，比如在PMOS中采用SiGe材料，在器件的制造過程中一般采用在整個MOSFET區(qū)域都先生長一層SiGe材料，然后制備晶體管，其制備工藝復雜，且生產成本較高。
[0003]因此，如何在采用高遷移率材料提高器件性能的同時使得工藝簡單化成為本領域技術人員致力研究的方向。

【發(fā)明內容】

[0004]針對上述存在的問題，本發(fā)明公開一種場效應晶體管及其制備方法，以克服現有技術中為了提高器件的性能，在器件的制造過程中采用在整個MOSFET區(qū)域都先生長一層鍺化硅材料，然后制備晶體管，從而造成制備工藝復雜化，且增加了生產成本的問題。
[0005]為了實現上述目的，本發(fā)明采用如下技術方案:
[0006]一種場效應晶體管的制備方法，包括如下步驟:
[0007]SI，提供一具有硅襯底、層間介質層和虛擬柵極的半導體結構，且所述層間介質層覆蓋所述硅襯底的上表面，所述虛擬柵極嵌入設置于所述層間介質層中；
[0008]S2，去除所述虛擬柵極至所述硅襯底的上表面，形成位于所述層間介質層的柵極凹槽；
[0009]S3，于所述柵極凹槽的底部制備第一鍺化硅層；
[0010]S4，繼續(xù)快速熱氧化工藝，以將位于所述柵極凹槽底部的硅襯底部分轉化為第二鍺化硅層，同時將所述第一鍺化硅層轉化為二氧化硅層；
[0011]S5，繼續(xù)后續(xù)的柵極制備工藝。
[0012]上述的場效應晶體管的制備方法，其中，所述半導體結構上設置有PMOS區(qū)域，且所述柵極凹槽位于所述PMOS區(qū)域內。
[0013]上述的場效應晶體管的制備方法，其中，所述半導體結構上還設置有NMOS區(qū)域；
[0014]在進行所述步驟S2中的工藝時，位于所述NMOS區(qū)域內的所述半導體結構的上表面覆蓋有一保護層。
[0015]上述的場效應晶體管的制備方法，其中，所述半導體結構還具有第一柵氧化層，所述第一柵氧化層位于所述虛擬柵極和所述硅襯底之間。
[0016]上述的場效應晶體管的制備方法，其中，所述半導體結構還具有覆蓋所述虛擬柵極側壁的第一側墻；
[0017]在進行所述步驟S2時，依次去除所述虛擬柵極和位于所述虛擬柵極正下方的第一柵氧化層至所述硅襯底的上表面，形成所述柵極凹槽，且所述第一側墻和剩余的第一柵氧化層構成第二側墻。
[0018]上述的場效應晶體管的制備方法，其中，所述層間介質層的上表面與所述虛擬柵極的上表面齊平。
[0019]上述的場效應晶體管的制備方法，其中，所述第一鍺化硅層的厚度小于等于lnm。
[0020]上述的場效應晶體管的制備方法，其中，所述步驟S5中的后續(xù)的柵極制備工藝包括于所述柵極凹槽中制備高K金屬柵極的工藝步驟。
[0021]一種場效應晶體管，包括:
[0022]一半導體結構，該半導體結構包括硅襯底、層間介質層和柵極結構；
[0023]所述層間介質層覆蓋所述硅襯底的上表面，所述柵極結構貫穿設置于所述層間介質層中，且于所述柵極結構下方的硅襯底中還嵌入設置有鍺化硅層；
[0024]其中，所述柵極結構覆蓋所述鍺化硅層的上表面。
[0025]上述的場效應晶體管，其中，所述半導體結構上設置有PMOS區(qū)域，所述鍺化硅層嵌入設置于所述PMOS區(qū)域內的柵極結構下方的硅襯底中。
[0026]上述的場效應晶體管，其中，所述半導體結構上還設置有NMOS區(qū)域，且在所述PMOS區(qū)域和所述NMOS區(qū)域之間的硅襯底中還設置有隔離結構。
[0027]上述的場效應晶體管，其中，所述柵極結構包括柵極、高K介質層和柵氧化層；
[0028]所述柵氧化層全覆蓋所述鍺化硅層的上表面，所述柵極位于所述柵氧化層的上方，所述高K介質層設置于所述柵氧化層與所述柵極之間，且該高K介質層覆蓋所述柵極的底部及其側壁。
[0029]上述的場效應晶體管，其中，所述柵極結構還包括側墻結構，所述側墻結構覆蓋所述高K介質層和所述柵氧化層的側壁。
[0030]上述的場效應晶體管，其中，所述柵氧化層材質為二氧化硅。
[0031]上述的場效應晶體管，其中，所述柵氧化層的厚度小于等于lnm。
[0032]上述發(fā)明具有如下優(yōu)點或者有益效果:
[0033]綜上所述，由于采用了上述技術方案，通過去除虛擬柵極和虛擬柵極下方的柵氧化層形成柵極凹槽，并于該柵極凹槽的底部制備第一鍺化硅層，然后進行快速熱氧化工藝，以將位于柵極凹槽底部的硅襯底部分轉化為第二鍺化硅層，形成局部的高遷移率溝道，同時將所述第一鍺化硅層轉化可以作為柵氧化層的二氧化硅層，上述形成局部的高遷移率溝道的方法，工藝簡單易行，在提高了器件性能的同時，降低了生產成本，可應用于平面MOSFET, FinFET或TFET的制備工藝中。
[0034]具體
【附圖說明】
[0035]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0036]圖1?7是本發(fā)明實施例中制備場效應晶體管的方法的流程結構示意圖；
[0037]圖8是本發(fā)明實施例中場效應晶體管的結構示意圖。
【具體實施方式】
[0038]下面結合附圖和具體的實施例對本發(fā)明作進一步的說明，但是不作為本發(fā)明的限定。
[0039]實施例一:
[0040]圖1?7是本發(fā)明實施例中制備場效應晶體管的方法的流程結構示意圖。如圖1?7所示:
[0041]本實施例涉及一種場效應晶體的制備方法，包括如下步驟:
[0042]步驟一，提供一半導體結構，該半導體結構具有一娃襯底1，和位于娃襯底I上方的虛擬柵極2，以及覆蓋在虛擬柵極2側壁的第一側墻3，該半導體結構還包括位于虛擬柵極2和硅襯底I之間的第一柵氧化層4，其中，上述半導體結構上設置有PMOS區(qū)域和NMOS區(qū)域，且硅襯底I中設置有淺溝槽隔離101以隔開上述PMOS區(qū)域和NMOS區(qū)域，如圖1所示的結構。
[0043]步驟二，制備層間介質層5覆蓋裸露的硅襯底I的表面和第一側墻3以及虛擬柵極2的表面，制備層間介質層5的方法可為物理氣相沉積或化學氣相沉積，如圖2所示的結構。
[0044]步驟三,利用CMP(化學機械拋光，Chemical Mechanical Polishing)技術拋光層間介質層5直到暴露虛擬柵極2和第一側墻3的上表面，得到拋光后剩余的層間介質層5'，此時，剩余的層間介質層5'的上表面與虛擬柵極2的上表面齊平，如圖3所示的結構。
[0045]步驟四，于圖3的結構上方旋涂一層光刻膠，將光刻膠曝光、顯影后，于上述半導體結構的NMOS區(qū)域的上方形成一層光阻作為保護層(圖中未示出)，利用濕法刻蝕或干法刻蝕依次去除上述半導體結構PMOS區(qū)域內虛擬柵極2、位于虛擬柵極2正下方的第一柵氧化層4至硅襯底I的上表面，形成柵極凹槽，且第一側墻3和剩余的第一柵氧化層共同構成第二側墻6，如圖4所示的結構。
[0046]步驟五，利用物理氣相沉積或化學氣相沉積于圖4的結構中的柵極凹槽的底部外延生長第一鍺化娃層7,該沉積的第一鍺化娃層7的厚度為d,其中d ( Inm (如lnm, 0.7nm或0.5nm等),如圖5所示的結構。
[0047]步驟六,繼續(xù)對圖5的結構進行RTO (快速熱氧化rapid thermal oxidat1n)工藝，以將位于柵極凹槽底部的娃襯底I部分轉化為第二鍺化娃層8,同時將第一鍺化娃層7轉化為二氧化硅層9，且二氧化硅層9全覆蓋第二鍺化硅層7的上表面，二氧化硅層9為第二柵氧化層，如圖6所示的結構。
[0048]步驟七，于第二柵氧化層(二氧化硅層9)上方依次制備高k介質層10和金屬柵極11形成HG/MG(高k/金屬柵極)，其中，高k介質層10全覆蓋