一種半導體器件及其制備方法
【技術領域】
[0001]本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種半導體器件及其制備方法。
【背景技術】
[0002]在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備，多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出現(xiàn)了 3D 集成電路(integrated circuit, IC)技術，3D 集成電路(integrated circuit, IC)被定義為一種系統(tǒng)級集成結構，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間，各個芯片的邊緣部分可以根據(jù)需要引出多個引腳，根據(jù)需要利用這些引腳，將需要互相連接的的芯片通過金屬線互聯(lián)，但是上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，而且芯片之間的連接關系比較復雜，那么就會需要利用多條金屬線，最終的布線方式比較混亂，而且也會導致體積增加。
[0003]因此，目前在所述3D集成電路(integrated circuit, IC)技術中大都采用娃通孔(Through Silicon Via, TSV)以及位于娃通孔上方的金屬互連結構形成電連接,然后進一步實現(xiàn)晶圓之間的鍵合。
[0004]其中，硅通孔是一種穿透硅晶圓或芯片的垂直互連，TSV可堆棧多片芯片，在芯片鉆出小洞(制程又可分為先鉆孔及后鉆孔兩種，Via Fist1Via Last)，從底部填充入金屬，硅晶圓上以蝕刻或雷射方式鉆孔(via)，再以導電材料如銅、多晶硅、鎢等物質(zhì)填滿。從而實現(xiàn)不同硅片之間的互聯(lián)。
[0005]3D IC是將原裸晶尺寸的處理器晶片、可程式化邏輯閘(FPGA)晶片、記憶體晶片、射頻晶片(RF)或光電晶片，打薄之后直接疊合，并透過TSV鉆孔連接。在3D IC立體疊合技術，娃通孔(TSV)、中介板(Interposer)等關鍵技術/封裝零組件的協(xié)助下，在有限面積內(nèi)進行最大程度的晶片疊加與整合，進一步縮減SoC晶片面積/封裝體積并提升晶片溝通效率。
[0006]因此，晶圓水平上的Cu-Cu接合(Wafer level Cu-Cu bonding)作為3DIC中的一項關鍵技術，目前還處在研發(fā)階段，在3D CIS等高端產(chǎn)品上的有重要的應用趨勢。
[0007]目前晶圓水平上的Cu-Cu接合(Wafer level Cu-Cu bonding)的主要研究熱點在于，減小接合焊盤的尺寸(bonding Pad size),增加接合的密度，以及如何獲得高質(zhì)量的接合焊盤(bonding wafer),目前主要的晶圓水平上的Cu-Cu接合(Wafer level Cu-Cubonding)的方法有:首先提供第一晶圓101和第二晶圓102,通過第一晶圓101上的金屬層103以及第二晶圓102上的金屬層103之間的接合實現(xiàn)所述第一晶圓101和第二晶圓102的接合，如圖1a所示；此外，通過第一晶圓以及第二晶圓102上的金屬層之間的接合外，還可以在兩個晶圓的接觸面上形成粘附層104,以形成粘附接合(adhesive bonding),如圖1b所示；現(xiàn)有技術中通過第一晶圓以及第二晶圓102上的金屬層之間的接合外，還有通過第一晶圓101和第二晶圓102的上的介電層105之間的接合，以實現(xiàn)更好的連接效果，如圖1c所示。
[0008]現(xiàn)有技術中Cu-Cu接合(Wafer level Cu-Cu bonding)中Cu焊盤都是采用大馬士革工藝制備，使用氧化物作為介質(zhì)，圖形化溝槽圖形，然后采用填充所述溝槽并進行平坦化的方式形成金屬銅的焊盤圖案(Cu metal pattern),所述方法中均采用氧化物(oxide)作為頂部金屬層(top metal)的介質(zhì)層105,有可能引起銅擴散(suffer Cu diffuse)的問題。
[0009]此外,現(xiàn)有技術中在形成Cu-Cu接合(Wafer level Cu-Cu bonding)時還存在較大的技術難題，如在接合時金屬焊盤的對準(bonding alignment)、接合質(zhì)量問題(Bondingquality issue)、晶圓接合過程中應力引起的晶圓邊緣不能有效地接合(wafer stressinduce wafer edge bonding fail),金屬擴散(Cu diffuse issue)等問題，如何解決這些問題，是目前wafer level Cu-Cubonding面臨的主要問題。
【發(fā)明內(nèi)容】
[0010]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0011]本發(fā)明為了克服目前存在問題，提供了一種半導體器件的制備方法，包括:
[0012]提供基底，所述基底中形成有元器件以及位于所述元器件上方的互連結構；
[0013]在所述基底上形成苯并環(huán)丁烯或聚亞醢胺的介電層；
[0014]在所述介電層中形成金屬焊盤，以和所述互連結構相連接；
[0015]將包含所述介電層和所述金屬焊盤的兩晶圓接合。
[0016]作為優(yōu)選，所述兩晶圓接合包括所述金屬焊盤之間的接合以及所述介電層之間的接合。
[0017]作為優(yōu)選，所述金屬焊盤之間的接合以及所述介電層之間的接合通過一個步驟完成。
[0018]作為優(yōu)選，在所述介電層中形成所述金屬焊盤的方法為:
[0019]在所述苯并環(huán)丁烯或聚亞醢胺的介電層上形成保護層；
[0020]圖案化所述保護層和所述介電層，以形成第一開口，露出所述互連結構；
[0021]選用導電材料填充所述第一開口，以形成電連接；
[0022]平坦化所述導電材料，以所述保護層為停止層；
[0023]去除所述保護層，以形成所述金屬焊盤。
[0024]作為優(yōu)選，所述保護層選用SiN層；
[0025]所述導電材料選用金屬Cu,以形成銅焊盤。
[0026]作為優(yōu)選，選用導電材料填充所述第一開口的方法為:
[0027]在所述第一開口中形成擴散阻擋層；
[0028]在所述擴散阻擋層上形成金屬的種子層；
[0029]選用電化學電鍍的方法沉積金屬以填充所述第一開口。
[0030]作為優(yōu)選，所述互連結構包括從下往上依次形成的通孔、層間金屬層以及頂部通孔，其中所述通孔與所述元器件相連接。
[0031]作為優(yōu)選，所述基底包括半導體襯底，所述半導體襯底中形成有硅通孔結構。
[0032]作為優(yōu)選，所述苯并環(huán)丁烯和所述聚亞醢胺選用旋涂法或者化學氣相沉積法形成。
[0033]本發(fā)明還提供了一種上述的方法制備得到的半導體器件，所述半導體器件包括接合在一起的兩個晶圓，所述兩晶圓的接合包括所述金屬層之間的接合以及所述介電層之間的接合，所述介電層選用苯并環(huán)丁烯或聚亞醢胺。
[0034]在本發(fā)明中為了解決現(xiàn)有技術中存在的問題，在在晶圓水平上的Cu-Cu接合工藝中選用新的材料作為介質(zhì)層，選用苯并環(huán)丁烯(Benzocyclobutene, BCB)或聚亞醢胺(polyimide)作為介質(zhì)層,來實現(xiàn)上下晶圓之間的接合,所述介電層具有以下優(yōu)點:
[0035](I)選用苯并環(huán)丁烯(Benzocyclobutene,BCB)或聚亞醢胺(polyimide)作為層間金屬介電層，具有十分低的應力，且具有塑性變形的性質(zhì)，可以有效降低整個器件結構的應力。
[0036](2)苯并環(huán)丁烯(Benzocyclobutene)或聚亞醢胺(polyimide)與氧化物、金屬焊盤，例如Al, Cu之間具有很好的粘附性(adhes1n),且在接合(bonding)過程中上下晶圓的BCB能熔合在一起，形成無空隙(void free)的接合(bonding pair),提高接合質(zhì)量(bonding quality)。
[0037](3)808可作為阻擋層，可以徹底解決晶圓之間金屬擴散(例如(:11乜€血％)的問題。
【附圖說明】
[0038]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0039]圖1a-1c為現(xiàn)有技術中所述半導體器件的結構示意圖；
[0040]圖2a_2g為本發(fā)明的一【具體實施方式】中所述半導體器件的制備過程示意圖；
[0041]圖3為本發(fā)明一具體地實施方式中所述半導體器件的制備工藝流程圖。
【具體實施方式】
[0042]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無