閃存器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器領(lǐng)域，特別涉及一種閃存器件及其形成方法。
【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:邏輯、存儲器和模擬電路，其中存儲器件在集成電路產(chǎn)品中占了相當(dāng)大的比例。而在存儲器件中，近年來閃存存儲器(flash memory)的發(fā)展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度、易于擦除和重寫等多項優(yōu)點，因而在微機、自動化控制等多項領(lǐng)域得到了廣泛的應(yīng)用。
[0003]參考圖1，圖1為現(xiàn)有的閃存存儲器的結(jié)構(gòu)示意圖，包括:半導(dǎo)體襯底100，位于所述半導(dǎo)體襯底100上分立的存儲晶體管柵極堆疊和選擇晶體管柵極堆疊，所述存儲晶體管柵極堆疊包括位于半導(dǎo)體襯底100表面的隧穿氧化層101、位于隧穿氧化層101上的浮柵102、位于浮柵102上的控制柵介質(zhì)層103和位于控制柵介質(zhì)層103上的控制柵104，所述選擇晶體管柵極堆疊包括位于半導(dǎo)體襯底100表面的選擇柵介質(zhì)層105和位于選擇柵介質(zhì)層105上的選擇柵106 ;還包括位于存儲晶體管柵極堆疊和選擇晶體管柵極堆疊之間的半導(dǎo)體襯底100內(nèi)的共源漏區(qū)108，位于存儲晶體管柵極堆疊遠(yuǎn)離共源漏區(qū)108 —側(cè)的半導(dǎo)體襯底100內(nèi)的源區(qū)107，位于選擇晶體管柵極堆疊的遠(yuǎn)離共源漏區(qū)108 —側(cè)的半導(dǎo)體襯底100內(nèi)的漏區(qū)109。
[0004]現(xiàn)有的閃存存儲器的性能無法滿足現(xiàn)有的應(yīng)用需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是怎樣提高閃存器件的性能。
[0006]為解決上述問題，本發(fā)明提供了一種閃存器件的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有若干平行排布的浮柵層，相鄰浮柵層之間具有第一開口，所述浮柵層包括隧穿氧化層和位于隧穿氧化層上的第一多晶硅層，所述半導(dǎo)體襯底包括若干平行的第一區(qū)域以及位于第一區(qū)域一端的第二區(qū)域，每個浮柵層覆蓋半導(dǎo)體襯底的第一區(qū)域和第二區(qū)域；在所述第一開口的側(cè)壁和底部表面以及浮柵層的表面形成控制柵介質(zhì)層；在所述控制柵介質(zhì)層上形成第二多晶硅層，所述第二多晶硅層填充滿浮柵層之間的第一開口 ；刻蝕第二區(qū)域的第二多晶硅層和控制柵介質(zhì)層，形成暴露出第二區(qū)域的第一多晶硅層的第二開口 ；在第二多晶硅層上形成第三多晶硅層，所述第三多晶硅層填充滿所述第二開口 ；沿與浮柵層排布的方向垂直的方向，刻蝕去除第二區(qū)域的第二開口兩側(cè)和第一區(qū)域的部分第三多晶娃層、第二多晶娃層、控制柵介質(zhì)層、第一多晶娃層，在半導(dǎo)體襯底的第一區(qū)域的隧穿氧化層上形成浮柵、位于浮柵上的控制柵介質(zhì)層、位于控制柵介質(zhì)層上的控制柵，在半導(dǎo)體襯底的第二區(qū)域的隧穿氧化層上形成選擇柵。
[0007]可選的，所述浮柵層的形成過程為:在所述半導(dǎo)體襯底上形成硬掩膜層，所述硬掩膜層中具有若干平行分布的第三開口，所述第三開口暴露出半導(dǎo)體襯底的表面；以所述硬掩膜層為掩膜，沿第三開口刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成溝槽；在所述第三開口和溝槽內(nèi)填充滿隔離材料，所述隔離材料的表面與硬掩膜層的表面齊平；去除所述硬掩膜層，形成第四開口，第四開口暴露出半導(dǎo)體襯底表面；在第四開口底部的半導(dǎo)體襯底上形成隧穿氧化層；在所述隧穿氧化層上形成第一多晶硅層，第一多晶硅層填充滿第四開口，第一多晶硅層和隧穿氧化層構(gòu)成浮柵層；去除相鄰浮柵層之間的部分隔離材料，形成第一開口，第一開口底部剩余的隔離材料構(gòu)成隔離結(jié)構(gòu)。
[0008]可選的，所述硬掩膜層的材料為SiN、S1N, SiCN或SiC中的一種或幾種。
[0009]可選的，所述硬掩膜層的厚度為1000?2000埃。
[0010]可選的，所述第一多晶硅層的形成過程為:形成覆蓋所述隔離材料和填充第四開口的第一多晶硅材料層；平坦化所述第一多晶硅材料層，以隔離材料層表面為停止層，在第四開口內(nèi)形成第一多晶硅層。
[0011]可選的，所述硬掩膜層的材料與隔離材料的材料不相同。
[0012]可選的，所述第一多晶硅層的厚度為200?800埃。
[0013]可選的，所述第二多晶硅層的厚度為200?800埃。
[0014]可選的，所述第三多晶娃層的厚度為600?2500埃。
[0015]可選的，所述控制柵介質(zhì)層為氧化硅層、氮化硅層和氧化硅層的三層堆疊結(jié)構(gòu)。
[0016]可選的，刻蝕第二區(qū)域的第二多晶硅層和控制柵介質(zhì)層形成第二開口的工藝為各向異性的干法刻蝕。
[0017]可選的，還包括:在所述控制柵和選擇柵兩側(cè)的半導(dǎo)體襯底內(nèi)形成源區(qū)或漏區(qū)。
[0018]本發(fā)明還提供一種閃存器件，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底包括若干平行的第一區(qū)域和位于第一區(qū)域一端的第二區(qū)域；位于半導(dǎo)體襯底的第一區(qū)域上的若干浮柵，相鄰浮柵之間具有第一開口 ；位于第一開口的側(cè)壁和底部以及浮柵的表面的控制柵介質(zhì)層；位于控制柵介質(zhì)層上的控制柵，控制柵填充滿第一開口 ；位于半導(dǎo)體襯底的第二區(qū)域上的選擇柵，所述選擇柵的頂部表面與控制柵的底部表面齊平。
[0019]可選的，所述控制柵包括第二多晶硅層和第三多晶硅層，所述第二多晶硅層位于控制柵介質(zhì)層上，第二多晶娃層填充滿第一開口，第三多晶娃層位于第二多晶娃層表面。
[0020]可選的，所述選擇柵包括:位于半導(dǎo)體襯底第二區(qū)域上的第一多晶硅層，相鄰第一多晶硅層中具有第一子開口 ；位于第一子開口的側(cè)壁和底部以及第一多晶硅層表面的隔離介質(zhì)層；位于隔離介質(zhì)層上的第二多晶硅層，所述第二多晶硅層填充滿第一子開口 ；位于第二多晶硅層中和隔離介質(zhì)層中的第二開口，所述第二開口暴露出隔離介質(zhì)層底部的第一多晶硅層；位于第二多晶硅層上的第三多晶硅層，所述第三多晶硅層填充滿第二開口。
[0021]可選的，所述浮柵或第一多晶硅層的厚度為200?800埃。
[0022]可選的，所述第二多晶硅層的厚度為200?800埃。
[0023]可選的，所述第三多晶娃層的厚度為600?2500埃。
[0024]可選的，所述隔離介質(zhì)層的材料或結(jié)構(gòu)與控制柵介質(zhì)層的材料或結(jié)構(gòu)相同。
[0025]可選的，所述浮柵和半導(dǎo)體襯底之間還具有隧穿氧化層，所述選擇柵和半導(dǎo)體襯底之間還具有選擇柵介質(zhì)層。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0027]本發(fā)明的閃存器件的形成方法，在半導(dǎo)體襯底上形成有若干平行排布的浮柵層，每個浮柵層覆蓋半導(dǎo)體襯底的第一區(qū)域和第二區(qū)域；在所述第一開口的側(cè)壁和底部表面以及浮柵層的表面形成控制柵介質(zhì)層；在所述控制柵介質(zhì)層上形成第二多晶硅層，所述第二多晶硅層填充滿浮柵層之間的第一開口 ；刻蝕第二區(qū)域的第二多晶硅層和控制柵介質(zhì)層，形成暴露出第二區(qū)域的第一多晶硅層的第二開口 ；在第二多晶硅層上形成第三多晶硅層，所述第三多晶硅層填充滿所述第二開口。在形成控制柵和選擇柵時，第一區(qū)域的第三多晶硅層的表面與第二區(qū)域的第三多晶硅層的表面是齊平的，減小了第一區(qū)域和第二區(qū)域刻蝕時的差異性，形成的選擇柵的厚度較厚，滿足了高壓器件的要求。另外，在控制柵介質(zhì)層上形成第二多晶硅層，一方面，所述第二多晶硅層作為控制柵介質(zhì)層與的第三多晶硅層之間的過渡層，第一區(qū)域的第二多晶硅層形成控制柵的一部分，使得形成的控制柵與控制柵介質(zhì)層之間具有良好的界面態(tài)，提高閃存器件的性能；另一方面，第二區(qū)域的第二多晶硅層可以作為刻蝕第二區(qū)域的控制柵介質(zhì)層時的掩膜，采用第二多晶硅層作為掩膜，能防止采用其他材料的掩膜，在去除掩膜時對第一區(qū)域控制柵介質(zhì)層造成損傷，使得控制柵介質(zhì)層與后續(xù)形成的控制柵的界面態(tài)變差。
[0028]進(jìn)一步，在所述半導(dǎo)體襯底上形成硬掩膜層，所述硬掩膜層中具有若干平行分布的第三開口，所述第三開口暴露出半導(dǎo)體襯底的表面；以所述硬掩膜層為掩膜，沿第三開口刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成溝槽；在所述第三開口和溝槽內(nèi)填充滿隔離材料，所述隔離材料的表面與硬掩膜層的表面齊平；去除所述硬掩膜層，形成第四開口，第四開口暴露出半導(dǎo)體襯底表面；在第四開口底部的半導(dǎo)體襯底上形成隧穿氧化層；在所述隧穿氧化層上形成第一多晶硅層，第一多晶硅層填充滿第四開口，第一多晶硅層和隧穿氧化層構(gòu)成浮柵層；去除相鄰浮柵層之間的部分隔離材料，形成第一開口，第一開口底部剩余的隔離材料構(gòu)成隔離結(jié)構(gòu)。浮柵層可以子對準(zhǔn)的形成在去除硬掩膜層后形成的第四開口的，提