存儲(chǔ)器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種存儲(chǔ)器件及其形成方法。
【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:模擬電路、數(shù)字電路和數(shù)/?；旌想娐?，其中存儲(chǔ)器件是數(shù)字電路中的一個(gè)重要類型。近年來(lái)，在存儲(chǔ)器件中，閃存(flash memory)的發(fā)展尤為迅速。閃存的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息，因此被廣泛應(yīng)用于各種急需要存儲(chǔ)的數(shù)據(jù)不會(huì)因電源中斷而消失，有需要重復(fù)讀寫數(shù)據(jù)的存儲(chǔ)器。而且，閃存具有集成度高、存取速度快、易于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。因此，如何提升閃存的性能、并降低成本成為一個(gè)重要課題。
[0003]其次，發(fā)展高密度閃存技術(shù)，有利于各類隨身電子設(shè)備的性能提高，例如以閃存作為數(shù)碼相機(jī)、筆記本電腦或平板電腦等電子設(shè)備中的存儲(chǔ)器件。因此，降低閃存單元的尺寸，并以此降低閃存單元的成本是技術(shù)發(fā)展的方向之一。對(duì)于或非門(NOR)電擦除隧穿氧化層(ETOX, Erase Through Oxide)閃存存儲(chǔ)器(Flash Memory)來(lái)說(shuō),采用自對(duì)準(zhǔn)電接觸(Self-Align Contact)工藝能夠使閃存存儲(chǔ)單元的尺寸縮小。
[0004]圖1是采用自對(duì)準(zhǔn)電接觸工藝形成的閃存存儲(chǔ)器件的剖面結(jié)構(gòu)示意圖，包括:襯底100，所述襯底100表面具有若干相鄰的存儲(chǔ)單元101，所述存儲(chǔ)單元101包括:位于襯底100表面的隧穿氧化層110、位于隧穿氧化層110表面的浮柵層111、位于浮柵層111表面的絕緣層112、位于絕緣層112表面的控制柵層113、以及位于控制柵層113表面的氮化硅層114 ;位于相鄰存儲(chǔ)單元101之間的襯底100內(nèi)的源區(qū)或漏區(qū)102 ;位于所述存儲(chǔ)單元101兩側(cè)襯底100表面的側(cè)墻103 ;位于側(cè)墻103表面、氮化硅層114表面以及相鄰存儲(chǔ)單元101之間襯底100表面的電互連結(jié)構(gòu)105。
[0005]其中，為了降低控制柵層113的電阻，以提高閃存存儲(chǔ)器件的性能和穩(wěn)定性、降低能耗和熱損耗，會(huì)采用自對(duì)準(zhǔn)硅化工藝在控制柵層113內(nèi)形成金屬硅化物層115，且所述金屬硅化物層115位于所述控制柵層113的部分側(cè)壁表面。
[0006]然而，現(xiàn)有技術(shù)形成的閃存存儲(chǔ)器件依舊穩(wěn)定性較低、可靠性不佳。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問(wèn)題是一種存儲(chǔ)器件及其形成方法，所形成的存儲(chǔ)器件性能改善。
[0008]為解決上述問(wèn)題，本發(fā)明提供一種存儲(chǔ)器件的形成方法，包括:提供襯底，所述襯底表面具有若干相鄰的存儲(chǔ)單元，所述存儲(chǔ)單元包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層，所述控制柵層內(nèi)具有硅化物層，所述硅化物層至少覆蓋部分控制柵層的側(cè)壁；采用回退工藝去除部分硅化物層，使所述硅化物層平行于襯底表面方向的尺寸縮小；在所述回退工藝之后，在所述襯底和存儲(chǔ)單元表面形成第三介質(zhì)層；在所述第三介質(zhì)層表面形成第四介質(zhì)層，所述第四介質(zhì)層表面高于存儲(chǔ)單元的頂部表面；在所述第四介質(zhì)層內(nèi)形成開(kāi)口，所述開(kāi)口暴露出第一掩膜層的頂部表面、存儲(chǔ)單元側(cè)壁表面的部分第三介質(zhì)層、以及相鄰存儲(chǔ)單元兩側(cè)的部分襯底表面；在所述開(kāi)口內(nèi)形成導(dǎo)電結(jié)構(gòu)。
[0009]可選的，所述回退工藝為各向同性的濕法刻蝕工藝，所述濕法刻蝕工藝的刻蝕液為SC-1溶液。
[0010]可選的，所述SC-1溶液包括:去離子水、雙氧水和氨水；所述離子水和氨水的體積比為5:1?5:0.25，所述雙氧水和氨水的體積比為1:1?1:0.25，所述去離子水和雙氧水的體積比為5:1。
[0011]可選的，所述浮柵層和控制柵層的材料為多晶硅。
[0012]可選的，所述硅化物層的形成工藝包括:在襯底表面和部分存儲(chǔ)單元的側(cè)壁表面形成第二掩膜層，所述第二掩膜層覆蓋第一介質(zhì)層和浮柵層的側(cè)壁，并且至少暴露出部分控制柵層的側(cè)壁表面；在所述第二掩膜層表面和存儲(chǔ)單元暴露出的側(cè)壁和頂部表面形成金屬層；采用退火工藝使金屬層內(nèi)的金屬原子進(jìn)入控制柵層內(nèi)，在部分控制柵層內(nèi)形成硅化物層。
[0013]可選的，所述金屬層的材料為鎳、鈷、鈦、鉭中的一種或多種組合。
[0014]可選的，所述硅化物層的材料為硅化鎳、硅化鈷、硅化鈦、硅化鉭或硅化鈷鎳。
[0015]可選的，所述金屬層的形成工藝為化學(xué)液相沉積工藝、化學(xué)氣相沉積工藝或物理氣相沉積工藝。
[0016]可選的，所述第一介質(zhì)層的材料為氧化硅；所述第二介質(zhì)層的材料為氧化硅、氮化娃、氮氧化娃中的一種或多種組合；所述第一掩膜層的材料為氮化娃。
[0017]可選的，所述第三介質(zhì)層與第四介質(zhì)層的材料不同；所述第三介質(zhì)層的材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合；所述第四介質(zhì)層的材料為氧化硅、氮化硅、氮氧化硅、低K介質(zhì)材料中的一種或多種組合。
[0018]可選的，所述第三介質(zhì)層包括氧化硅層和位于氧化硅層表面的氮化硅層。
[0019]可選的，在形成第四介質(zhì)層之前，采用各向異性的干法刻蝕工藝去除襯底和第一掩膜層表面的第三介質(zhì)層，在存儲(chǔ)單元的側(cè)壁表面形成側(cè)墻。
[0020]可選的，在回退工藝之前，采用離子注入工藝在存儲(chǔ)單元兩側(cè)的襯底內(nèi)形成輕摻雜區(qū)；在形成第三介質(zhì)層之后，形成第四介質(zhì)層之前，采用離子注入工藝在存儲(chǔ)單元兩側(cè)的襯底內(nèi)形成重?fù)诫s區(qū)。
[0021]可選的，所述開(kāi)口的形成工藝包括:采用沉積工藝在第三介質(zhì)層表面形成第四介質(zhì)層，并對(duì)所述第四介質(zhì)層進(jìn)行平坦化；在所述第四介質(zhì)層表面形成圖形化掩膜，所述圖形化掩膜暴露出的區(qū)域包括若干存儲(chǔ)單元、以及所述若干存儲(chǔ)單元周圍的部分區(qū)域；以所述圖形化掩膜，刻蝕所述第四介質(zhì)層和第三介質(zhì)層，直至暴露出第一掩膜層的頂部表面和相鄰存儲(chǔ)單元之間的部分襯底表面為止。
[0022]可選的，所述導(dǎo)電結(jié)構(gòu)的形成工藝為:在所述第四介質(zhì)層表面和開(kāi)口內(nèi)形成導(dǎo)電層，所述導(dǎo)電層填充滿所述開(kāi)口 ；采用化學(xué)機(jī)械拋光工藝平坦化所述導(dǎo)電層，直至暴露出第四介質(zhì)層表面為止。
[0023]相應(yīng)的，本發(fā)明還提供一種采用上述任一項(xiàng)方法所形成的存儲(chǔ)器件，包括:襯底；位于所述襯底表面的若干相鄰存儲(chǔ)單元，所述存儲(chǔ)單元包括:位于襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的浮柵層、位于浮柵層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的控制柵層、以及位于控制柵層表面的第一掩膜層；位于所述控制柵層內(nèi)的硅化物層，所述硅化物層至少覆蓋部分控制柵層的側(cè)壁，所述硅化物層平行于襯底表面方向的尺寸小于浮柵層或控制柵層平行于襯底表面方向的尺寸；位于所述襯底和存儲(chǔ)單元表面的第三介質(zhì)層；位于所述第三介質(zhì)層表面形成第四介質(zhì)層，所述第四介質(zhì)層表面高于存儲(chǔ)單元的頂部表面，所述第四介質(zhì)層內(nèi)具有開(kāi)口，所述開(kāi)口暴露出第一掩膜層的頂部表面、存儲(chǔ)單元側(cè)壁表面的部分第三介質(zhì)層、以及相鄰存儲(chǔ)單元兩側(cè)的部分襯底表面；位于所述開(kāi)口內(nèi)的導(dǎo)電結(jié)構(gòu)。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0025]本發(fā)明的存儲(chǔ)器件的形成方法中，在相鄰存儲(chǔ)單元之間的襯底表面形成導(dǎo)電結(jié)構(gòu)之前，采用回退工藝去除部分硅化物層，使所述硅化物層平行于襯底表面方向的尺寸縮小，即所述硅化物層的側(cè)壁表面到控制柵層或浮柵層的側(cè)壁表面具有一定距離。當(dāng)后續(xù)于第四介質(zhì)層內(nèi)形成開(kāi)口之后，所述開(kāi)口的側(cè)壁到所述硅化物層的側(cè)壁之間距離增大，在所述開(kāi)口內(nèi)形成導(dǎo)電結(jié)構(gòu)之后，所述導(dǎo)電結(jié)構(gòu)到硅化物層之間的距離變大，則所述導(dǎo)電結(jié)構(gòu)與硅化物層之間的擊穿電壓增大，使得導(dǎo)電結(jié)構(gòu)與硅化物層之間難以產(chǎn)生擊穿電流，以此避免漏電流產(chǎn)生。因此，所形成的存儲(chǔ)器件的性能穩(wěn)定、可靠性提高。
[0026]本發(fā)明的存儲(chǔ)器件中，所述硅化物層平行于襯底表面方向的尺寸小于浮柵層或控制柵層平行于襯底表面方向的尺寸，即所述硅化物層的側(cè)壁表面到控制柵層或浮柵層的側(cè)壁表面具有一定距離，使所述開(kāi)口的側(cè)壁到所述硅化物層的側(cè)壁之間距離增大，即所述導(dǎo)電結(jié)構(gòu)到硅化物層之間的距離變大，因此所述導(dǎo)電結(jié)構(gòu)與硅化物層之間的擊穿電壓增大，避免在導(dǎo)電結(jié)構(gòu)與硅化物層之間產(chǎn)生擊穿電流。因此，所述存儲(chǔ)器件的性能穩(wěn)定、可靠性提聞。
【附圖說(shuō)明】
[0027]圖1是采用自對(duì)準(zhǔn)電接觸工藝形成的閃存存儲(chǔ)器件的剖面結(jié)構(gòu)示意圖；
[0028]圖2至圖8是本發(fā)明實(shí)施例的存儲(chǔ)器件的形成過(guò)程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0029]如【背景技術(shù)】所述，現(xiàn)有技術(shù)形成的閃存存儲(chǔ)單元穩(wěn)定性較低、可靠性不佳。
[0030]經(jīng)過(guò)研究發(fā)現(xiàn)，隨著半導(dǎo)體器件尺寸縮小、密度提高，相鄰存儲(chǔ)單元101之間的距離縮小，使得相鄰存儲(chǔ)單元101之間的空間不足以形成連接源區(qū)或漏區(qū)102的導(dǎo)電插塞，為了實(shí)現(xiàn)與所述源區(qū)或漏區(qū)102的電連接，如圖1所示，需要采用自對(duì)準(zhǔn)電接觸工藝形成電互連結(jié)構(gòu)105。
[0031]請(qǐng)繼續(xù)參考圖1，所述自對(duì)準(zhǔn)電接觸工藝包括:在襯底100表面、側(cè)墻103表面和存儲(chǔ)單元101表面形成介質(zhì)層106，在所述介質(zhì)層106表面形成光刻膠層(未示出)，所述光刻膠層暴露出若干存儲(chǔ)單元101的對(duì)應(yīng)位置；以所述光刻膠層刻蝕所述介質(zhì)層106，直至暴露出氮化娃層114表面和襯底100表面為止,在介質(zhì)層106內(nèi)形成開(kāi)口(未不出);在所述開(kāi)口內(nèi)形成電互連結(jié)構(gòu)105。所形成的電互連結(jié)構(gòu)105與襯底100表面相接觸，從而能夠?qū)υ磪^(qū)或漏區(qū)105施加電壓。其中，所述電互連結(jié)構(gòu)105通過(guò)側(cè)墻103與浮柵層111電隔離；而且，所述電互連結(jié)構(gòu)105通過(guò)氮化硅層114和側(cè)墻103與控制柵層113和金屬硅化物層115電隔離。所述氮化硅層114能夠在刻蝕介質(zhì)層106以形成開(kāi)口的過(guò)程中，保護(hù)控制柵層113頂部表面，并且使后續(xù)形成于開(kāi)口內(nèi)